JP2010072650A - 表示装置 - Google Patents

Abstract

【課題】マルチレベル信号伝送方式によって内部データを伝送する表示装置を提供する。
【解決手段】表示装置は、タイミングコントローラ及びカラムドライバを具備する。タイミングコントローラは、アクティブ区間の間、映像データにエンベディングされた第１カラムクロックを出力し、ブランク区間の間、ブランクデータにエンベディングされた第２カラムクロックを出力する。カラムドライバは、第１カラムクロックを利用して映像データを検出し、第２カラムクロックを利用してブランクデータを検出する。この表示装置によれば、ブランク区間で、第２カラムクロックが映像データの電圧と同一の電圧でブランクデータにエンベディングされる。その結果、ブランク区間で発生するアナログ電源電圧のリップル成分によってカラムドライバがエンベディングされた第２カラムクロックを復元する過程で発生する誤謬を防止することができる。
【選択図】図６

Description

本発明は、表示装置に関し、より詳細には、マルチレベル信号伝送方式によって内部データを伝送する表示装置に関する。

表示装置は、タイミングコントローラと、ソースドライバと、表示パネルと、を具備する。カラムドライバは、タイミングコントローラから提供される映像データ及び映像データを制御する制御信号に応答して表示パネルを駆動する。ソースドライバは、複数の配線を通じてタイミングコントローラから映像データ及び制御信号を受信する。

最近、タイミングコントローラとソースドライバとの間の配線の数を最小化するために映像データにクロックをエンベディング（ｅｍｂｅｄｄｉｎｇ）する伝送方式と、クロックの信号レベルをマルチレベルシグナリング方式（ｍｕｌｔｉ−ｌｅｖｅｌ ｓｉｇｎａｌｉｎｇ）で伝送する伝送方式が結合されたインタフェース方式（ｉｎｔｅｒｆａｃｅ ｓｃｈｅｍｅ）が開発されたことがある。

一方、タイミングコントローラは、１水平走査区間のうち、アクティブ区間では映像データをソースドライバに伝送し、１水平走査区間のうち、ブランク区間では映像データをソースドライバに伝送しない。

しかし、ソースドライバを駆動する電源電圧にリップル成分が存在する場合、特に、このリップル成分が、ブランク区間の間、マルチレベルシグナリング方式で伝送されるエンベディングされたクロックによって伝達されると、エンベディングされたクロックの電圧レベルが揺れるようになる。この場合、ソースドライバは、エンベディングされたクロックを正確に復元することができない。

韓国特許開０５６２８６０号明細書 韓国特許開０６６１８２８号明細書

本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、ブランク区間でエンベディングされたカラムクロックの復元誤謬を防止することができる表示装置を提供することにある。

上記目的を達成するためになされた本発明の表示装置は、タイミングコントローラと、カラムドライバと、ロードライバと、ディスプレーユニットと、を備える。
前記タイミングコントローラは、映像を表示するアクティブ区間の間、該映像に対応する映像データと、該映像データの電圧より高い電圧レベルで該映像データにエンベディングされた第１カラムクロックを出力し、前記映像が表示されないブランク区間の間、ブランクデータと、前記映像データの電圧と同一の電圧レベルで該ブランクデータにエンベディングされた第２カラムクロックを出力する。
前記カラムドライバは、前記アクティブ区間の間、前記映像データ及び前記第１カラムクロックを検出し、検出された前記第１カラムクロックを利用して前記映像データを第１アナログ信号に変換し、前記ブランク区間の間、前記ブランクデータ及び前記第２カラムクロックを検出し、検出された前記第２カラムクロックを利用して前記ブランクデータを第２アナログ信号に変換する。
前記ロードライバは、前記タイミングコントローラから受信した制御信号に基づいてスキャン信号を出力する。
前記ディスプレーユニットは、前記第１アナログ信号に基づいて前記映像を表示し、前記第２アナログ信号に基づいてブラック映像を表示する。

本発明の表示装置によれば、ブランク区間で、第２カラムクロックが映像データの電圧と同一の電圧でブランクデータにエンベディングされる。その結果、ブランク区間で発生するアナログ電源電圧のリップル成分によってエンベディングされた第２カラムクロックが復元される過程で発生する誤謬を防止することができる。

本発明の一実施形態による表示装置のブロック図である。 図１に示したタイミングコントローラとカラムドライバとの間の連結関係を示す図である。 図２に示したタイミングコントローラからカラムドライバへ伝送されるデータフォーマットを説明するための図である。 図３に示したデータフォーマットの信号伝送過程で使われるマルチレベルシグナリングの一例を説明する図である。 図３及び図４に示したブランク区間の間、カラムクロックがマルチレベリング方式で伝送される場合に発生する問題点を説明するための波形図である。 図１に示したカラムドライバの内部構成の一例を示すブロック図である。 図６に示したマルチレベル検出部の一例を示す図である。

以下、本発明による表示装置を実施するための形態を、図面を参照しながら詳細に説明する。

図１は、本発明の一実施形態による表示装置のブロック図である。

図１を参照すると、本発明の一実施形態による表示装置１００は、ディスプレーユニット４０と、タイミングコントローラ６０と、複数のカラム（ｃｏｌｕｍｎ）ドライバＣＤ６０１〜ＣＤ６１０と、複数のロー（ｒｏｗ）ドライバＲＤ６１２〜ＲＤ６１９と、を含む。

ディスプレーユニット４０は、ロードライバＲＤ６１２〜ＲＤ６１９からのスキャン信号Ｓ１〜Ｓｎ及びカラムドライバからのデータ信号Ｄ１〜Ｄｍに応答して映像を表示する。一例として、ディスプレーユニットは、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）パネル、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）パネル又はＯＥＬＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ）パネルなどでありうる。

タイミングコントローラ６０は、外部システム（図示せず）から映像データと映像データの入力タイミングを制御する制御信号を含む入力データＬＶＤＳ−ＤＡＴＡを受信する。一例として、入力データＬＶＤＳ−ＤＡＴＡは、低電圧差動信号伝送方式ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｎｇｎａｌｉｎｇ）を通じて外部システムからタイミングコントローラ６０へ伝送される。

タイミングコントローラ６０は、入力データＬＶＤＳ−ＤＡＴＡに応答して、複数の差動スイングデータＤＳ１〜ＤＳ１０、ロークロックＣＬＫ−Ｒ、ロー開始パルスＳＰ−Ｒ及びカラム開始パルスＳＰを出力する。

差動スイングデータＤＳ１〜ＤＳ１０は、ポイント・ツー・ポイント（ｐｏｉｎｔ ｔｏ ｐｏｉｎｔ）伝送方式によって、カラムドライバＣＤ６０１〜ＣＤ６１０へ伝送される。差動スイングデータＤＳ１〜ＤＳ１０の各々は、映像に対応する複数の映像データＲＧＢ−ＤＡＴＡと、データイネブル信号ＤＥと、カラムクロックＣＬＫと、を含む。複数の映像データＲＧＢ−ＤＡＴＡと、データイネブル信号ＤＥと、カラムクロックＣＬＫは、一つの伝送ラインを通じてデータストリーム（ｄａｔａ ｓｔｒｅａｍ）形態で伝送される。ここで、差動スイングデータＤＳ１〜ＤＳ１０は、ＡｉＰｉ（Ａｄｖａｎｃｅｄ Ｉｎｔｒａ Ｐａｎｅｌ Ｉｎｔｅｒｆａｃｅ）の機能を有することができる。

データイネブル信号ＤＥは、１水平走査時間の間、映像データＲＧＢ−ＤＡＴＡがディスプレーユニット４０へ実際に伝送されるアクティブ区間（ａｃｔｉｖｅ ｐｅｒｉｏｄ）と、映像データＲＧＢ−ＤＡＴＡがディスプレーユニット４０へ伝送されないブランク区間（ｂｌａｎｋ ｐｅｒｉｏｄ）を定義する。以下では、第１カラムクロックがアクティブ区間の間、エンベディングされたカラムクロックを参照するように使われ、第２カラムクロックがブランク区間の間、エンベディングされたカラムクロックを参照するように使われる。又、第１カラムクロックと第２カラムクロックは、全般的にカラムクロックＣＬＫにより参照される。

アクティブ区間で、本発明の一実施形態による第１カラムクロックＣＬＫは、映像データＲＧＢ−ＤＡＴＡの入力タイミングを制御し、映像データＲＧＢ−ＤＡＴＡの間にエンベディングされる。又、第１カラムクロックは、映像データＲＧＢ−ＤＡＴＡの信号レベルよりより高い信号レベルを有する。ブランク区間で、第２カラムクロックＣＬＫは、実質的に映像データＲＧＢ−ＤＡＴＡの信号レベルと同一の信号レベルを有する。従って、タイミングコントローラ６０は、アクティブ区間の間、映像データＲＧＢ−ＤＡＴＡの信号レベルよりより高い信号レベルを有する第１カラムクロックＣＬＫをカラムドライバＣＤ６０１〜ＣＤ６１０へ伝送し、ブランク区間の間、映像データＲＧＢ−ＤＡＴＡの信号レベルと同一の信号レベルを有する第２カラムクロックＣＬＫをカラムドライバＣＤ６０１〜ＣＤ６１０へ伝送する。

その結果、第１カラムクロックＣＬＫと第２カラムクロックＣＬＫを受信するカラムドライバＣＤ６０１〜ＣＤ６１０の各々は、ブランク区間の間、データストリーム形態で伝送される各差動スイングデータ（ｄｉｆｆｅｒｅｎｔｉａｌ ｓｗｉｎｇ ｄａｔａ）から第２カラムクロックＣＬＫを復元する際に発生する誤謬を減少させる、或いは効果的に予防することができる。これに対するより具体的な説明は、以下で詳細に説明する。

一方、タイミングコントローラ６０は、１水平走査ライン単位で複数の差動スイングデータＤＳ１〜ＤＳ１０を同時に出力し、例えばポイント・ツー・ポイント伝送方式によって、各カラムドライバＣＤ６０１〜ＣＤ６１０へ各々伝送する。又、カラムドライバＣＤ６０１〜ＣＤ６１０は、タイミングコントローラ６０からカラム開始パルスＳＰを受信することができる。この際、カラム開始パルスＳＰは、ポイント・ツー・ポイント伝送方式と異なる信号伝送方式を利用してカラムドライバＣＤ６０１〜ＣＤ６１０に伝送され得る。図１に示したように、カラム開始パルスＳＰは、例えば、マルチドロップ（Ｍｕｌｔｉ‐Ｄｒｏｐ）伝送方式を通じてカラムドライバＣＤ６０１〜ＣＤ６１０の各々に伝送される。但し、カラム開始パルスＳＰの伝送方式がマルチドロップ方式に限定されない。

カラムドライバＣＤ６０１〜ＣＤ６１０の各々は、複数の差動スイングデータＤＳ１〜ＤＳ１０に応答して、ディスプレーユニット４０にデータ信号Ｄ１〜Ｄｍを印加する。カラムドライバＣＤ６０１〜ＣＤ６１０の各々は、カラム開始パルスＳＰに応答して、ディスプレーユニット４０へ差動スイングデータＤＳ１〜ＤＳ１０を伝送する。カラムドライバＣＤ６０１〜ＣＤ６１０の各々は、データストリーム形態で伝送される各差動スイングデータから映像データＲＧＢ−ＤＡＴＡと第１カラムクロックＣＬＫを検出する。カラムドライバＣＤ６０１〜ＣＤ６１０の各々は、映像データＲＧＢ−ＤＡＴＡと映像データＲＧＢ−ＤＡＴＡにエンベディングされた第１カラムクロックＣＬＫの間のレベル差に基づいて、第１カラムクロックＣＬＫと映像データＲＧＢ−ＤＡＴＡを区別する。

ロードライバＲＤ６１２〜ＲＤ６１９は、タイミングコントローラ６０から受信するロークロックＣＬＫ−Ｒとロー開始信号ＳＰ−Ｒに応答して、ディスプレーユニット４０にスキャン信号Ｓ１〜Ｓｎを提供する。

図２は、図１に示したタイミングコントローラとカラムドライバとの間の連結関係を示す図である。

図２には、タイミングコントローラ６０、複数のチャンネルＣｈ６０１〜Ｃｈ６１０、複数の伝送ラインＬ６０１〜Ｌ６１０及び複数のカラムドライバＣＤ６０１〜ＣＤ６１０が示される。

タイミングコントローラ６０は、チャンネルＣｈ６０１〜Ｃｈ６１０の出力を制御し、伝送ラインＬ６０１〜Ｌ６１０を通じて、映像データをカラムドライバＣＤ６０１〜ＣＤ６１０へ伝送する。

図２には、１０個のカラムドライバＣＤ６０１〜ＣＤ６１０が例示される。カラムドライバＣＤ６０１〜ＣＤ６１０の各々は、ただ一つの伝送ラインＬ６０１〜Ｌ６１０によってタイミングコントローラ６０と連結される。従って、データイネブル信号ＤＥのような制御信号を伝送するために使われる追加的な伝送ラインが必要ではない。即ち、ただ１０個の伝送ラインＬ６０１〜Ｌ６１０のみが要求される。

図３は、図２に示したタイミングコントローラからカラムドライバへ伝送されるデータフォーマットを説明するための図であり、図４は、図３に示したデータフォーマットの信号伝送過程で使われるマルチレベルシグナリング（ｍｕｌｔｉ‐ｌｅｖｅｌ ｓｉｇｎａｌｉｎｇ）の一例を説明する図である。

図３には、３個のデータフォーマットが示される。図３の上側に示したデータフォーマットのデータは、１水平走査時間１Ｈの間、タイミングコントローラ６０からカラムドライバＣＤ６０１〜ＣＤ６１０の各々に伝送される。

１水平走査時間１Ｈの間、タイミングコントローラ６０からカラムドライバＣＤ６０１〜ＣＤ６１０の各々に伝送されるデータのデータフォーマットは、アクティブ区間ＡＰと、ブランク区間ＢＰと、を含む。上述のように、アクティブ区間ＡＰは、タイミングコントローラ６０からカラムドライバＣＤ６０１〜ＣＤ６１０の各々に映像データが伝送される区間であり、ブランク区間ＢＰは、映像データが伝送されない区間である。一例として、アクティブ区間ＡＰは、Ｍ個のピクセル区間１〜Ｍを含むことができ、ブランク区間ＢＰは、Ｎ個のブランクピクセル区間Ｍ＋１〜Ｍ＋Ｎを含むことができる。ここで、Ｍは、１より大きい自然数であり、Ｎは、Ｍより小さい自然数である。

２個のデータフォーマットは、図３の下側に示される。２個のデータフォーマットのうち、左側のデータフォーマットのデータは、各アクティブ区間ＡＰの間に伝送され、２個のデータフォーマットのうち、右側のデータフォーマットのデータは、各ブランク区間ＢＰの間に伝送される。

図３及び図４を参照すると、タイミングコントローラ６０は、各アクティブ区間ＡＰの間、データイネブル信号ＤＥと映像データＲＧＢ−ＤＡＴＡの電圧を第１基準電圧ＶＲＥＦＨと第２基準電圧ＶＲＥＦＬより小さい絶対値を有する電圧、例えば、第３基準電圧ＶＤＯＨと第４基準電圧ＶＤＯＬに変換し、第１カラムクロックＣＬＫの電圧を第１基準電圧ＶＲＥＦＨと第２基準電圧ＶＲＥＦＬより大きい絶対値を有する電圧、例えば、第５基準電圧ＶＣＯＨと第６基準電圧ＶＣＯＬに変換する。第１基準電圧ＶＲＥＦＨは、共通電圧ＶＣＭに対して正極性を有する電圧レベルであり、第２基準電圧ＶＲＥＦＬは、共通電圧ＶＣＭに対して負極性を有する電圧レベルである。以後、タイミングコントローラ６０は、映像データＲＧＢ−ＤＡＴＡに第１カラムクロックＣＬＫをエンベディングして、第１カラムクロックＣＬＫを各カラムドライバＣＤ６０１〜ＣＤ６１０へ伝送する。

又、タイミングコントローラ６０は、各ブランク区間ＢＰの間、データイネブル信号ＤＥとブランクデータＲＧＢ−ＤＡＴＡの電圧を第１基準電圧ＶＲＥＦＨと第２基準電圧ＶＲＥＦＬより小さい絶対値を有する電圧、例えば、第３基準電圧ＶＤＯＨと第４基準電圧ＶＤＯＬに変換し、各ブランク区間ＢＰの間、第２カラムクロックＣＬＫの電圧を映像データＲＧＢ−ＤＡＴＡの電圧と実質的に同一の電圧に変換する。従って、タイミングコントローラ６０は、ブランク区間ＢＰの間、第２カラムクロックＣＬＫの電圧を第１基準電圧ＶＲＥＦＨと第２基準電圧ＶＲＥＦＬより小さいレベルを有する電圧に変換する。以後、タイミングコントローラ６０は、ブランクデータ（Ｂｌａｎｋ−ＤＡＴＡ）に第２カラムクロックＣＬＫをエンベディングして、映像データＲＧＢ−ＤＡＴＡの電圧と同一の電圧に変換された第２カラムクロックＣＬＫを各カラムドライバＣＤ６０１〜ＣＤ６１０へ伝送する。ここで、アクティブ区間ＡＰで、クロック末端（ＣＬＫ−ｔａｉｌ）は、クロックの上昇時間又は下降時間を十分に確保し、安定的に動作するためのダミービットである。

一方、データイネブル信号ＤＥは、アクティブ区間ＡＰで論理ハイ（ｈｉｇｈ）値ＤＥ（１）、例えば、論理レベル“１”を維持し、ブランク区間ＢＰで論理ロー（ｌｏｗ）値ＤＥ（０）を維持する。従って、アクティブ区間ＡＰとブランク区間ＢＰは、データイネブル信号ＤＥの論理状態によって互いに区別される。

以後、カラムドライバＣＤ６０１〜ＣＤ６１０の各々は、差動信号処理方式を通じて各差動スイングデータから映像データＲＧＢ−ＤＡＴＡ及び第１カラムクロックＣＬＫを検出する。

差動スイングデータＤＳ１〜ＤＳ１０の各々は、互いに異なる極性を有する二つの電圧レベルでカラムドライバＣＤ６０１〜ＣＤ６１０へ伝送される。より詳細には、差動スイングデータＤＳ１〜ＤＳ１０の各々は、正の極性を有する第１電圧ＶＩＮ−Ｐと、負の極性を有する第２電圧ＶＩＮ−Ｎと、を含む。

第１電圧ＶＩＮ−Ｐと第２電圧ＶＩＮ−Ｎとの間の電圧差の絶対値｜ＶＩＮ−Ｐ−ＶＩＮ−Ｎ｜が第１基準電圧ＶＲＥＦＨと第２基準電圧ＶＲＥＦＬとの間の電圧差の絶対値｜ＶＲＥＦＨ−ＶＲＥＦＬ｜より小さい区間では、｜ＶＩＮ−Ｐ−ＶＩＮ−Ｎ｜＜｜ＶＲＥＦＨ−ＶＲＥＦＬ｜であり、カラムドライバＣＤ６０１〜ＣＤ６１０の各々は、この差動スイングデータＤＳ１〜ＤＳ１０を映像データＲＧＢ−ＤＡＴＡとして判別する。

この際、第１電圧ＶＩＮ−Ｐの絶対値｜ＶＩＮ−Ｐ｜が第２電圧ＶＩＮ−Ｎの絶対値｜ＶＩＮ−Ｎ｜より大きい場合、カラムドライバＣＤ６０１〜ＣＤ６１０の各々は、映像データＲＧＢ−ＤＡＴＡを論理値“１”に判別する。反面、第１電圧ＶＩＮ−Ｐの絶対値｜ＶＩＮ−Ｐ｜が第２電圧ＶＩＮ−Ｎの絶対値｜ＶＩＮ−Ｎ｜より小さい場合、カラムドライバＣＤ６０１〜ＣＤ６１０の各々は、映像データＲＧＢ−ＤＡＴＡを論理値“０”に判別する。ここで、論理値“１”と論理値“０”は、カラムドライバＣＤ６０１〜ＣＤ６１０の各々が映像データＲＧＢ−ＤＡＴＡを形成するデジタル信号である“０”と“１”を各々認識するものである。

一方、第１電圧ＶＩＮ−Ｐと第２電圧ＶＩＮ−Ｎとの間の電圧差の絶対値｜ＶＩＮ−Ｐ−ＶＩＮ−Ｎ｜が第１基準電圧ＶＲＥＦＨと第２基準電圧ＶＲＥＦＬとの間の電圧差の絶対値｜ＶＲＥＦＨ−ＶＲＥＦＬ｜より大きい区間では、｜ＶＩＮ−Ｐ−ＶＩＮ−Ｎ｜＞｜ＶＲＥＦＨ−ＶＲＥＦＬ｜であり、カラムドライバＣＤ６０１〜ＣＤ６１０の各々は、差動スイングデータＤＳ１〜ＤＳ１０を第１カラムクロックＣＬＫとして判別する。

カラムドライバＣＤ６０１〜ＣＤ６１０の各々は、差動スイングデータＤＳ１〜ＤＳ１０から映像データを判別する方式と同一の方式を利用してデータイネブル信号ＤＥを判別する。又、カラムドライバＣＤ６０１〜ＣＤ６１０の各々は、映像データの論理状態を判別する方式と同一の方式を利用して、データイネブル信号ＤＥの論理状態ＤＥ（１）又はＤＥ（０）を判別する。

上述したように、本発明では、アクティブ区間ＡＰの間に伝送される第１カラムクロックＣＬＫの電圧レベルは、ブランク区間ＢＰの間に伝送される第２カラムクロックＣＬＫの電圧レベルと異なる。即ち、タイミングコントローラ６０は、アクティブ区間ＡＰの間、映像データ電圧ＲＧＢ−ＤＡＴＡレベルより高い電圧レベルを有する第１カラムクロックＣＬＫを伝送し、ブランク区間ＢＰの間、映像データＲＧＢ−ＤＡＴＡの電圧レベルと同一の電圧レベルを有する第２カラムクロックＣＬＫを伝送する。

但し、タイミングコントローラ６０は、ブランク区間ＢＰの第１ブランクデータ区間Ｍ＋１の間、第１カラムクロックＣＬＫを伝送する。具体的に、タイミングコントローラ６０は、論理値“０”のデータイネブル信号ＤＥによって定義されるブランク区間ＢＰのために論理値“０”のイメージデータＲＧＢ−ＤＡＴＡから区別するために第１ブランクデータ区間Ｍ＋１の間、第１カラムクロックＣＬＫを伝送する。もし、タイミングコントローラ６０が第１ブランクデータ区間Ｍ＋１の間、第２カラムクロックＣＬＫを伝送すると、第２カラムクロックＣＬＫは、第１ブランクデータ区間Ｍ＋１の間、論理値“０”のイメージデータＲＧＢ−ＤＡＴＡと区別することができない。

タイミングコントローラ６０は、ブランク区間ＢＰの第２ブランクデータ区間Ｍ＋２の間、第２カラムクロックＣＬＫを伝送する。

このように、タイミングコントローラ６０がブランク区間ＢＰの間、映像データＲＧＢ−ＤＡＴＡの電圧レベルと同一の電圧レベルを有する第２カラムクロックＣＬＫの電圧レベルを伝送することによって、図５に示す問題点を解決することができる。

図５は、図３及び図４に示したブランク区間で、カラムクロックがマルチレベリング方式で伝送される場合に発生する問題点を説明するための波形図である。

図５を参照すると、アクティブ区間ＡＰの間、送信端であるタイミングコントローラ６０から受信する差動スイングデータの第１電圧ＶＩＮ−Ｐと第２電圧ＶＩＮ−Ｎの共通電圧ＶＣＭは、第１及び第２基準電圧ＶＲＥＦＨ、ＶＲＥＦＬの平均電圧と実質的に同一の電圧レベルを有する。従って、カラムクロックＣＬＫがエンベディングされる区間Ｐ１で第１電圧ＶＩＮ−Ｐは、第１基準電圧ＶＲＥＦＨより高いレベルを有し、第２電圧ＶＩＮ−Ｎは、第２基準電圧ＶＲＥＦＬの電圧レベルより低いレベルを有する。従って、受信端であるカラムドライバは、カラムクロックＣＬＫがエンベディングされた第１区間Ｐ１の間、カラムクロックＣＬＫを“１”の論理値を有する出力パルスＣ＿ＯＵＴとして検出する。アクティブ区間ＡＰのうち、第１区間Ｐ１の以外の区間では、受信端であるカラムドライバは、エンベディングされたカラムクロックＣＬＫを“０”の論理値を有する出力パルスＣ＿ＯＵＴとして検出する。

一方、ブランク区間ＢＰの間、タイミングコントローラ６０から受信する差動スイングデータの第１電圧ＶＩＮ−Ｐと第２電圧ＶＩＮ−Ｎの共通電圧ＶＣＭが第１及び第２基準電圧ＶＲＥＦＨ、ＶＲＥＦＬの平均電圧より高いことがありうる。即ち、共通電圧ＶＣＭがブランク区間ＢＰの間、揺れる場合が発生することがありうる。なぜなら、カラムドライバは、液晶表示パネルを駆動するために外部電圧源（図示せず）から提供されるアナログ電源電圧を利用する。アナログ電源電圧は、ブランク区間ＢＰの間、カラムドライバに供給されない。ブランク区間ＢＰが終わる時点でカラムドライバにアナログ電源電圧の供給が始まる。即ち、アナログ電源電圧は、ブランク区間ＢＰが終わる時点で正常状態の電圧レベルに上昇するようになる。この過程でアナログ電源電圧が正常状態の電圧レベルの附近で揺れるリップルが発生するようになる。

アナログ電源電圧のリップルがカラムドライバで受信した差動スイングデータに影響を及ばすと、上述したように、共通電圧ＶＣＭが揺れるようになる。即ち、図５に示したように、ブランク区間ＢＰの間、カラムクロックＣＬＫがエンベディングされる第２区間Ｐ２で差動スイングデータの第１電圧ＶＩＮ−Ｐが第１基準電圧ＶＲＥＦＨより高く、第２電圧ＶＩＮ−Ｎもアクティブ区間ＡＰの第１区間Ｐ１に反して、第２基準電圧ＶＲＥＦＬより高い場合が発生する。この場合、受信端であるカラムドライバは、ブランク区間ＢＰの間、伝送されるカラムクロックＣＬＫを認識することができない。従って、カラムドライバは、ブランク区間ＢＰでカラムクロックＣＬＫがエンベディングされる第２区間Ｐ２に対応する差動スイングデータに含まれたカラムクロックＣＬＫを正確に復元することができない。

差動スイングデータがマルチレベリング方式で伝送される場合、受信端であるカラムドライバは、第１及び第２基準電圧ＶＲＥＦＨ、ＶＲＥＦＬを基準にカラムクロックＣＬＫ可否を判別する。

後述するが、映像データＲＧＢ−ＤＡＴＡは、差動スイングデータの第１電圧ＶＩＮ−Ｐと第２電圧ＶＩＮ−Ｎのとの差値のみを利用して判別される。反面、カラムクロックＣＬＫは、第１及び第２基準電圧ＶＲＥＦＨ、ＶＲＥＦＬを通じて判別される。従って、図５に示したように、第２区間Ｐ２に対応する第１及び第２電圧ＶＩＮ−Ｐ、ＶＩＮ−Ｎの共通電圧ＶＣＭが第１及び第２基準電圧ＶＲＥＦＨ、ＶＲＥＦＬの平均電圧と異なると、カラムドライバは、カラムクロックＣＬＫを正確に認識することができない。

このような問題点を解決するために、本発明では、タイミングコントローラ６０が、映像データの第１及び第２電圧レベルＶＩＮ−Ｐ、ＶＩＮ−Ｎと同一の電圧レベルでカラムクロックをブランクデータの間にエンベディングして、ブランク区間ＢＰの間、カラムドライバに伝送する方式を提案する。その結果、受信端であるカラムドライバは、ブランク区間の間、伝送されるエンベディングされたカラムクロックＣＬＫの第１及び第２電圧の差値のみを利用して判別する。即ち、ブランク区間の間、カラムドライバは、映像データを判別する方式と同一の方式でエンベディングされたカラムクロックＣＬＫを判別する。従って、ブランク区間ＢＰの間、エンベディングされたカラムクロックＣＬＫをマルチレベルシグナリング方式で伝送することによって、カラムドライバがブランク区間ＢＰの間、エンベディングされたカラムクロックＣＬＫを正確に認識しない誤謬を防止することができる。

図６は、図１に示したカラムドライバの内部構成の一例を示すブロック図である。但し、図６には、図１に示した１０個のカラムドライバＣＤ６０１〜ＣＤ６１０のうち、第１カラムドライバＣＤ６０１のみが示される。図１に示したカラムドライバＣＤ６０１〜ＣＤ６１０の各々は、同一の内部構成及び同一の機能を有する。従って、残りのカラムドライバＣＤ６０２〜ＣＤ６１０の各々に対する説明は、図６に示した第１カラムドライバＣＤ６０１に対する説明に代える。又、図面を簡略化するために図６には、図１に示したカラム開始信号ＳＰが示されない。但し、カラム開始信号ＳＰは、差動スイングデータを伝達する信号ラインと分離された別途の信号ラインを通じて、第１カラムドライバＣＤ６０１に印加することができる。

図６を参照すると、第１カラムドライバＣＤ６０１は、マルチレベル検出部６０１Ａと、基準電圧生成部６０１Ｂと、スイッチング部６０１Ｃと、内部クロック生成部６０１Ｄと、サンプリング部６０１Ｅと、デジタルアナログ変換部６０１Ｆ（Ｄｉｇｉｔａｌ‐ｔｏ‐Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ：ＤＡＣ）と、を含む。

マルチレベル検出部６０１Ａは、タイミングコントローラ６０から第１差動スイングデータＤＳ１を受信し、受信した第１差動スイングデータＤＳ１から映像データＲＧＢ−ＤＡＴＡ、データイネブル信号ＤＥ及びカラムクロックＣＬＫを検出する。

マルチレベル検出部６０１Ａは、カラムクロック検出部６０１Ａ−１と、映像データ検出部６０１Ａ−２と、を含む。

カラムクロック検出部６０１Ａ−１は、第１差動スイングデータＤＳ１の第１電圧ＶＩＮ−Ｐと第２電圧ＶＩＮ−Ｎの電圧差の絶対値｜ＶＩＮ−Ｐ−ＶＩＮ−Ｎ｜が第１基準電圧ＶＲＥＦＨと第２基準電圧ＶＲＥＦＬの電圧差の絶対値｜ＶＲＥＦＨ−ＶＲＥＦＬ｜より小さいと、論理値“０”のクロックパルスＯＵＴ＿Ｃを出力する。反面、カラムクロック検出部６０１Ａ−１は、第１電圧ＶＩＮ−Ｐと第２電圧ＶＩＮ−Ｎとの電圧差の絶対値｜ＶＩＮ−Ｐ−ＶＩＮ−Ｎ｜が第１基準電圧ＶＲＥＦＨと第２基準電圧ＶＲＥＦＬとの電圧差の絶対値｜ＶＲＥＦＨ−ＶＲＥＦＬ｜より大きいと、論理値“１”のクロックパルスＯＵＴ＿Ｃを出力する。即ち、カラムクロック検出部６０１Ａ−１は、第１電圧ＶＩＮ−Ｐと第２電圧ＶＩＮ−Ｎとの電圧差の絶対値｜ＶＩＮ−Ｐ−ＶＩＮ−Ｎ｜が第１基準電圧ＶＲＥＦＨと第２基準電圧ＶＲＥＦＬとの電圧差の絶対値｜ＶＲＥＦＨ−ＶＲＥＦＬ｜より大きい場合、第１差動スイングデータＤＳ１をカラムクロックＣＬＫとして判別する。

映像データ検出部６０１Ａ−２は、第１差動スイングデータＤＳ１の第１電圧ＶＩＮ−Ｐと第２電圧ＶＩＮ−Ｎとの電圧差の絶対値｜ＶＩＮ−Ｐ−ＶＩＮ−Ｎ｜が第１基準電圧ＶＲＥＦＨと第２基準電圧ＶＲＥＦＬとの電圧差の絶対値｜ＶＲＥＦＨ−ＶＲＥＦＬ｜より小さいと、第１差動スイングデータＤＳ１を映像データＲＧＢ−ＤＡＴＡとして判別する。この場合、第１電圧ＶＩＮ−Ｐと第２電圧ＶＩＮ−Ｎとの電圧差が正又は負であるかに従って、映像データＥＧＢ−ＤＡＴＡの論理値を決定する。映像データ検出部６０１Ａ−２は、論理値が決定された映像データＲＧＢ−ＤＡＴＡをデータパルスＯＵＴ＿Ｄとして出力する。

同一の方式で映像データ検出部６０１Ａ−２は、論理値が決定されたデータイネブル信号ＤＥをデータイネブルパルスＯＵＴ＿ＤＥとして出力する。この際、映像データ検出部６０１Ａ−２は、アクティブ区間ＡＰでは、データイネブルパルスＯＵＴ＿ＤＥを論理値“１”として出力し、ブランク区間ＢＰでは、データイネブルパルスＯＵＴ＿ＤＥを論理値“０”として出力する。

一方、ブランク区間ＢＰの間、カラムクロックＣＬＫが映像データＲＧＢ−ＤＡＴＡの電圧レベルと同一の電圧レベルで伝送される。従って、映像データ検出部６０１Ａ−２は、カラムクロックＣＬＫをデータパルスＯＵＴ＿Ｄとして出力する。即ち、ブランク区間ＢＰの間、映像データ検出部６０１Ａ−２から出力されるデータパルスＯＵＴ＿Ｄは、映像データに対応するデータパルスではなく、カラムクロックＣＬＫに対応するクロックパルスＯＵＴ＿Ｃとして機能する。

基準電圧生成部６０１Ｂは、第１及び第２基準電圧ＶＲＥＦＨ、ＶＲＥＦＬを生成し、生成した第１及び第２基準電圧ＶＲＥＦＨ、ＶＲＥＦＬをマルチレベル検出部６０１Ａへ伝送する。

スイッチング部６０１Ｃは、映像データ検出部６０１Ａ−２から提供されるデータイネブルパルスＯＵＴ＿ＤＥの論理状態によって、カラムクロック検出部６０１Ａ−１の出力端ＯＴ１と内部クロック生成部６０１Ｄの入力端ＩＴ１との間の連結を制御する。具体的に、アクティブ区間ＡＰを示す論理値“１”のデータイネブルパルスＯＵＴ＿ＤＥがスイッチング部６０１Ｃに印加されると、スイッチング部６０１Ｃは、カラムクロック検出部６０１Ａ−１の出力端ＯＴ１を内部クロック生成部６０１Ｄの入力端ＩＴ１に連結する。この際、データパルスＯＵＴ＿Ｄを出力する映像データ検出部６０１Ａ−２の出力端ＯＴ２は、サンプリング部６０１Ｅの入力端ＩＴ２と電気的に連結される。

反面、ブランク区間ＢＰを示す論理値“０”のデータイネブルパルスＯＵＴ＿ＤＥがスイッチング部６０１Ｃに印加されると、スイッチング部６０１Ｃは、カラムクロック検出部６０１Ａ−１の出力端ＯＴ１と内部クロック生成部６０１Ｄの入力端ＩＴ１を電気的に分離し、映像データ検出部６０１Ａ−２の出力端ＯＴ２と内部クロック生成部６０１Ｄの入力端ＩＴ１を電気的に連結する。即ち、ブランク区間ＢＰの間、映像データ検出部６０１Ａ−２の出力端ＯＴ２は、内部クロック生成部６０１Ｄの入力端ＩＴ１とサンプリング部６０１Ｅの入力端ＩＴ２に共通に連結される。

内部クロック生成部６０１Ｄは、アクティブ区間ＡＰの間、カラムクロック検出部６０１Ａ−１から出力されるクロックパルスＯＵＴ＿Ｃに応答して、複数の第１内部クロックＣＬＫ−ＩＮＴ１を生成する。一方、内部クロック生成部６０１Ｄは、ブランク区間ＢＰの間、カラムクロックＣＬＫに対応するデータパルスＯＵＴ＿Ｄに応答して、複数の第２内部クロックＣＬＫ−ＩＮＴ２を生成する。一例として、内部クロック生成部６０１ＤはＰＬＬ（ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ）又はＤＬＬ（ｄｅｌａｙ ｌｏｃｋｅｄ ｌｏｏｐ）で構成されうる。

サンプリング部６０１Ｅは、アクティブ区間ＡＰの間、内部クロック生成部６０１Ｄから提供される複数の第１内部クロックＣＬＫ−ＩＮＴ１を利用して、映像データＲＧＢ−ＤＡＴＡに対応するデータパルスＯＵＴ＿Ｄをサンプリングする。又、サンプリング部６０１Ｅは、ブランク区間ＢＰの間、内部クロック生成部６０１Ｄから提供される複数の第２内部クロックＣＬＫ−ＩＮＴ２を利用して、ブランクデータに対応するデータパルスＯＵＴ＿Ｄをサンプリングする。サンプリング部６０１Ｅは、アクティブ区間ＡＰでサンプリングされたデジタルデータを並列的に出力する。例えば、映像データＲＧＢ−ＤＡＴＡが１０ビットのレッドデータＲ−ＤＡＴＡ［９：０］、１０ビットのグリーンデータＧ−ＤＡＴＡ［９：０］及び１０ビットのブルーデータＢ−ＤＡＴＡ［９：０］から形成される場合、サンプリング部６０１Ｅは、３０ビットのデジタルデータを並列的に出力する。

デジアナ変換部６０１Ｆは、サンプリング部６０１Ｅから出力されるデジタルデータをアナログ信号に変換して出力する。

図７は、図６に示したマルチレベル検出部の一例を示す図である。

図７を参照すると、上述したように、マルチレベル検出部６０１Ａは、カラムクロック検出部６０１Ａ−１と、映像データ検出部６０１Ａ−２と、を含む。

カラムクロック検出部６０１Ａ−１は、第１比較器１１と、第２比較器１２と、ＯＲ演算部１３と、を含む。

第１比較器１１は、第１電圧ＶＩＮ−Ｐが第１基準電圧ＶＲＥＦＨより大きく、第２電圧ＶＩＮ−Ｎが第２基準電圧ＶＲＥＦＬより小さい場合に“１”の論理値を出力し、それ以外には、“０”の論理値を出力する。

第２比較器１２は、第２電圧ＶＩＮ−Ｎが第２基準電圧ＶＲＥＦＬより大きく、第１電圧ＶＩＮ−Ｐが第１基準電圧ＶＲＥＦＨより小さい場合に“１”の論理値を出力し、それ以外には、“０”の論理値を出力する。

ＯＲ演算部１３は、第１比較器１１及び第２比較器１２の出力が受信されてＯＲ演算を実行した後に出力する。

映像データ検出部６０１Ａ−２は、図１に示したタイミングコントローラ６０から受信した第１差動スイングデータＤＳ１の第１及び第２電圧ＶＩＮ−Ｐ、ＶＩＮ−Ｎを互いに比較して、その結果によって、“０”又は“１”の論理値を有するデータパルスＯＵＴ＿Ｄ及びデータイネブルパルスＯＵＴ＿ＤＥを出力する。

本実施形態では、第１電圧ＶＩＮ−Ｐが第２電圧ＶＩＮ−Ｎより大きい場合に“１”の論理値を有するデータパルスＯＵＴ＿Ｄを出力し、第１電圧ＶＩＮ−Ｐが第２電圧ＶＩＮ−Ｎより小さい場合に“０”の論理値を有するデータパルスＯＵＴ＿Ｄを出力する。映像データ検出部６０１Ａ−２は、図に示すように簡単に第３比較器１４を利用して具現化することができる。

上述したように、ブランク区間ＢＰでは、データイネブル信号ＤＥが“０”の論理値を有する。この際、“０”の論理値を有するデータイネブル信号ＤＥと共に伝送されるカラムクロックＣＬＫは、アクティブ区間ＡＰ（図３及び図４に示す）で伝送される映像データＲＧＢ−ＤＡＴＡの電圧と同一の電圧で映像データ検出部６０１Ａ−２に印加される。この場合、映像データ検出部６０１Ａ−２は、図７に示した第３比較器１４を利用して、第１差動スイングデータＤＳ１からブランク区間ＢＰの間、カラムクロックＣＬＫを検出する。即ち、映像データ検出部６０１Ａ−２は、“０”の論理値を有するデータイネブル信号ＤＥ（０）と共に受信されるカラムクロックＣＬＫを映像データＲＧＢ−ＤＡＴＡではなくクロック信号として判別する。

ここで、マルチレベル検出部６０１Ａは、入力信号を比較して、バッファリングさせるバッファ部を更に含むことができる。バッファ部は、入力信号をバッファリングして、第１及び第２電圧ＶＩＮ−Ｐ、ＶＩＮ−Ｎを出力することができる。第１及び第２電圧ＶＩＮ−Ｐ、ＶＩＮ−Ｎは、カラムクロック検出部６０１Ａ−１及び映像データ検出部６０１Ａ−２に印加される。

一方、図１に示したタイミングコントローラ６０は、ブランク区間ＢＰの終了時点でカラムクロックＣＬＫのパルス幅を増加させて映像データ検出部６０１Ａ−２へ伝送する。このようにすることによって、映像データ検出部６０１Ａ−２は、ブランク区間ＢＰの終了時点を判別する。

具体的に、図３に示したＭ＋１番目からＭ＋Ｎ−１番目までのブランクピクセル区間の各々では、カラムクロックＣＬＫがタイミングコントローラ６０によって第１パルス幅にエンベディングされ、Ｍ＋Ｎ番目ブランクピクセル区間では、エンベディングされたカラムクロックＣＬＫが第１パルス幅より大きい第２パルス幅にエンベディングされて映像データ検出部６０１Ａ−２へ伝送される。一例として、第２パルス幅は、第１パルス幅の２倍に設定することができる。映像データ検出部６０１Ａ−２から検出された第２パルス幅を有するカラムクロックは、図６に示した内部クロック生成部６０１Ｄに印加される。内部クロック生成部６０１Ｄは、映像データ検出部６０１Ａ−２から検出された第２パルス幅を有するカラムクロックＣＬＫを利用して、Ｍ＋Ｎ番目ブランクピクセル区間に対応する第２内部クロックＣＬＫ−ＩＮＴ２を生成する。結果的に、受信端であるカラムドライバは、第２パルス幅を有するカラムクロックＣＬＫを検出することによって、ブランク区間ＢＰの終了時点を判別するようになる。

このように、本発明による表示装置１００によれば、ブランク区間ＢＰでは、カラムクロックＣＬＫが映像データＲＧＢ−ＤＡＴＡの電圧と同一の電圧でブランクデータＢｌａｎｋ−ＤＡＴＡの間にエンベディングされる。その結果、ブランク区間ＢＰで発生するアナログ電源電圧のリップル成分によってカラムドライバがブランク区間ＢＰでエンベディングされたカラムクロックを復元する過程で発生する誤謬を防止することができる。

以上、本発明を、実施形態を参照しながら説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

ＣＤ６０１〜ＣＤ６１０ カラムドライバ
ＤＳ１〜ＤＳ１０ 差動スイングデータ
ＲＤ６１２〜ＲＤ６１９ ロードライバ
１１ 第１比較器
１２ 第２比較器
１３ ＯＲ演算部
１４ 第３比較器
４０ ディスプレーユニット
６０ タイミングコントローラ
１００ 表示装置
６０１Ａ マルチレベル検出部
６０１Ａ−１ カラムクロック検出部
６０１Ａ−２ 映像データ検出部
６０１Ｂ 基準電圧生成部
６０１Ｃ スイッチング部
６０１Ｄ 内部クロック生成部
６０１Ｅ サンプリング部
６０１Ｆ デジタルアナログ変換部（ＤＡＣ）

Claims (10)

1. アクティブ区間の間、映像データ、及び該映像データの電圧レベルより高い電圧レベルで該映像データにエンベディングされた第１カラムクロックを出力し、ブランク区間の間、ブランクデータ、及び前記映像データの電圧レベルと実質的に同一の電圧レベルで該ブランクデータにエンベディングされた第２カラムクロックを出力するタイミングコントローラと、
   前記アクティブ区間の間、前記映像データ及び前記第１カラムクロックを検出し、検出された前記第１カラムクロックを利用して前記映像データを第１アナログ信号に変換し、前記ブランク区間の間、前記ブランクデータ及び前記第２カラムクロックを検出し、検出された前記第２カラムクロックを利用して前記ブランクデータを第２アナログ信号に変換するカラムドライバと、
   前記タイミングコントローラから受信した制御信号に基づいてスキャン信号を出力するロードライバと、
   前記第１アナログ信号に基づいて映像を表示し、前記第２アナログ信号に基づいてブラック映像を表示するディスプレーユニットと、を備えることを特徴とする表示装置。
2. 前記タイミングコントローラは、前記ブランク区間の第１区間の間、前記第１カラムクロックを伝送することを特徴とする請求項１に記載の表示装置。
3. 前記タイミングコントローラと前記カラムドライバとは、ポイント・ツー・ポイント連結方式を利用して互いに連結されることを特徴とする請求項１に記載の表示装置。
4. 前記映像データは、正の極性を有する第１電圧と、負の極性を有する第２電圧と、を含むことを特徴とする請求項１に記載の表示装置。
5. 前記第１カラムクロックは、前記映像データの前記第１電圧より高く、前記映像データの前記第２電圧より低い第３電圧を含み、
   前記第２カラムクロックは、前記第１電圧及び前記第２電圧を含むことを特徴とする請求項４に記載の表示装置。
6. 前記タイミングコントローラは、前記アクティブ区間及び前記ブランク区間を定義し、前記アクティブ区間の間、論理値１を有し、前記ブランク区間の間、前記論理値１に相対的である論理値０を有するデータイネブル信号を出力することを特徴とする請求項５に記載の表示装置。
7. 前記タイミングコントローラは、前記アクティブ区間の間、データストリーム形態で前記カラムドライバに前記第１カラムクロック、前記論理値１を有するデータイネブル信号、及び前記映像データを伝送し、前記ブランク区間の間、データストリーム形態で前記カラムドライバに前記第２カラムクロック、前記論理値０を有するデータイネブル信号、及び前記ブランクデータを伝送することを特徴とする請求項６に記載の表示装置。
8. 前記カラムドライバは、
   前記アクティブ区間の間、前記第１カラムクロックを検出し、前記ブランク区間の間、前記映像データの電圧レベルと実質的に同一の電圧レベルを有する前記第２カラムクロックを検出するマルチレベル検出部と、
   前記第１カラムクロックを第１内部クロックに変換し、前記第２カラムクロックを第２内部クロックに変換する内部クロック生成部と、
   前記第１内部クロックを利用して前記マルチレベル検出部で受信した前記映像データをサンプリングし、前記第２内部クロックを利用して前記マルチレベル検出部で受信した前記ブランクデータをサンプリングするサンプリング部と、
   前記アクティブ区間の間、前記第１カラムクロックを前記内部クロック生成部に提供し、前記ブランク区間の間、前記第２カラムクロックを内部クロック生成部に提供するスイッチング部と、を含むことを特徴とする請求項３に記載の表示装置。
9. 前記マルチレベル検出部は、データイネブル信号を検出し、
   前記アクティブ区間の間、第１カラムクロックを検出するカラムクロック検出部と、
   前記アクティブ区間の間、前記映像データを検出し、前記ブランク区間の間、前記第２カラムクロックを検出する映像データ検出部と、を含むことを特徴とする請求項８に記載の表示装置。
10. 前記スイッチング部は、前記アクティブ区間の間、前記データイネブル信号が論理値１を有する際、前記カラムクロック検出部の出力端を前記内部クロック生成部の入力端に連結し、
    前記ブランク区間の間、前記データイネブル信号が前記論理値１に相対的である論理値０を有する際、前記映像データ検出部の出力端を前記内部クロック生成部の入力端と前記サンプリング部の入力端に連結することを特徴とする請求項９に記載の表示装置。

Images