KR101495865B1 - 표시 장치 및 이의 구동방법 - Google Patents

표시 장치 및 이의 구동방법 Download PDF

Info

Publication number
KR101495865B1
KR101495865B1 KR20080091722A KR20080091722A KR101495865B1 KR 101495865 B1 KR101495865 B1 KR 101495865B1 KR 20080091722 A KR20080091722 A KR 20080091722A KR 20080091722 A KR20080091722 A KR 20080091722A KR 101495865 B1 KR101495865 B1 KR 101495865B1
Authority
KR
South Korea
Prior art keywords
voltage
data
column
image data
clock
Prior art date
Application number
KR20080091722A
Other languages
English (en)
Other versions
KR20100032724A (ko
Inventor
남형식
전지훈
오관영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR20080091722A priority Critical patent/KR101495865B1/ko
Priority to US12/559,747 priority patent/US8279215B2/en
Priority to JP2009216217A priority patent/JP5462566B2/ja
Priority to CN2009101719088A priority patent/CN101676981B/zh
Publication of KR20100032724A publication Critical patent/KR20100032724A/ko
Application granted granted Critical
Publication of KR101495865B1 publication Critical patent/KR101495865B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

표시장치는 타이밍 컨트롤러 및 컬럼 드라이버를 구비한다. 상기 타이밍 컨트롤러는 액티브 구간 동안 영상 데이터에 임베딩된 제1 컬럼 클록을 출력하고, 블랭크 구간 동안 블랭크 데이터에 임베딩된 제2 컬럼 클록을 출력한다. 상기 컬럼 드라이버는 상기 제1 컬럼 클록을 이용하여 상기 영상 데이터를 검출하고, 상기 제2 컬럼 클록을 이용하여 상기 블랭크 데이터를 검출한다. 이 표시장치에 의하면, 상기 블랭크 구간에서, 상기 제2 컬럼 클록이 상기 영상 데이터의 전압과 동일한 전압으로 상기 블랭크 데이터에 임베딩된다. 그 결과, 상기 블랭크 구간에서 발생하는 아날로그 전원전압의 리플 성분에 의해 상기 컬럼 드라이버가 상기 임베딩된 제2 컬럼 클록을 복원하는 과정에서 발생하는 오류를 방지한다.

Description

표시 장치 및 이의 구동방법{DISPLAY APPARATUS AND METHOD OF DRIVING THEREOF}
본 발명은 표시 장치 및 이의 구동방법에 관한 것으로서, 더욱 상세하게는 멀티 레벨 신호 전송 방식에 의해 내부 데이터를 전송하는 표시 장치 및 이의 구동방법에 관한 것이다.
표시 장치는 타이밍 컨트롤러, 소스 드라이버 및 표시패널을 구비한다. 컬럼 드라이버는 타이밍 컨트롤러로부터 제공되는 영상 데이터 및 영상 데이터를 제어하는 제어 신호에 응답하여 표시패널을 구동한다. 소스 드라이버는 다수의 배선을 통해 상기 타이밍 컨트롤러로부터 영상 데이터 및 제어 신호를 수신한다.
최근, 타이밍 컨트롤러와 소스 드라이버 간의 배선의 수를 최소화하기 위하여 영상 데이터에 클록을 임베딩시키는 전송방식과 상기 클록의 신호 레벨을 멀티 레벨 시그널링 방식으로 전송하는 전송방식이 결합된 인터페이스 방식이 개발된 바 있다.
한편, 상기 타이밍 컨트롤러는 1 수평 주사 구간 중 액티브 구간에서는 상기 영상 데이터를 상기 소스 드라이버로 전송하고, 상기 1 수평 주사 구간 중 블랭 크 구간에서는 상기 영상 데이터를 상기 소스 드라이버로 전송하지 않는다.
그런데, 소스 드라이버를 구동시키는 전원전압에 리플 성분이 존재하는 경우, 특히, 이 리플 성분이 블랭크 구간 동안 멀티 레벨 시그널링 방식으로 전송되는 상기 임베딩된 클록에 전달되면, 상기 임베딩된 클록의 전압레벨이 흔들리게 된다. 이 경우, 상기 소스 드라이버는 상기 임베딩된 클록을 정확하게 복원하지 못한다.
따라서, 본 발명의 목적은 블랭크 구간에서 임베딩된 컬럼 클록의 복원 오류를 방지할 수 있는 표시장치를 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기 표시장치의 구동방법을 제공하는 것이다.
본 발명의 표시장치는 타이밍 컨트롤러, 컬럼 드라이버, 로우 드라이버 및 디스플레이 유닛을 포함한다.
상기 타이밍 컨트롤러는 영상을 표시하는 액티브 구간 동안, 상기 영상에 대응하는 영상 데이터와, 상기 영상 데이터의 전압보다 높은 전압으로 상기 영상 데이터에 임베딩된 제1 컬럼 클록을 출력하고, 상기 영상이 표시되지 않는 블랭크 구간 동안, 블랭크 데이터와, 상기 영상 데이터의 전압과 동일한 전압으로 상기 블랭크 데이터에 임베딩된 제2 컬럼 클록을 출력한다.
상기 컬럼 드라이버는 상기 액티브 구간 동안 상기 영상 데이터와 상기 제1 컬럼 클록을 검출하고, 상기 검출된 제1 컬럼 클록을 이용하여 상기 영상 데이터를 제1 아날로그 신호로 변환하고, 상기 블랭크 구간 동안 상기 블랭크 데이터와 상기 제2 컬럼 클록을 검출하고, 상기 검출된 제2 컬럼 클록을 이용하여 상기 블랭크 데이터를 제2 아날로그 신호로 변환한다.
상기 로우 드라이버는 상기 타이밍 컨트롤러의 제어 신호에 응답하여 스캔 신호를 출력한다.
상기 디스플레이 유닛은 상기 제1 아날로그 신호에 응답하여 상기 영상을 표시하고, 상기 제2 아날로그 신호에 응답하여 블랙 영상을 표시한다.
본 발명의 표시장치의 구동방법은 다음과 같다.
먼저, 영상이 표시되는 액티브 구간 동안, 상기 영상에 대응하는 영상 데이터와, 상기 영상 데이터의 전압보다 높은 전압으로 상기 영상 데이터에 임베딩된 제1 컬럼 클록이 생성된다. 이어, 상기 영상이 표시되지 않는 블랭크 구간 동안, 블랭크 데이터와, 상기 영상 데이터의 전압과 동일한 전압으로 상기 블랭크 데이터에 임베딩된 제2 컬럼 클록이 생성된다. 이어, 상기 액티브 구간 동안 상기 영상 데이터와 상기 제1 컬럼 클록이 검출되고, 상기 블랭크 구간 동안 상기 블랭크 데이터와 상기 제2 컬럼 클록이 검출된다. 이어, 상기 액티브 구간 동안 상기 검출된 제1 컬럼 클록을 이용하여 상기 영상 데이터가 제1 아날로그 신호로 변환되고, 상기 블랭크 구간 동안 상기 검출된 제2 컬럼 클록을 이용하여 상기 블랭크 데이터가 제2 아날로그 신호로 변환된다. 이후, 상기 제1 아날로그 신호에 응답하여 상기 영 상이 표시되고, 상기 제2 아날로그 신호에 응답하여 블랙 영상이 표시된다.
본 발명에 의하면, 상기 블랭크 구간에서, 상기 제2 컬럼 클록이 상기 영상 데이터의 전압과 동일한 전압으로 상기 블랭크 데이터에 임베딩된다. 그 결과, 상기 블랭크 구간에서 발생하는 아날로그 전원전압의 리플 성분에 의해 상기 임베딩된 제2 컬럼 클록이 복원되는 과정에서 발생하는 오류를 방지한다.
본 발명을 상세히 설명하기에 앞서, 본 명세서에 첨부된 특허청구범위에 기재된 용어 중 "제1 컬럼 클록"은 액티브 구간에서 임베딩된 컬럼 클록을 의미하고, "제2 컬럼 클록"은 블랭크 구간에서 임베딩된 컬럼 클록을 의미한다.
이하, 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 의한 표시장치의 블록도이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 표시장치(100)는 디스플레이 유닛(40), 타이밍 컨트롤러(60), 다수의 컬럼(column) 드라이버들(CD601~CD610), 및 다수의 로우(row) 드라이버(RD612~RD619)을 포함한다.
상기 디스플레이 유닛(40)은 상기 로우 드라이버들(RD612~RD619)로부터의 스캔 신호(S1~Sn) 및 상기 컬럼 드라이버들로부터의 데이터 신호(D1~Dm)에 응답하여 영상을 표시한다. 일예로, 상기 디스플레이 유닛은 LCD(Liquid Crystal Display) 패널, PDP(Plasma Display Panel) 패널 또는 OELD(Organic Light Emitting Diodes) 패널 등일 수 있다.
상기 타이밍 컨트롤러(60)는 외부 시스템(미도시)으로부터 영상 데이터와 상기 영상 데이터를 입력 타이밍을 제어하는 제어 신호를 포함하는 입력 데이터(LVDS-DATA)를 수신한다. 일례로, 상기 입력 데이터(LVDS-DATA)는 저전압 차동 신호 전송 방식(Low Voltage Differential Singnaling: LVDS)을 통해 상기 외부 시스템으로부터 상기 타이밍 컨트롤러(60)로 전송된다.
상기 타이밍 컨트롤러(60)는 상기 입력 데이터(LVDS-DATA)에 응답하여 다수의 차동 스윙 데이터(DS1 ~ DS10), 로우 클록(CLK-R), 로우 시작 펄스(SP-R) 및 컬럼 시작 펄스(SP)를 출력한다.
상기 차동 스윙 데이터(DS1~DS10)는 점대점(point to point) 전송 방식에 의해 상기 컬럼 드라이버들(CD601~CD610)로 전송된다. 상기 차동 스윙 데이터(DS1 ~ DS10) 각각은 영상에 대응하는 다수의 영상 데이터(RGB-DATA), 데이터 인에이블 신호(DE) 및 컬럼 클록(CLK)을 포함한다. 상기 다수의 영상 데이터(RGB-DATA)와 상기 데이터 인에이블 신호(DE) 및 상기 컬럼 클록(CLK)은 하나의 전송 라인을 통해 데이터 스트림(data stream) 형태로 전송된다. 여기서, 상기 차동 스윙 데이터(DS1~DS10)는 AiPi(Advanced Intra Panel Interface)를 나타낼 수 있다.
상기 데이터 인에이블 신호(DE)는 1 수평 주사 시간 동안 상기 영상 데이터(RGB-DATA)가 상기 디스플레이 유닛(40)로 실제로 전송되는 액티브 구간(active Period)과 상기 영상 데이터(RGB-DATA)가 상기 디스플레이 유닛(40)로 전송되지 않는 블랭크 구간(blank period)을 정의한다.
상기 컬럼 클록(CLK)은 상기 영상 데이터(RGB-DATA)의 입력 타이밍을 제어 하고, 상기 영상 데이터(RGB-DATA)들의 신호 레벨보다 더 높은 신호 레벨로 상기 영상 데이터(RGB-DATA)들 사이에 임베딩된다. 단, 상기 블랭크 구간에서는 상기 컬럼 클록(CLK)은 상기 영상 데이터(RGB-DATA)들의 신호 레벨과 동일한 신호 레벨로 전송된다. 즉, 상기 타이밍 컨트롤러(60)는 상기 유효구간에서는 상기 영상 데이터(RGB-DATA)의 신호 레벨보다 더 높은 신호 레벨로 상기 컬럼 클록(CLK)을 해당 컬럼 드라이버로 전송하고, 상기 블랭크 구간에서는 상기 영상 데이터(RGB-DATA)의 신호 레벨과 동일한 신호 레벨로 상기 컬럼 클록(CLK)을 상기 해당 컬럼 드라이버로 전송한다.
그 결과, 수신단인 각 컬럼 드라이버(CD601~CD610)가 상기 블랭크 구간에서 데이터 스트림 형태로 전송되는 차동 스윙 데이터(DS1 ~ DS10)로부터 상기 컬럼 클록(CLK)을 복원과정에서 발생하는 오류를 방지할 수 있다. 이에 대한 보다 구체적인 설명은 아래에서 상세히 설명하기로 한다.
한편, 상기 타이밍 컨트롤러(60)는 1 수평 주사 라인 단위로 상기 다수의 차동 스윙 데이터(DS1 ~ DS10)를 동시에 출력하고, 점대점 전송방식에 따라서 상기 각 컬럼 드라이버들(CD601 ~ CD610)로 각각 전송한다. 또한, 상기 컬럼 드라이버들(CD601 ~ CD610)은 상기 타이밍 컨트롤러(60)로부터 컬럼 시작 펄스(SP)를 더 수신할 수 있다. 이때, 상기 컬럼 시작 펄스(SP)는 상기 점대점 전송방식이 다른 신호 전송방식으로 상기 컬럼 드라이버들에 전송될 수 있다. 도 1에서는 컬럼 시작 펄스(SP)가 멀티 드랍(Mutil-Drop) 전송방식에 의해 각 컬럼 드라이버들(CD601 ~ CD610)로 전송되는 예가 나타난다.
상기 컬럼 드라이버들(CD601 ~ CD610)은 다수의 차동 스윙 데이터(DS1 ~ DS10)에 응답하여 디스플레이 유닛(40)에 데이터 신호(D1 ~ Dm)를 인가한다. 각 컬럼 드라이버들(CD601 ~ CD610)은 컬럼 시작 펄스(SP)에 응답하여 상기 디스플레이 유닛(40)로 차동 스윙 데이터들(DS1 ~ DS10)의 전송을 시작한다. 각 컬럼 드라이버들(CD601 ~ CD610)은 데이터 스트림 형태로 전송되는 각 차동 스윙 데이터로부터 상기 영상 데이터(RGB-DATA)와 상기 컬럼 클록(CLK)을 검출한다. 각 컬럼 드라이버들(CD601 ~ CD610)은 상기 영상 데이터(RGB-DATA)와 상기 영상 데이터(RGB-DATA) 사이에 임베딩된 컬럼 클록(CLK) 간의 레벨 차이를 이용하여 상기 컬럼 클록(CLK)과 상기 영상 데이터(RGB-DATA)를 구별한다.
각 컬럼 드라이버들(CD601 ~ CD610)은 컬럼 시작 펄스(SP)에 응답하여 상기 디스플레이 유닛(40)로 차동 스윙 데이터의 전송을 시작한다.
상기 로우 드라이버들(RD612, ..., RD619)은 상기 타이밍 컨트롤러(60)로부터 수신되는 로우 클록(CLK-R)과 로우 시작 신호(SP-R)에 응답하여 디스플레이 유닛(40)에 스캔 신호(S1 내지 Sn)를 인가한다.
도 2는 도 1에 도시된 타이밍 컨트롤러와 컬럼 드라이버들 간의 연결 관계를 나타내는 도면이다.
도 2에는 타이밍 컨트롤러(60), 다수의 채널(Ch601~Ch610), 다수의 전송 라인들(L601~L610) 및 다수의 컬럼 드라이버들(CD601~CD610)이 나타난다.
상기 타이밍 컨트롤러(60)는 상기 채널들(Ch601~Ch610) 각각의 출력을 제어하고, 상기 전송 라인들(L601~L610)을 통해 상기 영상 데이터를 상기 컬럼 드라이 버들(CD601~CD610)로 전송한다.
도 2에서는 10개의 컬럼 드라이버들(CD601~CD610)이 예시된다. 각 컬럼 드라이버들(CD601~CD610)은 오직 하나의 전송 라인(L601~L610)에 의해 상기 타이밍 컨트롤러(60)와 연결된다. 그러므로, 상기 전술한 데이터 인에이블 신호(DE)등의 제어 신호를 전송하는 추가 라인들이 요구되지 않는다. 즉, 오직 10개의 전송 라인들(L601~L610)만이 요구된다.
도 3은 도 2에 도시된 타이밍 컨트롤러로부터 컬럼 드라이버로 전송되는 데이터 포맷을 설명하기 위한 도면이고, 도 4는 도 3에 도시된 데이터 포맷의 신호 전송 과정에서 사용되는 멀티 레벨 시그널링(multi-level signaling)의 일례를 설명하는 도면이다.
도 3에는 3개의 데이터 포맷이 나타난다. 윗 쪽에는 1 수평 주사 시간(1H) 동안 상기 타이밍 컨트롤러(60)로부터 상기 각 컬럼 드라이버들(CD601 ~ CD610)로 전송되는 전체 데이터 포맷이 나타난다.
상기 1 수평 주사 시간(1H) 동안 타이밍 컨트롤러(60)로부터 컬럼 드라이버들(CD601 ~ CD610)로 전송되는 전체 데이터 포맷은 액티브 구간(AP)과 블랭크 구간(BP)으로 정의될 수 있다. 전술한 바와 같이, 상기 액티브 구간(AP)은 타이밍 컨트롤러(60)로부터 각 컬럼 드라이버들(CD601 ~ CD610)로 영상 데이터가 실제로 전송되는 구간이고, 블랭크 구간(BP)은 영상 데이터가 전송되지 않는 구간으로 정의된다. 일례로, 상기 액티브 구간(AP)은 M개의 픽셀구간(1~M)을 포함하고, 상기 블랭크 구간(BP)은 N개의 블랭크 픽셀구간(M+1~M+N)을 포함한다. 여기서, M은 1보다 큰 자연수이고, 상기 N은 상기 M보다 작은 자연수이다.
도 3의 아래쪽에는 2개의 데이터 포맷이 나타난다. 아랫 쪽에 나타나는 2개의 데이터 포맷 중 좌측 데이터 포맷은 상기 각 픽셀구간동안 전송되는 데이터 포맷을 나타내고, 상기 2개의 데이터 포맷 중 우측 데이터 포맷은 상기 블랭크 픽셀구간동안 전송되는 데이터 포맷을 나타낸다.
도 3 및 도 4를 참조하면, 상기 타이밍 컨트롤러(60)는 상기 각 픽셀구간 동안 데이터 인에이블 신호(DE)과 영상 데이터(RGB-DATA)를 기설정된 기준 전압(VDREFH, VDREFL)보다 작은 전압으로 변환하고, 상기 컬럼 클록(CLK)을 상기 기준 전압보다 큰 전압으로 변환한다. 이후, 상기 타이밍 컨트롤러(60)는 상기 변환된 컬럼 클록(CLK)을 상기 변환된 영상 데이터(RGB-DATA)에 임베딩(embedding)하여 전송한다.
또한, 상기 타이밍 컨트롤러(60)는 상기 각 블랭크 픽셀구간동안 상기 데이터 인에이블 신호(DE), 블랭크 데이터(RGB-DATA)를 상기 기준 전압보다 작은 전압으로 변환하고, 상기 컬럼 클록(CLK)을 상기 영상 데이터(RGB-DATA)의 전압과 동일한 전압으로 변환한다. 즉, 상기 블랭크 구간(BP)동안에는 상기 타이밍 컨트롤러(60)는 상기 컬럼 클록(CLK)을 상기 기준전압 보다 작은 전압으로 변환한다. 이후, 상기 타이밍 컨트롤러(60)는 상기 영상 데이터(RGB-DATA)의 전압과 동일한 전압으로 변환된 상기 컬럼클록(CLK)을 상기 블랭크 데이터(Blank-DATA)들 사이에 임베딩하여 전송한다.
한편, 상기 데이터 인에이블 신호(DE)는 상기 액티브 구간(AP)의 각 픽셀구 간에서 논리 하이값(DE(1))을 유지하고, 상기 블랭크 구간(BP)의 각 블랭크 픽셀구간에서 논리 로우값(DE(0))을 유지한다. 상기 데이터 인에이블 신호(DE)의 논리 상태에 따라서 액티브 구간(AP)과 블랭크 구간(BP)이 구별된다.
이후, 수신단인 각 컬럼 드라이버들(CD601~CD610)은 차동 신호 처리방식을 통해 상기 차동 스윙 데이터(DS1 ~ DS10)로부터 상기 영상 데이터(RGB-DATA) 및 컬럼 클록(CLK)을 검출한다.
상기 타이밍 컨트롤러(60)로부터 전송되는 차동 스윙 데이터(DS1~DS10)들은 서로 다른 극성을 갖는 두 개의 전압레벨 형태로 상기 각 컬럼 드라이버들(CD601~CD610)로 전송된다. 상기 차동 스윙 데이터(DS1~DS10)들은 양의 극성을 갖는 제1 전압(VIN-P)과 음의 극성을 갖는 제2 전압(VIN-N)을 포함한다.
상기 제1 전압(VIN-P)과 상기 제2 전압(VIN-N) 간의 전압 차의 절대값(|VIN-P－VIN-N|)이 기설정된 제1 기준전압(VREFH)과 제2 기준전압(VREFL) 간의 전압 차의 절대값(|VREFH－VREFL|)보다 작은 구간에서는(|VIN-P － VIN-N| ＜ |VREFH － VREFL|), 상기 수신단인 각 컬럼 드라이버들(CD601~CD610)은 상기 차동 스윙 데이터(DS1~DS10)를 영상 데이터(RGB-DATA)를 판별한다.
이때, 상기 제1 전압(VIN-P)의 절대값(|VIN-P|)이 상기 제2 전압(VIN-N)의 절대값(|VIN-N|)보다 큰 경우, 각 컬럼 드라이버들(CD601~CD610)은 상기 영상 데이터(RGB-DATA)를 논리 "1"로 판별한다. 반면, 상기 제1 전압(VIN-P)의 절대값(|VIN-P|)이 상기 제2 전압(VIN-N)의 절대값(|VIN-N|)보다 작은 경우, 각 컬럼 드라이버들(CD601~CD610)는 상기 영상 데이터(RGB-DATA)를 논리 "0"으로 판별한다. 여기서, 논리 "1"과 논리 "0"은 각 컬럼 드라이버들(CD601~CD610)이 상기 영상 데이터(RGB-DATA)를 이루는 디지털 신호인 0과 1을 각각 인식하는 것이다.
한편, 상기 제1 전압(VIN-P)과 상기 제2 전압(VIN-N) 간의 전압 차의 절대값(|VIN-P－VIN-N|)이 상기 제1 기준전압(VREFH)과 상기 제2 기준전압(VREFL) 간의 전압 차의 절대값(|VREFH－VREFL|)보다 큰 구간에서는((|VIN-P － VIN-N| ＞ |VREFH － VREFL|)), 상기 각 컬럼 드라이버들(CD601~CD610)은 상기 차동 스윙 데이터(DS1~DS10)를 컬럼 클록(CLK)으로 판별한다.
상기 각 컬럼 드라이버들(CD601~CD610)이 상기 차동 스윙 데이터(DS1~DS10)로부터 상기 영상 데이터를 판별하는 방식과 동일한 방식으로 상기 데이터 인에이블 신호(DE)를 판별한다. 또한, 상기 각 컬럼 드라이버들(CD601~CD610)은 상기 영상 데이터의 논리상태를 판별하는 방식과 동일한 방식으로 상기 데이터 인에이블 신호(DE)의 논리 상태(DE(1) 또는 DE(0))를 판별한다.
상술한 바와 같이, 본 발명에서는, 상기 액티브 구간(AP) 동안 전송되는 컬럼 클록(CLK)의 전압레벨과 블랭크 구간(BP) 동안 전송되는 컬럼 클록(CLK)의 전압레벨이 서로 다르다. 즉, 상기 타이밍 컨트롤러(60)는 액티브 구간(AP) 동안 상기 컬럼 클록(CLK)의 전압레벨을 상기 영상 데이터 전압(RGB-DATA)레벨보다 높은 전압레벨로 전송하고, 상기 블랭크 구간(BP) 동안 상기 컬럼 클록(CLK)의 전압레벨을 상기 영상 데이터(RGB-DATA)의 전압레벨과 동일한 전압레벨로 전송한다.
이와 같이, 상기 타이밍 컨트롤러(60)가 상기 블랭크 구간(BP) 동안 상기 컬럼 클록(CLK)의 전압레벨을 상기 영상 데이터(RGB-DATA)의 전압레벨과 동일한 전 압레벨로 전송함으로써, 아래와 같은 문제점을 해결할 수 있다.
도 5는 도 3 및 도 4에 도시된 블랭크 구간에서 컬럼 클록이 멀티 레벨링 방식으로 전송되는 경우 발생하는 문제점을 설명하기 위한 파형도이다.
도 5를 참조하면, 액티브 구간(AP) 동안, 상기 송신단인 타이밍 컨트롤러(60)로부터 수신되는 상기 차동 스윙 데이터의 제1 전압(VIN-P)과 제2 전압(VIN-N)의 공통 전압(VCM)이 제1 및 제2 기준 전압(VREFH, VREFL)의 평균 전압의 전압레벨과 동일하다. 따라서, 컬럼 클록(CLK)이 임베딩되는 구간(P1)에서 상기 제1 전압(VIN-P)이 상기 제1 기준전압(VREFH)보다 높고, 상기 제2 전압(VIN-N)이 상기 제2 기준전압(VREFL)의 전압레벨보다 낮다. 따라서, 수신단인 컬럼 드라이버는 상기 컬럼 클록(CLK)이 임베딩되는 제1 구간(P1)에서의 상기 컬럼 클록(CLK)을 1의 논리값을 갖는 출력 펄스(C_OUT)로서 검출한다. 상기 액티브 구간(AP) 중 상기 제1 구간(P1) 이외의 구간에서는, 상기 수신단인 컬럼 드라이버는 상기 임베딩된 컬럼 클록(CLK)을 0의 논리값을 갖는 출력 펄스(C_OUT)로서 검출한다.
한편, 블랭크 구간(BP) 동안, 상기 타이밍 컨트롤러(60)로부터 수신되는 차동 스윙 데이터의 제1 전압(VIN-P)과 제2 전압(VIN-N)의 공통 전압(VCM)이 제1 및 제2 기준 전압(VREFH, VREFL)의 평균 전압보다 높은 경우가 발생할 수 있다. 즉, 상기 공통 전압(VCM)이 상기 블랭크 구간(BP) 동안 흔들리는 경우가 발생할 수 있다. 왜냐하면, 컬럼 드라이버는 액정표시패널을 구동하기 위하여 외부 전압원(미도시)으로부터 제공되는 아날로그 전원전압을 이용한다. 상기 아날로그 전원전압은 상기 블랭크 구간(BP) 동안 상기 컬럼 드라이버로의 공급되지 않는다. 상기 블랭크 구간(BP)이 끝나는 시점에서 상기 컬럼 드라이버로 상기 아날로그 전원전압의 공급이 시작된다. 즉, 상기 아날로그 전원전압은 상기 블랭크 구간(BP)이 끝나는 시점에서 상기 정상상태의 전압레벨로 상승하게 된다. 이 과정에서 상기 아날로그 전원전압이 상기 정상 상태의 전압레벨 부근에서 흔들리는 리플이 발생하게 된다.
상기 아날로그 전원전압의 리플이 상기 컬럼 드라이버에 수신된 차동 스윙 데이터에 영향을 끼치면, 상술한 바와 같이, 상기 공통 전압(VCM)이 흔들리게 된다. 즉, 도 5에 도시된 바와 같이, 상기 블랭크 구간(BP) 동안, 상기 컬럼 클록(CLK)가 임베딩되는 제2 구간(P2)에서 상기 차동 스윙 데이터의 상기 제1 전압(VIN-P)이 상기 제1 기준전압(VREFH)보다 높고, 상기 제2 전압(VIN-N)도 상기 액티브 구간(AP)의 상기 제1 구간(P1)과는 달리 상기 제2 기준전압(VREFL)보다 높은 경우가 발생한다. 이 경우, 수신단인 컬럼 드라이버는 상기 블랭크 구간(BP) 동안 전송되는 컬럼 클록(CLK)을 인식하지 못한다. 따라서, 상기 컬럼 드라이버는 상기 블랭크 구간(BP)에서 상기 컬럼 클록(CLK)이 임베딩되는 상기 제2 구간(P2)에 대응하는 상기 차동 스윙 데이터에 포함된 컬럼 클록(CLK)을 정확하게 복원하지 못한다.
상기 차동 스윙 데이터가 멀티 레벨링 방식으로 전송되는 경우, 수신단인 컬럼 드라이버는 제1 및 제2 기준 전압 (VREFH, VREFL)을 기준으로 컬럼 클록(CLK) 여부를 판별한다.
아래에서 상세히 기술되겠지만, 상기 영상 데이터(RGB-DATA)는 차동 스윙 데이터의 제1 전압(VIN-P)과 제2 전압(VIN-N)의 차이값만을 이용하여 판별된다. 반 면, 상기 컬럼 클록(CLK)은 상기 제1 및 제2 기준전압(VREFH, VREFL)을 통해 판별된다. 따라서, 도 5에 도시된 바와 같이, 상기 제2 구간(P2)에 대응하는 제1 및 제2 전압(VIN-P, VIN-N)의 공통전압(VCM)이 상기 제1 및 제2 기준전압(VREFH, VREFL)의 평균전압과 다르면, 상기 컬럼 드라이버는 상기 컬럼 클록(CLK)을 정확하게 인식하지 못한다.
이러한 문제점을 해결하기 위하여 본 발명에서는, 상기 타이밍 컨트롤러(60)가 상기 영상 데이터의 전압레벨(VIN-P, VIN-N)과 동일한 전압레벨로 상기 컬럼 클록을 상기 블랭크 데이터들 사이에 임베딩하여 상기 블랭크 구간(BP) 동안 컬럼 드라이버로 전송하는 방안을 제시한다. 그 결과, 수신단인 컬럼 드라이버는 상기 블랭크 구간 동안 전송되는 임베딩된 컬럼 클록(CLK)의 제1 및 제2 전압의 차이값만을 이용하여 판별한다. 즉, 블랭크 구간 동안, 컬럼 드라이버는 영상 데이터를 판별하는 방식과 동일한 방식으로 상기 임베딩된 컬럼 클록(CLK)을 판별한다. 따라서, 상기 블랭크 구간(BP) 동안 상기 임베딩된 컬럼 클록(CLK)을 멀티 레벨 시그널링 방식으로 전송함으로써, 상기 컬럼 드라이버가 블랭크 구간(BP) 동안 상기 임베딩된 컬럼 클록(CLK)을 정확하게 인식하지 못하는 오류를 방지할 수 있다.
도 6은 도 1에 도시된 컬럼 드라이버의 내부 구성의 일예를 나타내는 블록도이다. 단, 도 6에는 도 1에 도시된 10개의 컬럼 드라이버들(CD601~CD610) 중 제1 컬럼 드라이버(CD601)만이 도시된다. 도 1에 도시된 상기 컬럼 드라이버들(CD601~CD610) 각각은 동일한 내부 구성 및 동일한 기능을 수행한다. 따라서, 나머지 컬럼 드라이버들(CD602~CD610) 각각에 대한 설명은 도 6에 도시된 상기 제1 컬럼 드라이버(CD601)에 대한 설명으로 대신한다. 또한, 도면을 간략화하기 위하여 도 6에는 도 1에 도시된 컬럼 시작 신호(SP)가 도시되지 않는다. 다만, 상기 컬럼 시작 신호(SP)는 차동 스윙 데이터를 전달하는 신호 라인과 분리된 별도의 신호라인으로 통해 상기 제1 컬럼 드라이버(CD601)에 인가될수 있다.
도 6을 참조하면, 상기 제1 컬럼 드라이버(CD601)는 멀티레벨 검출부(601A), 기준전압 생성부(601B), 스위칭부(601C), 내부 클록 생성부(601D), 샘플링부(601E) 및 디지털 아날로그 변환부(601F)(Digital-to-Analog Converter: DAC)를 포함한다.
상기 멀티레벨 검출부(601A)는 상기 타이밍 컨트롤러(60)로부터 제1 차동 스윙 데이터(DS1)를 수신하고, 수신된 상기 제1 차동 스윙 데이터(DS1)로부터 영상 데이터(RGB-DATA), 데이터 인에이블 신호(DE) 및 컬럼 클록(CLK)을 검출한다.
상기 멀티레벨 검출부(601A)는 컬럼 클록 검출부(601A-1)와 영상 데이터 검출부(601A-2)를 포함한다.
상기 컬럼 클록 검출부(601A-1)는 상기 제1 차동 스윙 데이터(DS1)의 제1 전압(VIN-P)과 제2 전압(VIN-N)의 전압차의 절대값(|VIN-P-VIN-N|)이 제1 기준전압(VREFH)과 제2 기준전압(VREFL)의 전압차의 절대값(|VREFH - VREFL|)보다 작으면, 논리 "0"의 클록 펄스(OUT_C)를 출력한다. 반면, 상기 컬럼 클록 검출부(601A-1)는 상기 제1 전압(VIN-P)과 제2 전압(VIN-N)의 전압차의 절대값(|VIN-P - VIN-N|)이 상기 제1 기준전압(VREFH)과 상기 제2 기준전압(VREFL)의 전압차의 절대값(|VREFH - VREFL|)보다 크면, 논리 "1"의 클록 펄스(OUT_C)를 출력한다. 즉, 상 기 컬럼 클록 검출부(601A-1)는 상기 제1 전압(VIN-P)과 제2 전압(VIN-N)의 전압차의 절대값(|VIN-P - VIN-N|)이 상기 제1 기준전압(VREFH)과 상기 제2 기준전압(VREFL)의 전압차의 절대값(|VREFH - VREFL|)보다 큰 경우, 상기 제1 차동 스윙 데이터(DS1)를 상기 컬럼 클록(CLK)으로 판별한다.
상기 영상 데이터 검출부(601A-2)는 상기 제1 차동 스윙 데이터(DS1)의 제1 전압(VIN-P)과 제2 전압(VIN-N) 간의 전압차의 절대값(|VIN-P - VIN-N|)이 제1 기준전압(VREFH)과 제2 기준전압(VREFL)의 전압차의 절대값(|VREFH - VREFL|)보다 작으면, 상기 제1 차동 스윙 데이터(DS1)를 영상 데이터(RGB-DATA)로 판별한다. 이 경우, 제1 전압(VIN-P)과 제2 전압(VIN-N) 간의 전압 차가 양 또는 음인지 여부에 따라서 상기 영상 데이터(EGB-DATA)의 논리값을 결정한다. 상기 영상 데이터 검출부(601A-2)는 상기 논리값이 결정된 영상 데이터(RGB-DATA)를 데이터 펄스(OUT_D)로서 출력한다.
동일한 방식으로 상기 영상 데이터 검출부(601A-2)는 논리 값이 결정된 상기 데이터 인에이블 신호(DE)를 데이터 인에이블 펄스(OUT_DE)로서 출력한다. 이때, 상기 영상 데이터 검출부(601A-2)는 액티브 구간(AP)에서는, 상기 데이터 인에이블 펄스(OUT_DE)를 논리 1 값으로서 출력하고, 블랭크 구간(BP)에서는 상기 데이터 인에이블 펄스(OUT_DE)를 논리 0 값으로서 출력한다.
한편, 블랭크 구간(BP) 동안, 상기 컬럼 클록(CLK)이 상기 영상 데이터(RGB-DATA)의 전압레벨과 동일한 전압레벨로 전송된다. 따라서, 상기 영상 데이터 검출부(601A-2)는 상기 컬럼 클록(CLK)을 상기 데이터 펄스(OUT_D)로서 출력한 다. 즉, 상기 블랭크 구간(BP) 동안 상기 영상 데이터 검출부(601A-2)로부터 출력되는 상기 데이터 펄스(OUT_D)는 상기 영상 데이터에 대응하는 데이터 펄스가 아니라 상기 컬럼 클록(CLK)에 대응하는 상기 클록 펄스(OUT_C)로서 수행한다.
상기 기준 전압 생성부(601B)는 제1 및 제2 기준 전압(VREFH, VREFL)을 생성하고, 상기 생성된 제1 및 제2 기준 전압(VREFH, VREFL)을 상기 멀티레벨 검출부(601A)로 전송한다.
상기 스위칭부(601C)는 상기 영상 데이터 검출부(601A-2)로부터 제공되는 상기 데이터 인에이블 펄스(OUT_DE)의 논리 상태에 따라서 상기 컬럼 클록 검출부(601A-1)의 출력단(OT1)과 상기 내부 클록 생성부(601D)의 입력단(IT1) 간의 연결을 제어한다. 구체적으로, 상기 액티브 구간(AP)을 나타내는 논리 1 값의 상기 데이터 인에이블 펄스(OUT_DE)가 상기 스위칭부(601C)에 인가되면, 상기 스위칭부(601C)는 상기 컬럼 클록 검출부(601A-1)의 출력단(OT1)을 상기 내부 클록 생성부(601A-2)의 입력단(IT1)에 연결한다. 이때, 데이터 펄스(OUT_D)를 출력하는 상기 영상 데이터 검출부(601A-2)의 출력단(OT2)은 상기 샘플링부(601E)의 입력단(IT2)과 전기적으로 연결된다.
반면, 상기 블랭크 구간(BP)을 나타내는 논리 0 값의 상기 데이터 인에이블 펄스(OUT_DE)가 상기 스위칭부(601C)에 인가되면, 상기 스위칭부(601C)는 상기 컬럼 클록 검출부(601A-1)의 출력단(OT1)과 상기 내부 클록 생성부(601D)의 입력단(IT1)을 전기적으로 분리하고, 상기 영상 데이터 검출부(601A)의 출력단(OT2)과 상기 내부 클록 생성부(601D)의 입력단(IT1)을 전기적으로 연결한다. 즉, 상기 블 랭크 구간(BP) 동안 상기 영상 데이터 검출부(601A-2)의 출력단(OT2)은 상기 내부 클록 생성부(601D)의 입력단(IT1)과 상기 샘플링부(601E)의 입력단(IT2)에 공통으로 연결된다.
상기 내부 클록 생성부(601D)는 상기 액티브 구간(AP) 동안 상기 컬럼 클록 검출부(601A-1)로부터 출력되는 클록 펄스(OUT_C)에 응답하여 다수의 제1 내부 클록(CLK-INT1)을 생성한다. 한편, 상기 내부 클록 생성부(601D)는 상기 블랭크 구간(BP) 동안 상기 컬럼 클록(CLK)에 대응하는 데이터 펄스(OUT_D)에 응답하여 다수의 제2 내부 클록(CLK-INT2)을 생성한다. 일례로, 상기 내부 클록 생성부(601D)는 PLL(phase locked loop) 또는 DLL(delay locked loop)일 수 있다.
상기 샘플링부(601E)는 액티브 구간(AP) 동안 상기 내부 클록 생성부(601D)로부터 제공되는 다수의 제1 내부 클록(CLK-INT1)을 이용하여 영상 데이터(RGB-DATA)에 대응하는 데이터 펄스(OUT_D)를 샘플링한다. 또한, 상기 샘플링부(601E)는 블랭크 구간(BP) 동안 상기 내부 클록 생성부(601D)로부터 제공되는 다수의 제2 내부 클록(CLK-INT2)을 이용하여 블랭크 데이터(Blank-DATA)에 대응하는 데이터 펄스(OUT_D)를 샘플링한다. 상기 샘플링부(601E)는 액티브 구간(AP)에서 샘플링된 디지털 데이터를 병렬적으로 출력한다. 예컨대, 상기 영상 데이터(RGB-DATA)가 10비트의 레드 데이터(R-DATA[9:0]), 10비트의 그린 데이터(G-DATA[9:0]) 및 10비트의 블루 데이터(B-DATA[9:0])로 이루어진 경우, 상기 샘플링부(601E)는 30비트의 디지털 데이터를 병렬적으로 출력한다.
상기 디지털 아날로그 변환부(601F)는 상기 샘플링부(601E)에서 출력되는 디지털 데이터를 아날로그 신호로 변환하여 출력한다.
도 7은 도 6에 도시된 멀티레벨 검출부의 일 예를 나타내는 도면이다.
도 7을 참조하면, 전술한 바와 같이, 상기 멀티레벨 검출부(601A)는 상기 컬럼 클록 검출부(601A-1) 및 영상 데이터 검출부(601A-2)를 포함한다.
상기 컬럼 클록 검출부(601A-1)는 제 1 비교기(11), 제 2 비교기(12) 및 OR 연산부(13)를 포함한다.
상기 제1 비교기(11)는 제1 전압(VIN-P)이 제1 기준전압(VREFH)보다 크고 제2 전압(VIN-N)이 제2 기준전압(VREFL)보다 작은 경우에 1의 논리값을 출력하고, 그 이외에는 0의 논리값을 출력한다.
상기 제2 비교기(12)는 제2 전압(VIN-N)이 제1 기준전압(VREFH)보다 크고 제1 전압(VIN-P)이 제2 기준전압(VREFL)보다 작은 경우에 1의 논리값을 출력하고, 그 이외에는 0의 논리값을 출력한다.
상기 OR 연산부(13)는 상기 제1 비교기(11) 및 상기 제2 비교기(12)의 출력을 입력받아 OR 연산을 수행한 후 출력한다.
상기 영상 데이터 검출부(601A-2)는 도 1에 도시된 타이밍 컨트롤러(60)로부터 수신한 제1 차동 스윙 데이터(DS1)의 제1 및 제2 전압(VIN-P, VIN-N)을 서로 비교하여 그 결과에 따라 0 또는 1의 논리값을 가지는 데이터 펄스(OUT_D) 및 데이터 인에이블 펄스(OUT_DE)를 출력한다.
본 실시예에서는 제1 전압(VIN-P)이 제2 전압(VIN-N)보다 큰 경우에 1의 논리값을 갖는 데이터 펄스(OUT_D)를 출력하고, 제1 전압(VIN-P)이 제2 전압(VIN-N) 보다 작은 경우에 0의 논리값을 갖는 데이터 펄스(OUT_D)를 출력한다. 상기 영상 데이터 검출부(601A-2)는 도면과 같이 간단히 제 3 비교기(14)를 이용하여 구현될 수 있다.
전술한 바와 같이, 블랭크 구간(BP)에서는 데이터 인에이블 신호(DE)가 0의 논리값을 갖는다. 이때, 0의 논리값을 갖는 상기 데이터 인에이블 신호(DE)와 함께 전송되는 컬럼 클록(CLK)은 액티브 구간(AP, 도 3 및 도 4에 도시됨)에서 전송되는 영상 데이터(RGB-DATA)의 전압과 동일한 전압으로 상기 영상 데이터 검출부(601A-2)에 인가된다. 이 경우, 상기 영상 데이터 검출부(601A-2)는 도 7에 도시된 제3 비교기(14)를 이용하여 제1 차동 스윙 데이터(DS1)로부터 블랭크 구간(BP) 동안 컬럼 클록(CLK)을 검출한다. 즉, 상기 영상 데이터 검출부(601A-2)는 0의 논리값을 갖는 상기 데이터 인에이블 신호(DE(0))와 함께 수신되는 컬럼 클록(CLK)을 영상 데이터(RGB-DATA)가 아니라 클록 신호로 판별한다.
여기서, 상기 멀리레벨 검출부(601A)는 입력 신호를 비교하여 버퍼링시키는 버퍼부를 더 포함할 수 있다. 상기 버퍼부는 상기 입력 신호를 버퍼링하여 상기 제1 및 제2 전압(VIN-P,VIN-N)을 출력할 수 있다. 상기 상기 제1 및 제2 전압(VIN-P,VIN-N)은 상기 컬럼 클록 검출부(601A-1) 및 상기 영상 데이터 검출부(601A-2)에 인가된다.
한편, 도 1에 도시된 타이밍 컨트롤러(60)는 상기 블랭크 구간(BP)의 종료시점에서 상기 컬럼 클록(CLK)의 펄스폭을 증가시켜 상기 영상 데이터 검출부(601A-2)로 전송한다. 이렇게 함으로써, 상기 영상 데이터 검출부(601A-2)는 상 기 블랭크 구간(BP)의 종료시점을 판별한다.
구체적으로, 도 3에 도시된 M+1번째부터 M+N-1번째까지의 블랭크 픽셀 구간들 각각에서는 컬럼 클록(CLK)이 상기 타이밍 컨트롤러(60)에 의해 제1 펄스 폭으로 임베딩되고, M+N번째 블랭크 픽셀 구간에서는 상기 임베딩된 컬럼 클록(CLK)이 상기 제1 펄스 폭보다 큰 제2 펄스 폭으로 임베딩되어 상기 영상 데이터 검출부(601A-2)로 전송된다. 일례로, 상기 제2 펄스 폭은 상기 제1 펄스 폭의 두배로 설정될 수 있다. 상기 영상 데이터 검출부(601A-2)로부터 검출된 상기 제2 펄스 폭을 갖는 컬럼 클록은 도 6에 도시된 내부 클록 생성부(601D)로 인가된다. 상기 내부 클록 생성부(601D)는 상기 영상 데이터 검출부(601A-2)로부터 검출된 상기 제2 펄스 폭을 갖는 컬럼 클록(CLK)을 이용하여 M+N번째 블랭크 픽셀 구간에 대응하는 제2 내부 클록(CLK-INT2)을 생성한다. 결과적으로 수신단인 컬럼 드라이버는 상기 제2 펄스 폭을 갖는 컬럼 클록(CLK)을 검출함으로써, 상기 블랭크 구간(BP)의 종료시점을 판별하게 된다.
이와 같이, 본 발명에 따른 표시장치(100)에 의하면, 상기 블랭크 구간(BP)에서는 컬럼 클록(CLK)이 상기 영상 데이터(RGB-DATA)의 전압과 동일한 전압으로 블랭크 데이터(Blank-DATA)들 사이에 임베딩된다. 그 결과, 상기 블랭크 구간(BP)에서 발생하는 아날로그 전원전압의 리플 성분에 의해 컬럼 드라이버가 상기 블랭크 구간(BP)에서 임베딩된 컬럼 클록을 복원하는 과정에서 발생하는 오류를 방지한다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 본 발명의 일실시예에 의한 표시장치의 블록도이다.
도 2는 도 1에 도시된 타이밍 컨트롤러와 컬럼 드라이버들 간의 연결 관계를 나타내는 도면이다.
도 3은 도 2에 도시된 타이밍 컨트롤러로부터 컬럼 드라이버로 전송되는 데이터 포맷을 설명하기 위한 도면이다.
도 4는 도 3에 도시된 데이터 포맷의 신호 전송 과정에서 사용되는 멀티 레벨 시그널링(multi-level signaling)의 일례를 설명하는 도면이다.
도 5는 도 3 및 도 4에 도시된 블랭크 구간 동안 컬럼 클록이 멀티 레벨링 방식으로 전송되는 경우 발생하는 문제점을 설명하기 위한 파형도이다.
도 6은 도 1에 도시된 컬럼 드라이버의 내부 구성의 일예를 나타내는 블록도이다.
도 7은 도 6에 도시된 멀티레벨 검출부의 일 예를 나타내는 도면이다.

Claims (20)

  1. 영상이 표시되는 액티브 구간 동안, 상기 영상에 대응하는 영상 데이터와, 상기 영상 데이터의 전압보다 높은 전압으로 상기 영상 데이터에 임베딩된 제1 컬럼 클록을 출력하고, 상기 영상이 표시되지 않는 블랭크 구간 동안, 블랭크 데이터와, 상기 영상 데이터의 전압과 동일한 전압으로 상기 블랭크 데이터에 임베딩된 제2 컬럼 클록을 출력하는 타이밍 컨트롤러;
    상기 액티브 구간 동안 상기 영상 데이터와 상기 제1 컬럼 클록을 검출하고, 상기 검출된 제1 컬럼 클록을 이용하여 상기 영상 데이터를 제1 아날로그 신호로 변환하고, 상기 블랭크 구간 동안 상기 블랭크 데이터와 상기 제2 컬럼 클록을 검출하고, 상기 검출된 제2 컬럼 클록을 이용하여 상기 블랭크 데이터를 제2 아날로그 신호로 변환하는 컬럼 드라이버;
    상기 타이밍 컨트롤러의 제어 신호에 응답하여 스캔 신호를 출력하는 로우 드라이버; 및
    상기 제1 아날로그 신호에 응답하여 상기 영상을 표시하고, 상기 제2 아날로그 신호에 응답하여 블랙 영상을 표시하는 디스플레이 유닛을 포함하는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서, 상기 타이밍 컨트롤러와 상기 컬럼 드라이버는 포인트 투 포인트 방식으로 연결되는 것을 특징으로 하는 표시장치.
  3. 제 1 항에 있어서, 상기 영상 데이터의 전압은 양의 극성을 갖는 제1 전압과 음의 극성을 갖는 제2 전압으로 이루어진 것을 특징으로 하는 표시장치.
  4. 제 3 항에 있어서, 상기 제1 컬럼 클록은 상기 제1 전압보다 큰 제3 전압과 상기 제2 전압보다 낮은 제4 전압으로 이루어진 것을 특징으로 하는 표시장치.
  5. 제 3 항에 있어서, 상기 제2 컬럼 클록은 상기 제1 전압과 상기 제2 전압으로 이루어진 것을 특징으로 하는 표시장치.
  6. 제 4 항에 있어서, 상기 타이밍 컨트롤러는 상기 액티브 구간 및 상기 블랭크 구간을 정의하는 데이터 인에이블 신호를 더 출력하는 것을 특징으로 하는 표시장치.
  7. 제 6 항에 있어서, 상기 데이터 인에이블 신호는 상기 액티브 구간 동안 논리 1 값을 가지며, 상기 블랭크 구간 동안 논리 0 값을 갖는 것을 특징으로 하는 표시장치.
  8. 제 7 항에 있어서, 상기 타이밍 컨트롤러는 상기 액티브 구간 동안 상기 제1 컬럼 클록, 상기 논리 1 값을 갖는 데이터 인에이블 신호 및 상기 영상 데이터를 데이터 스트림 형태로 상기 컬럼 드라이버로 전송하는 것을 특징으로 하는 표시장치.
  9. 제 8 항에 있어서, 상기 타이밍 컨트롤러는 상기 블랭크 구간 동안 상기 제2 컬럼 클록, 상기 논리 0 값을 갖는 데이터 인에이블 신호 및 상기 블랭크 데이터를 데이터 스트림 형태로 상기 컬럼 드라이버로 전송하는 것을 특징으로 하는 표시장치.
  10. 제 2 항에 있어서, 상기 컬럼 드라이버는,
    상기 액티브 구간 동안 상기 제1 컬럼 클록을 검출하고, 상기 블랭크 구간 동안 수신되는 상기 영상 데이터의 전압과 동일한 전압을 상기 제2 컬럼 클록으로서 검출하는 멀티 레벨 검출부;
    상기 검출된 제1 컬럼 클록을 제1 내부 클록으로 변환하고, 상기 검출된 제2 컬럼 클록을 제2 내부 클록으로 변환하는 내부 클록 생성부;
    상기 변환된 제1 내부 클록을 이용하여 상기 영상 데이터를 샘플링하고, 상기 변환된 제2 내부 클록을 이용하여 상기 블랭크 데이터를 샘플링하는 샘플링부; 및
    상기 액티브 구간 동안 상기 제1 컬럼 클록을 상기 내부 클록 생성부로 제공하고, 상기 블랭크 구간 동안 상기 제2 컬럼 클록을 내부 클록 생성부로 제공하고, 상기 블랭크 데이터를 상기 샘플링부로 제공하는 스위칭부를 포함하는 것을 특 징으로 하는 것을 특징으로 하는 표시장치.
  11. 제 10 항에 있어서, 상기 멀티 레벨 검출부는 데이터 인에이블 신호를 더 검출하는 것을 특징으로 하는 표시장치.
  12. 제 11 항에 있어서, 상기 멀티 레벨 검출부는,
    상기 액티브 구간 동안 제1 컬럼 클록을 검출하는 컬럼 클록 검출부; 및
    상기 액티브 구간 동안 상기 영상 데이터를 검출하고, 상기 블랭크 구간 동안 상기 제2 컬럼 클록을 검출하는 영상 데이터 검출부를 포함하는 것을 특징으로 하는 표시장치.
  13. 제 12 항에 있어서, 상기 스위칭부는 상기 액티브 구간 동안 상기 검출된 논리 1 값을 갖는 상기 데이터 인에이블 신호에 응답하여 상기 컬럼 클록 검출부의 출력단을 상기 내부 클록 생성부의 입력단에 연결하고,
    상기 블랭크 구간 동안 상기 검출된 논리 0 값을 갖는 상기 데이터 인에이블 신호에 응답하여 상기 영상 데이터 검출부의 출력단을 상기 내부 클록 생성부의 입력단과 상기 샘플링부의 입력단에 공통으로 연결하는 것을 특징으로 하는 표시장치.
  14. 영상이 표시되는 액티브 구간 동안, 상기 영상에 대응하는 영상 데이터와, 상기 영상 데이터의 전압보다 높은 전압으로 상기 영상 데이터에 임베딩된 제1 컬럼 클록을 생성하고, 상기 영상이 표시되지 않는 블랭크 구간 동안, 블랭크 데이터와, 상기 영상 데이터의 전압과 동일한 전압으로 상기 블랭크 데이터에 임베딩된 제2 컬럼 클록을 생성하는 단계;
    상기 액티브 구간 동안 상기 영상 데이터와 상기 제1 컬럼 클록을 검출하고, 상기 블랭크 구간 동안 상기 블랭크 데이터와 상기 제2 컬럼 클록을 검출하는 단계;
    상기 액티브 구간 동안 상기 검출된 제1 컬럼 클록을 이용하여 상기 영상 데이터를 제1 아날로그 신호로 변환하고, 상기 블랭크 구간 동안 상기 검출된 제2 컬럼 클록을 이용하여 상기 블랭크 데이터를 제2 아날로그 신호로 변환하는 단계 및
    상기 제1 아날로그 신호에 응답하여 상기 영상을 표시하고, 상기 제2 아날로그 신호에 응답하여 블랙 영상을 표시하는 단계를 포함하는 것을 특징으로 하는 표시장치의 구동방법.
  15. 제 14 항에 있어서, 상기 영상 데이터의 전압은 양의 극성을 갖는 제1 전압과 음의 극성을 갖는 제2 전압으로 이루어진 것을 특징으로 하는 표시장치의 구동방법.
  16. 제 15 항에 있어서, 상기 제1 컬럼 클록은 상기 제1 전압보다 큰 제3 전압과 상기 제2 전압보다 낮은 제4 전압으로 이루어진 것을 특징으로 하는 표시장치의 구동방법.
  17. 제 15 항에 있어서, 상기 제2 컬럼 클록은 상기 제1 전압과 상기 제2 전압으로 이루어진 것을 특징으로 하는 표시장치의 구동방법.
  18. 영상이 표시되는 액티브 구간 동안, 상기 영상에 대응하는 영상 데이터와, 상기 영상 데이터의 전압보다 높은 전압으로 상기 영상 데이터에 임베딩된 제1 컬럼 클록을 출력하고, 상기 영상이 표시되지 않는 블랭크 구간 동안, 블랭크 데이터와, 상기 블랭크 데이터에 임베딩된 제2 컬럼 클록을 출력하는 타이밍 컨트롤러;
    상기 액티브 구간 동안 상기 영상 데이터와 상기 제1 컬럼 클록을 검출하고, 상기 검출된 제1 컬럼 클록을 이용하여 상기 영상 데이터를 제1 아날로그 신호로 변환하고, 상기 블랭크 구간 동안 상기 블랭크 데이터와 상기 제2 컬럼 클록을 검출하고, 상기 검출된 제2 컬럼 클록을 이용하여 상기 블랭크 데이터를 제2 아날로그 신호로 변환하는 컬럼 드라이버;
    상기 타이밍 컨트롤러의 제어 신호에 응답하여 스캔 신호를 출력하는 로우 드라이버; 및
    상기 제1 아날로그 신호에 응답하여 상기 영상을 표시하고, 상기 제2 아날로그 신호에 응답하여 블랙 영상을 표시하는 디스플레이 유닛을 포함하며,
    상기 제1 컬럼 클록은 상기 영상 데이터의 전압보다 높은 전압으로 상기 영상 데이터에 임베딩되고, 상기 제2 컬럼 클록은 상기 영상 데이터의 전압과 동일한 전압으로 상기 블랭크 데이터에 임베딩되는 것을 특징으로 하는 표시장치.
  19. 삭제
  20. 제 18 항에 있어서, 상기 컬럼 드라이버는,
    상기 액티브 구간 동안 상기 제1 컬럼 클록을 검출하고, 상기 블랭크 구간 동안 수신되는 상기 영상 데이터의 전압과 동일한 전압을 상기 제2 컬럼 클록으로서 검출하는 멀티 레벨 검출부;
    상기 검출된 제1 컬럼 클록을 제1 내부 클록으로 변환하고, 상기 검출된 제2 컬럼 클록을 제2 내부 클록으로 변환하는 내부 클록 생성부;
    상기 변환된 제1 내부 클록을 이용하여 상기 영상 데이터를 샘플링하고, 상기 변환된 제2 내부 클록을 이용하여 상기 블랭크 데이터를 샘플링하는 샘플링부; 및
    상기 액티브 구간 동안 상기 제1 컬럼 클록을 상기 내부 클록 생성부로 제공하고, 상기 블랭크 구간 동안 상기 제2 컬럼 클록을 내부 클록 생성부로 제공하고, 상기 블랭크 데이터를 상기 샘플링부로 제공하는 스위칭부를 포함하는 것을 특징으로 하는 것을 특징으로 하는 표시장치.
KR20080091722A 2008-09-18 2008-09-18 표시 장치 및 이의 구동방법 KR101495865B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR20080091722A KR101495865B1 (ko) 2008-09-18 2008-09-18 표시 장치 및 이의 구동방법
US12/559,747 US8279215B2 (en) 2008-09-18 2009-09-15 Display apparatus and method of driving the same
JP2009216217A JP5462566B2 (ja) 2008-09-18 2009-09-17 表示装置
CN2009101719088A CN101676981B (zh) 2008-09-18 2009-09-18 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080091722A KR101495865B1 (ko) 2008-09-18 2008-09-18 표시 장치 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20100032724A KR20100032724A (ko) 2010-03-26
KR101495865B1 true KR101495865B1 (ko) 2015-02-25

Family

ID=42006805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080091722A KR101495865B1 (ko) 2008-09-18 2008-09-18 표시 장치 및 이의 구동방법

Country Status (4)

Country Link
US (1) US8279215B2 (ko)
JP (1) JP5462566B2 (ko)
KR (1) KR101495865B1 (ko)
CN (1) CN101676981B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8704805B2 (en) * 2010-04-19 2014-04-22 Himax Technologies Limited System and method for handling image data transfer in a display driver
FR2966276B1 (fr) * 2010-10-15 2013-03-08 Commissariat Energie Atomique Ecran d'affichage a diodes electroluminescentes a matrice active pourvu de moyens d'attenuation
KR20120094722A (ko) * 2011-02-17 2012-08-27 삼성디스플레이 주식회사 화상 표시장치 및 그의 구동방법
KR102005872B1 (ko) 2011-10-26 2019-08-01 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101978937B1 (ko) * 2012-03-16 2019-05-15 주식회사 실리콘웍스 전원 잡음에 둔감한 표시장치용 소스 드라이버
JP6245479B2 (ja) * 2012-09-21 2017-12-13 パナソニックＩｐマネジメント株式会社 伝送システム
CN104020870B (zh) * 2013-02-28 2017-08-04 晨星半导体股份有限公司 触控检测方法及其装置
KR102339039B1 (ko) * 2014-08-27 2021-12-15 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US10077544B2 (en) 2014-12-11 2018-09-18 Lg Electronics Inc. Drinking water supply device
CN105405377A (zh) * 2016-01-08 2016-03-16 环鸿电子（昆山）有限公司 时序控制芯片无画面检测系统及其方法
KR102519397B1 (ko) * 2016-05-25 2023-04-12 삼성디스플레이 주식회사 표시 장치의 구동 방법 및 이를 수행하는 표시 장치
KR20180023090A (ko) * 2016-08-23 2018-03-07 삼성디스플레이 주식회사 표시 장치 및 그 구동방법
CN108806598B (zh) * 2018-08-31 2020-04-03 京东方科技集团股份有限公司 显示装置及其驱动器及方法
CN109192127B (zh) * 2018-10-29 2022-06-24 合肥鑫晟光电科技有限公司 时序控制器及其驱动方法、显示装置
KR20220017249A (ko) 2020-08-04 2022-02-11 엘지디스플레이 주식회사 표시 장치의 데이터 인터페이스 장치 및 방법
CN113990234B (zh) * 2021-10-27 2023-07-25 Tcl华星光电技术有限公司 数据驱动芯片及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562860B1 (ko) 2005-09-23 2006-03-24 주식회사 아나패스 디스플레이, 컬럼 구동 집적회로, 멀티레벨 검출기 및멀티레벨 검출 방법
KR100661828B1 (ko) 2006-03-23 2006-12-27 주식회사 아나패스 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부
KR20070025662A (ko) * 2005-09-05 2007-03-08 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동방법
US20070171161A1 (en) 2006-01-20 2007-07-26 Che-Li Lin Display system and method for embeddedly transmitting data signals, control signals, clock signals and setting signals

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010853A (ja) * 1983-06-30 1985-01-21 Fujitsu Ltd 信号伝送方法
JPH0211045A (ja) * 1988-06-29 1990-01-16 Tokyo Electric Co Ltd デジタル通信システム
KR100583631B1 (ko) * 2005-09-23 2006-05-26 주식회사 아나패스 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
WO2007108574A1 (en) * 2006-03-23 2007-09-27 Anapass Inc. Display, timing controller and data driver for transmitting serialized multi-level data signal
JP2008062466A (ja) 2006-09-06 2008-03-21 Seiko Epson Corp 画像形成装置および画像形成方法
KR101266067B1 (ko) * 2007-01-12 2013-05-22 삼성디스플레이 주식회사 클럭 임베디드 신호를 이용한 직렬 통신 방법 및 장치
KR101345675B1 (ko) * 2007-02-15 2013-12-30 삼성디스플레이 주식회사 액정표시장치
KR101174768B1 (ko) * 2007-12-31 2012-08-17 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070025662A (ko) * 2005-09-05 2007-03-08 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동방법
KR100562860B1 (ko) 2005-09-23 2006-03-24 주식회사 아나패스 디스플레이, 컬럼 구동 집적회로, 멀티레벨 검출기 및멀티레벨 검출 방법
US20070171161A1 (en) 2006-01-20 2007-07-26 Che-Li Lin Display system and method for embeddedly transmitting data signals, control signals, clock signals and setting signals
KR100661828B1 (ko) 2006-03-23 2006-12-27 주식회사 아나패스 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부

Also Published As

Publication number Publication date
CN101676981A (zh) 2010-03-24
US8279215B2 (en) 2012-10-02
CN101676981B (zh) 2013-07-10
JP2010072650A (ja) 2010-04-02
US20100066723A1 (en) 2010-03-18
JP5462566B2 (ja) 2014-04-02
KR20100032724A (ko) 2010-03-26

Similar Documents

Publication Publication Date Title
KR101495865B1 (ko) 표시 장치 및 이의 구동방법
US8284148B2 (en) Clockless transmission system and clockless transmission method
JP5179467B2 (ja) 直列化されたマルチレベルデータ信号を伝達するためのディスプレイ、タイミング制御部及びデータ駆動部
US8094147B2 (en) Display device and method for transmitting clock signal during blank period
KR101333519B1 (ko) 액정표시장치 및 그 구동 방법
US8947412B2 (en) Display driving system using transmission of single-level embedded with clock signal
US9934712B2 (en) Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling
US20110037758A1 (en) Clock and data recovery circuit of a source driver and a display device
TW201320043A (zh) 顯示元件中轉移資料的方法
US10388209B2 (en) Interface circuit
US9054939B2 (en) Method of processing data and a display apparatus performing the method
KR100740476B1 (ko) 디스플레이 장치, 디스플레이 드라이버 및 데이터 전송방법
JP2009065399A (ja) ディジタルデータ送信装置、ディジタルデータ受信装置、ディジタルデータ送受信システム、ディジタルデータ送信方法、ディジタルデータ受信方法、ディジタルデータ送受信方法、および電子情報機器
US7876130B2 (en) Data transmitting device and data receiving device
US20150138259A1 (en) Driving device for driving display unit
TW201616482A (zh) 顯示器驅動裝置、源極驅動器及偏移調整方法
KR20170000897A (ko) 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
US10593288B2 (en) Apparatus of transmitting and receiving signal, source driver of receiving status information signal, and display device having the source driver
US8253715B2 (en) Source driver and liquid crystal display device having the same
US10887134B2 (en) Circuit device, electro-optical device, and electronic apparatus
JP2022152667A (ja) ソースドライバ及び表示装置
CN107808622B (zh) 显示驱动器以及显示装置
JP2009204677A (ja) 映像データ伝送システムおよび映像データ伝送方法
US10388210B2 (en) Device and method for driving display panel in response to display data
JP2005326836A (ja) 表示装置、表示ドライバ及びデータ転送方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 6