JPH02109139A - 電子機器の異常解除装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野］ 本発明は電子機器に搭載されたコンピュータの動作が異
常状態に陥った場合における異常解除法を改良した電子
機器の異常解除装置に関する。

［産業上の利用分野］ 例えばパーソナルコンピュータ等の電子機器において、
プログラム動作途中において、何等かの要因にてプログ
ラムか暴走したり、動作停＋Ｉ゛状態（ハングアップ）
に陥った場合の解決方法としては、キーボードに配設さ
れたリセットキーを操作するか、又は−旦電源を遮断し
て再投入していた。

すなわち、リセットキーがキー操作されると、コンピュ
ータのＣＰＵ　（中央処理装置）かりセット状態になり
、現在実行中のプログラム制御がクリアされる。そして
、再度先頭番地からプログラムが再起動される。すなわ
ち、プログラムの暴走状態又は停止状態等の異常状態か
解除されて、最初から同一プログラムをやり直すことに
なる。

また、電源を遮断すると、ＣＰＵを含む各電Ｊ′−構成
部材に供給されている駆動電源が遮断されるので、ＣＰ
Ｕの動作は強制的に停止Ｆされる。そして、電源を再投
入すると、電源回路からリセ・ソト信号かＣＰＵに送出
されて、プログラムが初期状態へ戻り、再度先頭番地か
らプログラムが再起動される。

［発明が解決しようとする課題］ しかしながら、リセットキーのキー操作や電源の遮断・
再投入操作にて異常状態を解除して、同一プログラムを
最初から再起動すると、プログラム１．の同一場所で同
じ異常状態か＋ｈｊ度発生ずる懸念がある。このような
場合においては、異常状態が宅生ずる原因を究明する必
要がある。この異常状態発生の原因を解析するためには
、異常発生した時点におけるプログラムの進行状況およ
びこの時点における各ステータス情報やその他プログラ
ム進行に係わる各種の可変データを把握する必要がある
。

しかし、リセットキー操作や電源遮断・再投入操作を実
行すると、プログラムの制御が先頭番地へ戻るのみで、
１−紀異常発生時点の各５″？常データは何も残らない
ことになる。したか−、１て、′／（常発牛の原因解析
に子犬の時間と労力か必・川となる。

本発明は、７へ常発牛時に直ちにリセソｌ−Ｌ、なくて
異常データ保全キーの割込処理に゛Ｃ異常原因解析に必
要なデータを不揮発性メモリに退避させ、電源投入時に
そのデータを外部記憶装置へ書込むことにより、た５Ｌ
：え異常状態が発生したとしてもその霞常発生の原因解
析が効率よく実行でき、電子機器全体の信頼性を向上で
きる電子機器の異常解除装置を提供することをＬＩ的と
する。

［課題を解決するための手段］ 上記課題を解消するために本発明の電子機器の異常解除
装置においては、電源遮断時においてもメモリバッファ
リプ手段にて記憶内容が保持されるメインメモリと、異
常データ保全キー操作にて人力された割込信号に応動し
て異常発生情報をメインメモリへ記憶する異常発生情報
記憶手段と、割込信号に応動してプログラムの現在の進
行状況および現在時点における各可変データをメインメ
モリへ記憶する異常データ記憶手段と、電源投入操作に
応動して、メインメモリに異常発生情報が記憶されてい
るとメインメモリの記憶内容を外部記憶装置へ記憶させ
る異常データ退避手段と、この異常データ退避手段にて
メインメモリの記憶内容が外部記憶装置へ記憶された後
に通常のプログラムを起動するプログラム起動手段とを
備えたちのである。

［作用］ このように構成された電子機器の異常解除装置によれば
、何３°かの要因にて電子機器に異常状態が発生すると
、異常データ保全除キーをキー操作すれば、現在のプロ
グラムの進行状況および現在時点における各ｉ＋１変デ
ータがメモリバ・ノクア・ツブされたメインメモリへ記
憶される。さらに、異常発生情報がメインメモリへ記憶
される。

そして、異常状態を解除するために電源の遮断・再投入
操作を行なうと、メインメモリに記憶されている異常デ
ータが外部記憶装置へ格納されたのちに、通常のプログ
ラムが起動される。すなわち、異常発生時点における各
データが確保される。

［実施例］ 以下本発明の一実施例を図面を用いて説明する。

第１図は実施例の異常解除装置が組込まれた電子機器を
示すブロック図である。各種演算処理を実行するＣＰＵ
　（中央処理装置）１にパスライン２を介して、制御プ
ログラムを記憶するＲ、　ＯＭ　３、電源遮断時におい
てもメモリバックアップ手段としてのバッテリ４にてそ
の記憶内容が保持されるＲＡＭ等の記憶素子で形成され
たメインメモリ５、例えばフロッピーディスクドライブ
装置（ＦＤＤ）等で構成された外部記憶装置６に接続さ
れた記憶部インターフェース７、例えばＣＲ，Ｔ表示装
置等で構成された表示部８へ表示データを送出する表示
部インターフェース９等が接続されている。

また、上記各電子構成部祠に対して電源回路１０から駆
動電圧■。が供給される。この電源回路１０は電源スィ
ッチ１１が投入されると、前記駆動電圧■ｃを前記各電
子構成部祠に供給開始するとともに、ＣＰＵＩのリセツ
ー・端子Ｒヘリセッ１−　（、、リーａを送出する。

前記ＲＯＭ　’３内における制御プログラムの先頭部分
にメ（Ｌメモリ５の記憶内容を外部記憶装置６へ格納す
る異常データ退避用プロクラムか記憶されており、その
後に通常のプログラムか記憶されている。

また、図中１２は例えば図示しないキーボードＬに配設
された異常データ保全キーてあり、この′Ｊ′Ｉｉ常デ
ータ保全キー１２をキー操作すると、次のフリップフロ
ップ１３がセットされ、ＣＰＵＩの割込端子ＩＮＴへ割
込信号すか印加される。

前記ＣＰＵ１は内部にコマンドレジスタやステタスメモ
リやプログラムカウンタ等を内蔵し、リセット端子Ｒに
入力されているリセ・ノド信号ａが解除されると、ＲＯ
Ｍ３に記憶されている制御プログラムを先頭番地から順
次取込んで実行していく。

また、前記メインメモリ５内にはＣＰＵＩのプログラム
実行対象となる例えば外部から人力された各種可変デー
タが記憶されている。さらに、このメインメモリ５内に
は異常状態が発生したことを示す異常発生情報としての
異常フラグを記憶するフラグ領域が形成されている。

しかして、このコンピュータが組込まれた電ｒ機器か何
等かの要因にてプログラム暴走したり、動作停止ト状態
に陥った場合に、操作者が異常ブタ保全キー１２をキー
操作すると、フリップフロップ１３を介して割込信号す
がＣＰＵＩの割込端子ＮＮＴへ印加される。ＣＰＵ１は
割込端子ＩＮＴへ割込信号が入力されると第２図に示す
割込処理を実行するようにプログラム構成されている。

すなわち、割込信号が入力されると、メインメモリ５の
フラグ領域の異常フラグを１に設定するつぎに、ＣＰＵ
Ｉ内のプログラムカウンタのカウント値で示される現在
のプログラム信号状況やコマンドレジスタの各指令情報
やステータスメモリの各ステータス情報等のデータ（異
常データ）をメインメモリ５へ格納する。しかる後、表
示部８へ「電源０ＦＦＪの操作案内を表示する。そして
操作名か電源スィッチ１１を遮断するのを待つ。

操作名が電源スィッチ１１を遮断すると、Ｃｌ）　ＴＪ
　１を含む全型ｒ−構成部祠の動作か強制的に停止する
。次に、操作者が電源スィッチ１１を再投入すると各電
子構成部祠に駆動電圧■。が供給開始され、各ｒｂ　子
構成部祠は動作状態へ移行する。

同時にＣＰＵＩヘリセット信号ａか印加されるのて、Ｃ
ＰＵＩ内のプログラムカウンタのカウント値かっし頭番
地ヘリセットされる。そして、リセット状態が解除され
ると、ＣＰＵＩはプログラムカウンタのカウント値に従
ってＲＯＭ３から順次プログラムを取込んで第３図に示
す電源投入処理を実行する。

流れ図か開始されると、先ず、Ｐｌにてメインメモリ５
のフラグ領域における異常フラグの状態を調べる。異常
フラグか１に設定されていれば、この電源スィッチ１１
の投入操作は異常状態を解除（リセット）するために実
行されたと判断して、異常データ退避用プログラムを実
行する。すなわち、記憶部インターフェース７に外部記
憶装置６が接続されていれば、表示部８に「記憶媒体（
Ｆ　Ｄ）挿入」の操作案内を表示する。記憶媒体がセッ
トされると、メインメモリ５に記憶されている異常発生
時におけるプログラムの進行状況および各種データを含
む全記憶内容を読出して、外部記憶装置６へ記憶する。

そして、異常フラグを０にクリアする。

以上で異常発生時における異常データの外部記憶装置６
に対する退避処理が終了したので、Ｐ２にて通常のプロ
グラムを起動する。

なお、外部記憶装Ｗ６が接続されていなければ、表示部
８に「記憶装置接続」の操作案内を表示して、外部記憶
装置６が接続されるのを待つ。

さらに、Ｐｌにて異常フラグがＯに解除されたままであ
れば、この電源スィッチ１１は通常の電子機器起動時に
スイッチ操作されたと判断して、Ｐ２へ進み、直ちに通
常のプログラムを起動する。

このように構成された電子機器の異常解除装置によれば
、何等かの要因にて電子機器が動作中にに走や動作停止
等の異常状態に陥った場合におい］Ｏ ては、操作者はキーボードに配設された異常ブタ保全キ
ーをキー操作したのち、電源スイ、ソチ１］を遮断して
、異常状態を強制的に停止Ｉ−させればよい。この場合
、異常発生時のプログラムの進行状況を含む各種データ
（異常データ）は！＜・ソテリ４てノ〈ツクアンプされ
たメインメモリ５に記憶保持されている。そして、電源
スイ・ソチ１１を再投入すると、メインメモリ５に保全
されている異常データが外部記憶装置６へ退避される。

その後、先に異常が牛じた通常のプログラムが再起動さ
れる。

このように、異常か生じたプログラムを再起動するに際
して、異常発生時点におけるプログラムの進行状況およ
びその時点におけるステータス指令等の可変データ等か
らなる異常データが外部記（ｂ装置６に記憶されている
。したかって、その５°こ常データから異常状態を再現
することが可能となり、異常発生の原因解析を能率的に
行なうことが可能となる。

１　］ ［発明の効果コ 以上説明したように本発明の電子機器の異常解除装置に
よれば、異常発生時に直ちにリセットシなくて異常デー
タ保全キーの割込処理にて異常原因解析に必要なデータ
を不揮発性メモリに退避させ、電源投入時にそのデータ
を外部記憶装置へ書込むようにしている。したがって、
後からその異常データを確認でき、たとえ異常状態が発
生し、たとしてもその異常発生の原因前ｔｌＴが効率よ
く実行できる。その結果、この装置を絹込んだｆＵ、　
”’ｊ’、機器全体の信頼性を向上できる。

【図面の簡単な説明】

第１図は本発明の一実施例の異常解除装置を紅込んだ電
子機器を示すブロック図、第２図および第３図は実施例
装置の動作を示す流れ図である。 コ・・・ＣＰＵ、３・・・ＲＯＭ、４・・・バッテリ、
５・・メインメモリ、６・外部記憶装置、８・・・表示
部、１０・・電源回路、１１・・・電源スィッチ、］２
・・・異常データ保全キ 出願人代理人　弁理士　鈴江武彦 第３ 図

Claims (1)

【特許請求の範囲】
1. 電源遮断時においてもメモリバックアップ手段にて記憶
   内容が保持されるメインメモリと、異常データ保全キー
   操作にて入力された割込信号に応動して異常発生情報を
   前記メインメモリへ記憶する異常発生情報記憶手段と、
   前記割込信号に応動してプログラムの現在の進行状況お
   よび現在時点における各可変データを前記メインメモリ
   へ記憶する異常データ記憶手段と、電源投入操作に応動
   して、前記メインメモリに異常発生情報が記憶されてい
   ると前記メインメモリの記憶内容を外部記憶装置へ記憶
   させる異常データ退避手段と、この異常データ退避手段
   にてメインメモリの記憶内容が外部記憶装置へ記憶され
   た後に通常のプログラムを起動するプログラム起動手段
   とを備えた電子機器の異常解除装置。