JPH0210723A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0210723A JPH0210723A JP16183688A JP16183688A JPH0210723A JP H0210723 A JPH0210723 A JP H0210723A JP 16183688 A JP16183688 A JP 16183688A JP 16183688 A JP16183688 A JP 16183688A JP H0210723 A JPH0210723 A JP H0210723A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- ions
- gate electrode
- crystal grain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- 150000002500 ions Chemical class 0.000 claims abstract description 31
- 239000013078 crystal Substances 0.000 claims abstract description 20
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 abstract description 22
- 239000000758 substrate Substances 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000001953 recrystallisation Methods 0.000 abstract 1
- 230000001133 acceleration Effects 0.000 description 6
- 238000001000 micrograph Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体の製造方法に関し、特にマイクロコン
ピュータ−等のユーザ一対応のデバイスの閾値電圧（以
下閾値Ｖｔｈと記す）を決める工程に関するものである
。
ピュータ−等のユーザ一対応のデバイスの閾値電圧（以
下閾値Ｖｔｈと記す）を決める工程に関するものである
。
第４図は、従来のユーザ一対応の半導体装置であるＭＯ
８型トランジスタの製造方法を示す工程断面図である。
８型トランジスタの製造方法を示す工程断面図である。
第４図（ａ）において、シリコン基板１トに熱酸化法に
よりゲート酸化膜４を形成し、次に選択酸化法で素子分
離領域２を形成する。ざらにＣＶＤ法により多結晶シリ
コン膜３を全面に堆積する。第４図（ｂ）において、多
結晶シリコン膜３に不純物５を拡散しその抵抗を下げる
。第４図（Ｃ）において、写真製版、エツチングを行う
ことにより、所望の場所に多結晶シリコン膜３を残し、
多結晶シリコンゲート電極６とする。第４図（ｄ）にお
いて、イオン注入法により多結晶シリコンゲーｉ−電極
６をマスクとして所望の場所に不純物イオン７を注入す
る。第４図（ｅ）において、熱処理を行い、不純物イオ
ン７を拡散、活性化し、ソース・ドレイン領域８を形成
する。同時に多結晶シリコンゲート電極６は再結晶化し
、結晶粒径が約０．０８μｍの多結晶シリコンからなる
再結晶化多結晶シリコンゲート電極１１となる。第４図
（ｆ）において、シリコン基板１の表面を絶縁膜１０で
覆う。第４図（０）において、絶縁膜１０および再結晶
化多結晶シリコンゲート電橋１１の」−からイオン注入
法により不純物イオン７をヂｔｌネル領域に再注入する
。この不純物イオン７はＭＯ３型トランジスタの閾値ｖ
ｔｈを決定するためのらのである。このイオン注入は絶
縁膜１０および再結晶化多結晶シリコンゲート電極１１
を不純物イオン７が通過するような約４００〜５００Ｋ
ｅＶの高加速エネル１＝−で行われる。
よりゲート酸化膜４を形成し、次に選択酸化法で素子分
離領域２を形成する。ざらにＣＶＤ法により多結晶シリ
コン膜３を全面に堆積する。第４図（ｂ）において、多
結晶シリコン膜３に不純物５を拡散しその抵抗を下げる
。第４図（Ｃ）において、写真製版、エツチングを行う
ことにより、所望の場所に多結晶シリコン膜３を残し、
多結晶シリコンゲート電極６とする。第４図（ｄ）にお
いて、イオン注入法により多結晶シリコンゲーｉ−電極
６をマスクとして所望の場所に不純物イオン７を注入す
る。第４図（ｅ）において、熱処理を行い、不純物イオ
ン７を拡散、活性化し、ソース・ドレイン領域８を形成
する。同時に多結晶シリコンゲート電極６は再結晶化し
、結晶粒径が約０．０８μｍの多結晶シリコンからなる
再結晶化多結晶シリコンゲート電極１１となる。第４図
（ｆ）において、シリコン基板１の表面を絶縁膜１０で
覆う。第４図（０）において、絶縁膜１０および再結晶
化多結晶シリコンゲート電橋１１の」−からイオン注入
法により不純物イオン７をヂｔｌネル領域に再注入する
。この不純物イオン７はＭＯ３型トランジスタの閾値ｖ
ｔｈを決定するためのらのである。このイオン注入は絶
縁膜１０および再結晶化多結晶シリコンゲート電極１１
を不純物イオン７が通過するような約４００〜５００Ｋ
ｅＶの高加速エネル１＝−で行われる。
従来の半導体装置の製造方法は以Ｐのように構成されて
いるので、半導体装置、例えばＭＯ８型トランジスタの
閾値ｖｔｈを決定するためのイオン注入は高加速エネル
ギーで行わねばならなかった。
いるので、半導体装置、例えばＭＯ８型トランジスタの
閾値ｖｔｈを決定するためのイオン注入は高加速エネル
ギーで行わねばならなかった。
そのため、特殊なイオン１１人機を必要とし製造コスト
が高くかつイオン注入が困難であるという問題点があっ
た。
が高くかつイオン注入が困難であるという問題点があっ
た。
この発明は上記のような問題点を解消するためになされ
たもので、半導体装置の製造方法、例えばＭＯ３型トラ
ンジスタの閾値を決定するためのイオン注入工程などに
おいて、特殊なイオン注入機を用いなくても低エネルギ
ーでイオン注入が行える、安価で容易な崖導体装置の￥
！Ｊ造方法を１ｒ＃４ることを目的とり−る。。
たもので、半導体装置の製造方法、例えばＭＯ３型トラ
ンジスタの閾値を決定するためのイオン注入工程などに
おいて、特殊なイオン注入機を用いなくても低エネルギ
ーでイオン注入が行える、安価で容易な崖導体装置の￥
！Ｊ造方法を１ｒ＃４ることを目的とり−る。。
（課題を解決するための手段）
この発明に係る半導体装置の製造方法は、所望の下地材
上に比較的結晶粒径の大きい多結晶シリコン膜を形成す
る工程と、前記多結晶シリコン膜を通過するように前記
所望の下地材にイオンを注入する工程とを含むものであ
る。
上に比較的結晶粒径の大きい多結晶シリコン膜を形成す
る工程と、前記多結晶シリコン膜を通過するように前記
所望の下地材にイオンを注入する工程とを含むものであ
る。
（作用〕
この発明にＪ３りる多結晶シリコン膜は比較的結晶粒径
が大ぎいのでイオンが通過しやづ“い。
が大ぎいのでイオンが通過しやづ“い。
以１−１この発明の一実施例を図について説明する。第
１図はこの発明の一実施例によるＭＯ３型トランジスタ
のｙ ３Ｈ方法を示１“工程断面図である。
１図はこの発明の一実施例によるＭＯ３型トランジスタ
のｙ ３Ｈ方法を示１“工程断面図である。
第１図（ａ）において、従来と同様にシリコン基板１上
にグー１−酸化膜４．素子分離絶縁膜２および多結晶シ
リコン膜３を形成する。第１図（ｂ）において、多結晶
シリコン膜３のシート抵抗が２０Ω／口以下になる程度
にｉ：５１１３度の不純物５を導入、拡散する。第１図
（Ｃ）において、従来と同様に写真製版、エツチングを
行うことにより、所望の場所に多結晶シリコン膜３を残
し、多結晶シリコンゲート電極６とする。第１図（ｄ）
において、従来と同様にイオン注入法により多結晶シリ
コングー１〜電極６をマスクとして所望の場所に不純物
イオン７を注入する。第１図（ｅ）において、熱処理を
行い、不純物イオン７を拡散、活性化し、ソース・ドレ
イン領域８を形成する。同時に多結晶シリコンゲート電
極６は再結晶化し、結晶粒径が約０．３μｍの多結晶シ
リコンからなる再結晶化多結晶シリコングー１〜電極９
となる。多結晶シリコンゲート電極６の不純物濃度が高
いため、後で説明するように前述した第４図（０）の工
程におけるものよりも結晶粒径が大きくなる。第１図（
ｆ）において、従来と同様にシリコン基板１の表面を絶
縁膜１０で覆う。第１図（（１）において、絶縁膜１０
および再結晶化多結晶シリコンゲート電極９の上からイ
オン注入法により不純物イオン７を再注入する。このイ
オン注入は絶縁膜１０ＪＪよび再結晶化多結晶シリコン
ゲート電極９を不純物イオン７が通過するような加速エ
ネルーに一で行われる。
にグー１−酸化膜４．素子分離絶縁膜２および多結晶シ
リコン膜３を形成する。第１図（ｂ）において、多結晶
シリコン膜３のシート抵抗が２０Ω／口以下になる程度
にｉ：５１１３度の不純物５を導入、拡散する。第１図
（Ｃ）において、従来と同様に写真製版、エツチングを
行うことにより、所望の場所に多結晶シリコン膜３を残
し、多結晶シリコンゲート電極６とする。第１図（ｄ）
において、従来と同様にイオン注入法により多結晶シリ
コングー１〜電極６をマスクとして所望の場所に不純物
イオン７を注入する。第１図（ｅ）において、熱処理を
行い、不純物イオン７を拡散、活性化し、ソース・ドレ
イン領域８を形成する。同時に多結晶シリコンゲート電
極６は再結晶化し、結晶粒径が約０．３μｍの多結晶シ
リコンからなる再結晶化多結晶シリコングー１〜電極９
となる。多結晶シリコンゲート電極６の不純物濃度が高
いため、後で説明するように前述した第４図（０）の工
程におけるものよりも結晶粒径が大きくなる。第１図（
ｆ）において、従来と同様にシリコン基板１の表面を絶
縁膜１０で覆う。第１図（（１）において、絶縁膜１０
および再結晶化多結晶シリコンゲート電極９の上からイ
オン注入法により不純物イオン７を再注入する。このイ
オン注入は絶縁膜１０ＪＪよび再結晶化多結晶シリコン
ゲート電極９を不純物イオン７が通過するような加速エ
ネルーに一で行われる。
次に作用効果について説明する。第２図は多結晶シリコ
ンの結晶粒径の顕微鏡写真であり、シート抵抗依存性を
示したものである。第２図（ａ）はシート抵抗が３５Ω
／口の場合の、第２図（ｂ）はシート抵抗が２５〜２８
Ω／口の場合の、第２図（Ｃ）はシート抵抗が２００／
口の場合の多結晶シリコンの結晶粒径を示す顕微鏡写真
である。多結晶シリコン膜３内に導入、拡散された不純
物５の濃度が高いとシート抵抗が下がり、また再結晶化
多結晶シリコンゲート電極９内の多結晶シリ−」ンの結
晶粒径が大きくなる。シー１〜抵抗が２０Ω／口の時の
平均結晶粒径は約０．３μｍとなる。
ンの結晶粒径の顕微鏡写真であり、シート抵抗依存性を
示したものである。第２図（ａ）はシート抵抗が３５Ω
／口の場合の、第２図（ｂ）はシート抵抗が２５〜２８
Ω／口の場合の、第２図（Ｃ）はシート抵抗が２００／
口の場合の多結晶シリコンの結晶粒径を示す顕微鏡写真
である。多結晶シリコン膜３内に導入、拡散された不純
物５の濃度が高いとシート抵抗が下がり、また再結晶化
多結晶シリコンゲート電極９内の多結晶シリ−」ンの結
晶粒径が大きくなる。シー１〜抵抗が２０Ω／口の時の
平均結晶粒径は約０．３μｍとなる。
第３図は多結晶シリコンをゲート電極に使用したＭＯ８
型トランジスタにおける閾値Ｖｔｈの多結晶シリコン結
晶粒径依存性を示したグラフである。
型トランジスタにおける閾値Ｖｔｈの多結晶シリコン結
晶粒径依存性を示したグラフである。
横軸に多結晶シリコンの結晶粒径、縦軸に閾値Ｖｔｈを
とっている。すなわち、前）ホした第１図（ｂ）に示す
工程において、不純物５の濃度を変化させることにより
結晶粒径を変化させ、さらに前述した第１図（０）に示
す工程において注入ｆａ３．５Ｘ１０１３個／ｃｄ、加
速エネルギー１００ＫｅＶで不純物イオン７をチャネル
領域に注入しで形成した、それぞれのＭＯ８型トランジ
スタのサンプルについて閾値■ｔｈを測定している。粒
径が大きいとその粒界に沿って不純物イオン７がＭＯ８
型トランジスタのヂ１？ネル領域に到達しやすく、より
多くの不純物イオン７が注入されるので閾値Ｖｔｈが低
くなる。
とっている。すなわち、前）ホした第１図（ｂ）に示す
工程において、不純物５の濃度を変化させることにより
結晶粒径を変化させ、さらに前述した第１図（０）に示
す工程において注入ｆａ３．５Ｘ１０１３個／ｃｄ、加
速エネルギー１００ＫｅＶで不純物イオン７をチャネル
領域に注入しで形成した、それぞれのＭＯ８型トランジ
スタのサンプルについて閾値■ｔｈを測定している。粒
径が大きいとその粒界に沿って不純物イオン７がＭＯ８
型トランジスタのヂ１？ネル領域に到達しやすく、より
多くの不純物イオン７が注入されるので閾値Ｖｔｈが低
くなる。
以トのように多結晶シリコンゲーｉ−電極６の不純物濃
度を高くして、再結晶化多結晶シリコンゲート電極９内
の多結晶シリコンの結晶粒径を大きく、例えば０．３μ
ｍ近傍以上にすると、低加速エネルギーでも結晶粒界に
沿ってシリコン基板１のチャネル領域により多くの不純
物イオン７が打ち込まれ、特殊なイオン注入機を用いな
くても容易に所望の閾値ｖｔｈを設定することができる
。
度を高くして、再結晶化多結晶シリコンゲート電極９内
の多結晶シリコンの結晶粒径を大きく、例えば０．３μ
ｍ近傍以上にすると、低加速エネルギーでも結晶粒界に
沿ってシリコン基板１のチャネル領域により多くの不純
物イオン７が打ち込まれ、特殊なイオン注入機を用いな
くても容易に所望の閾値ｖｔｈを設定することができる
。
なお、上記実施例ではＭＯ３型トランジスタの製造方法
について述べたが、多結晶シリコン膜を介してイオン注
入をする工程を含む他の半導体装置の製造方法について
もこの発明は同様に適用できる。
について述べたが、多結晶シリコン膜を介してイオン注
入をする工程を含む他の半導体装置の製造方法について
もこの発明は同様に適用できる。
（発明の効果）
以、１−のようにこの発明によれば、比較的結晶粒径の
大きい多結晶シリコン膜を通過して所望の下地材にイオ
ンを注入するようにし、比較的結晶粒径が大きい多結晶
シリコン膜はイオンが通過しやすいので、例えばＭＯ８
型トランジスタの閾値を決定するためのイオン注入工程
などにＪ３いて、特殊なイオン注入機を用いなくても低
エネルギーでイオン注入が行える、安価で容易な半導体
装置の！１１造方法を得ることができる。
大きい多結晶シリコン膜を通過して所望の下地材にイオ
ンを注入するようにし、比較的結晶粒径が大きい多結晶
シリコン膜はイオンが通過しやすいので、例えばＭＯ８
型トランジスタの閾値を決定するためのイオン注入工程
などにＪ３いて、特殊なイオン注入機を用いなくても低
エネルギーでイオン注入が行える、安価で容易な半導体
装置の！１１造方法を得ることができる。
第１図はこの発明の一実施例によるＭＯ８型トランジス
タの製造方法を示す工程断面図、第２図は多結晶シリコ
ンの結晶粒径を示す顕微鏡写真、第３図は多結晶シリコ
ンの結晶粒径とＭ ＯＳ型トランジスタの閾値の関係を
示すグラフ、第４図は従来のＭＯ８型トランジスタの製
造方法を示す工程断面図である。 図において、１はシリコン基板、７は不純物イオン、９
は再結晶化多結晶シリコンゲート電極である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （Ｃ） （ｄ） 第 図 （ａ） （ｆ） 第 図 第 図 （Ｃ） 第 図 （ｄ） 第 第 図 図 書（自発）
タの製造方法を示す工程断面図、第２図は多結晶シリコ
ンの結晶粒径を示す顕微鏡写真、第３図は多結晶シリコ
ンの結晶粒径とＭ ＯＳ型トランジスタの閾値の関係を
示すグラフ、第４図は従来のＭＯ８型トランジスタの製
造方法を示す工程断面図である。 図において、１はシリコン基板、７は不純物イオン、９
は再結晶化多結晶シリコンゲート電極である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （Ｃ） （ｄ） 第 図 （ａ） （ｆ） 第 図 第 図 （Ｃ） 第 図 （ｄ） 第 第 図 図 書（自発）
Claims (1)
- （１）イオン注入工程を含む半導体装置の製造方法であ
って、 所望の下地材上に比較的結晶粒径の大きい多結晶シリコ
ン膜を形成する工程と、 前記多結晶シリコン膜を通過するように前記所望の下地
材にイオンを注入する工程とを含む半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16183688A JPH0210723A (ja) | 1988-06-28 | 1988-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16183688A JPH0210723A (ja) | 1988-06-28 | 1988-06-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0210723A true JPH0210723A (ja) | 1990-01-16 |
Family
ID=15742856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16183688A Pending JPH0210723A (ja) | 1988-06-28 | 1988-06-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0210723A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653216U (ja) * | 1992-12-18 | 1994-07-19 | 健 石田 | タイヤの滑り止め具 |
-
1988
- 1988-06-28 JP JP16183688A patent/JPH0210723A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653216U (ja) * | 1992-12-18 | 1994-07-19 | 健 石田 | タイヤの滑り止め具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2809810B2 (ja) | 半導体装置の製造方法 | |
| JPS6395669A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0210723A (ja) | 半導体装置の製造方法 | |
| JPH04287929A (ja) | 半導体装置の製造方法 | |
| JPH0346272A (ja) | 半導体装置の製造方法 | |
| JPS5952878A (ja) | 半導体装置の製造方法 | |
| JP2759153B2 (ja) | 薄膜ｅ▲上２▼ｐｒｏｍおよびその製造方法 | |
| JPS6072274A (ja) | 半導体装置の製造方法 | |
| JPH0565063B2 (ja) | ||
| JPH01128460A (ja) | 半導体装置の製造方法 | |
| JPH03155156A (ja) | 半導体装置の製造方法 | |
| JPH04338650A (ja) | 半導体装置の製造方法 | |
| JPS6089940A (ja) | 半導体装置の製造方法 | |
| JP3120428B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6197974A (ja) | 半導体装置の製造方法 | |
| JPH04162420A (ja) | 半導体装置の製造方法 | |
| JPS62140452A (ja) | 多結晶シリコン抵抗の製造方法 | |
| JPS62130562A (ja) | 電界効果トランジスタの製法 | |
| JPS6260254A (ja) | 半導体装置の製造方法 | |
| JPS62149172A (ja) | 不純物導入方法 | |
| JPH01194321A (ja) | 半導体装置の製造方法 | |
| JPS6243173A (ja) | 半導体装置の製造方法 | |
| JPS6235554A (ja) | 半導体装置及びその製造方法 | |
| JPS62249486A (ja) | 半導体装置の製造方法 | |
| JPS61242058A (ja) | 多結晶シリコン抵抗の製造方法 |