JPH02103992A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPH02103992A JPH02103992A JP19622489A JP19622489A JPH02103992A JP H02103992 A JPH02103992 A JP H02103992A JP 19622489 A JP19622489 A JP 19622489A JP 19622489 A JP19622489 A JP 19622489A JP H02103992 A JPH02103992 A JP H02103992A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- pattern
- insulating substrate
- circuit board
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229910000679 solder Inorganic materials 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229910020220 Pb—Sn Inorganic materials 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 7
- 239000002904 solvent Substances 0.000 abstract description 4
- 239000003822 epoxy resin Substances 0.000 abstract description 2
- 238000001259 photo etching Methods 0.000 abstract description 2
- 229920000647 polyepoxide Polymers 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000151 deposition Methods 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 239000011889 copper foil Substances 0.000 description 10
- 238000007747 plating Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、セラミックなどの絶縁基板の表面に直接半田
による回路パターンを形成する回路基板の製造方法に関
する。
による回路パターンを形成する回路基板の製造方法に関
する。
各種電子装置には、電子部品が予め実装された回路基板
が多種使用されている。
が多種使用されている。
第１ｆ図（要部断面図）は、従来の回路基板の構造を示
すものである。この回路基板は、絶縁性の積層基板１上
に所定の回路パターン５が形成されている。この回路パ
ターン５は、絶縁基板１上に形成された銅箔パターン２
ａと、この銅箔パターン２ａ上に被着された半田めっき
４とからなっている。
すものである。この回路基板は、絶縁性の積層基板１上
に所定の回路パターン５が形成されている。この回路パ
ターン５は、絶縁基板１上に形成された銅箔パターン２
ａと、この銅箔パターン２ａ上に被着された半田めっき
４とからなっている。
上記従来の回路基板の製造方法を第１ａ図〜第１ｅ図の
図面によって説明する。
図面によって説明する。
絶縁基板１の表面は予め銅箔２にて被覆されている。製
造方法としては、銅箔２の表面にフォトレジスト３を塗
布する（第１ｂ図）６次に、このフォトレジスト３を予
め所定の回路パターンが描かれているポジフィルムを用
いて露光現像する。
造方法としては、銅箔２の表面にフォトレジスト３を塗
布する（第１ｂ図）６次に、このフォトレジスト３を予
め所定の回路パターンが描かれているポジフィルムを用
いて露光現像する。
これによりフォトレジスト３は露光部分が拭払されて、
ネガパターン３ａが形成される。このネガパターン３ａ
の間には銅箔２が露呈している（第１Ｃ図）、そして、
このネガパターン３ａ間に半田めっき４を被着させ（第
１ｄ図）、その後ネガパターン３ａを溶剤を用いて溶解
する（第１ｅ図）。続いて、この回路基板をエツチング
液に浸漬する。このエツチング液は半田めっき４を腐食
させないものである。すると、半田めっき４の間に露呈
されている銅箔２が溶解され、絶縁基板１上に第１ｆ図
に示すような回路パターン５が所定に形成される。
ネガパターン３ａが形成される。このネガパターン３ａ
の間には銅箔２が露呈している（第１Ｃ図）、そして、
このネガパターン３ａ間に半田めっき４を被着させ（第
１ｄ図）、その後ネガパターン３ａを溶剤を用いて溶解
する（第１ｅ図）。続いて、この回路基板をエツチング
液に浸漬する。このエツチング液は半田めっき４を腐食
させないものである。すると、半田めっき４の間に露呈
されている銅箔２が溶解され、絶縁基板１上に第１ｆ図
に示すような回路パターン５が所定に形成される。
しかし、上記従来の回路基鈑の製造方法には以下に列記
する問題点がある。
する問題点がある。
（１）製造に要する工程数が多くコストアップを招いて
まう。
まう。
（２）また、製造に際し、銅箔２にて被覆された絶縁基
板１を使用しなければならず、材料費が嵩む。しかも、
この銅箔２の不要な部分（銅箔パターン２ａ以外の部分
）は最終的には除去されてしまうので、材料の無駄が多
い。
板１を使用しなければならず、材料費が嵩む。しかも、
この銅箔２の不要な部分（銅箔パターン２ａ以外の部分
）は最終的には除去されてしまうので、材料の無駄が多
い。
本発明は、上記従来の問題点に着目してなされたもので
あり、材料の無駄を無くすばかりでな（、工程の短縮が
図れ、しかも、低コストで製造できる回路基板の製造方
法を提供することを目的としている。
あり、材料の無駄を無くすばかりでな（、工程の短縮が
図れ、しかも、低コストで製造できる回路基板の製造方
法を提供することを目的としている。
本発明による回路基板の製造方法は、絶縁基板の表面に
レジストによるネガパターンを形成し、絶縁基板の表面
を半田に浸漬させて超音波を加えながら絶縁基板の表面
のうちのネガパターンが形成されていない部分に半田を
直接付着させて半田による回路パターンを形成するもの
である。
レジストによるネガパターンを形成し、絶縁基板の表面
を半田に浸漬させて超音波を加えながら絶縁基板の表面
のうちのネガパターンが形成されていない部分に半田を
直接付着させて半田による回路パターンを形成するもの
である。
絶縁基板の材料は例えばセラミックやガラスなどであり
、半田はＰｂ−５ａ合金にＺｎ、Ｓｂ。
、半田はＰｂ−５ａ合金にＺｎ、Ｓｂ。
Ａ（２，Ｔｉ、Ｓｉ、Ｃｕが添加されたもので例えば、
旭硝子株式会社製の商品名「セラソルザ」などである。
旭硝子株式会社製の商品名「セラソルザ」などである。
Ｃ作用］
本発明では、レジストのネガパターンの間にて絶縁基板
の表面に半田を直接付着させて、半田による回路パター
ンを絶縁基板の表面に直接に形成している。また絶縁基
板を半田に浸漬させる際に超音波を加えることにより、
絶縁基板の表面と半田との密着性がよくなる。
の表面に半田を直接付着させて、半田による回路パター
ンを絶縁基板の表面に直接に形成している。また絶縁基
板を半田に浸漬させる際に超音波を加えることにより、
絶縁基板の表面と半田との密着性がよくなる。
以下、本発明の実施例を第２ａ図以下の図面によって説
明する。
明する。
第２ａ図〜第２ｄ図は回路基板の製造方法を示す断面図
、第３図は回路基板に部品が実装された状態を示す断面
図である。
、第３図は回路基板に部品が実装された状態を示す断面
図である。
本発明により製造される回路基板は、第２ｄ図に示すよ
うに、セラミックやガラスなどを材料とする絶縁基板１
１の表面に半田が直接付着されて、半田による回路パタ
ーン１３が形成されているものである。この半田は、例
えばＰｂ−３ａ合金に、Ｚｎ、Ｓｂ、Ａｌ２．Ｔｉ、Ｓ
ｉ、Ｃｕが添加されたものである。
うに、セラミックやガラスなどを材料とする絶縁基板１
１の表面に半田が直接付着されて、半田による回路パタ
ーン１３が形成されているものである。この半田は、例
えばＰｂ−３ａ合金に、Ｚｎ、Ｓｂ、Ａｌ２．Ｔｉ、Ｓ
ｉ、Ｃｕが添加されたものである。
上記回路基板の製造方法を説明する。
まず、絶縁基板１１の表面にエポキシ樹脂などからなる
有機質のレジスト１２を被膜形成する（第２ａ図）０次
に、このレジスト１２にネガパターン１２ａを形成する
（第２ｂ図）、このネガパターン１２ａは、フォトエツ
チングなどの手段で形成されるものである。なお、この
ネガパターン１２ａを印刷によって直接形成することも
できる。その後、この絶縁基板１１の表面を半田槽の半
田に浸漬する。この半田はＰｂ−５ａ合金に、Ｚｎ、Ｓ
ｂ、Ａｌ１．Ｔｉ、Ｓｔ、Ｃｕが添加されたもので、例
λば、旭硝子株式会社製の商品名「セラソルザ」が使用
される。なお、この半田を用いる場合には、超音波半田
槽が使用され、絶縁基板１１の表面を半田槽内の半田に
浸漬する際に超音波が加えられる。この工程により、上
記ネガパターン１２ａ間に上記半田が被着される。特に
超音波を加えながら絶縁基板に半田を付着させることに
より、半田が絶縁基板１１の表面に確実に密着する。こ
の半田が前記回路パターン１３を構成することになる（
第２ｃ図）、その後、ネガパターン１２ａを溶剤によっ
て溶解する。この溶剤は回路パターン１３を腐食させな
いものである。
有機質のレジスト１２を被膜形成する（第２ａ図）０次
に、このレジスト１２にネガパターン１２ａを形成する
（第２ｂ図）、このネガパターン１２ａは、フォトエツ
チングなどの手段で形成されるものである。なお、この
ネガパターン１２ａを印刷によって直接形成することも
できる。その後、この絶縁基板１１の表面を半田槽の半
田に浸漬する。この半田はＰｂ−５ａ合金に、Ｚｎ、Ｓ
ｂ、Ａｌ１．Ｔｉ、Ｓｔ、Ｃｕが添加されたもので、例
λば、旭硝子株式会社製の商品名「セラソルザ」が使用
される。なお、この半田を用いる場合には、超音波半田
槽が使用され、絶縁基板１１の表面を半田槽内の半田に
浸漬する際に超音波が加えられる。この工程により、上
記ネガパターン１２ａ間に上記半田が被着される。特に
超音波を加えながら絶縁基板に半田を付着させることに
より、半田が絶縁基板１１の表面に確実に密着する。こ
の半田が前記回路パターン１３を構成することになる（
第２ｃ図）、その後、ネガパターン１２ａを溶剤によっ
て溶解する。この溶剤は回路パターン１３を腐食させな
いものである。
これにより、絶縁基板１１上に、上記半田による回路パ
ターン１３のみが形成される（第２ｄ図）。
ターン１３のみが形成される（第２ｄ図）。
上記工程によって形成された回路基板の回路パターン１
３が、例えば第３図に示すように、部品接続用の対向パ
ターン１３ａ、１３ｂである場合、この対向パターン１
３ａ、１３ｂ間に電子部品１４の図示しない端子が載置
され、この対向パターン１３ａ、１３ｂを予備半田とし
て端子が半田付けされる。
３が、例えば第３図に示すように、部品接続用の対向パ
ターン１３ａ、１３ｂである場合、この対向パターン１
３ａ、１３ｂ間に電子部品１４の図示しない端子が載置
され、この対向パターン１３ａ、１３ｂを予備半田とし
て端子が半田付けされる。
なお、本発明による回路基板は、第２ｃ図のままの状態
で使用することもできる。また、絶縁基板１１上にネガ
パターン１２ａを印刷によって形成すれば、第２ａ図に
示すようなレジスト１２を予め被着する工程が不要にな
り、第２ｂ図と第２Ｃ図の二工程のみにて基板を製作で
きることになる。
で使用することもできる。また、絶縁基板１１上にネガ
パターン１２ａを印刷によって形成すれば、第２ａ図に
示すようなレジスト１２を予め被着する工程が不要にな
り、第２ｂ図と第２Ｃ図の二工程のみにて基板を製作で
きることになる。
以上のように本発明によれば、絶縁基板の表面のレジス
トが形成されていない部分に半田を直接に付着させて回
路パターンを形成しているので、製造工程を従来のもの
に比し大幅に短縮でき、製造コストの低減を図ることが
できる。また、絶縁基板上に半田が直接に被着されるの
で、従来の如き銅箔が不要になり、材料費の削減が図れ
、且つ、材料の無駄を無くすことができる。さらに絶縁
基板の表面を半田に浸漬させる際に超音波を加えている
ため、基板の表面と半田とが確実に密着でき、回路パタ
ーンの強度を高めることができるようになる。
トが形成されていない部分に半田を直接に付着させて回
路パターンを形成しているので、製造工程を従来のもの
に比し大幅に短縮でき、製造コストの低減を図ることが
できる。また、絶縁基板上に半田が直接に被着されるの
で、従来の如き銅箔が不要になり、材料費の削減が図れ
、且つ、材料の無駄を無くすことができる。さらに絶縁
基板の表面を半田に浸漬させる際に超音波を加えている
ため、基板の表面と半田とが確実に密着でき、回路パタ
ーンの強度を高めることができるようになる。
第１ａ図〜第１ｆ図は従来の回路基板の製造方法を工程
毎に示す断面図、第２ａ図以下は本発明の実施例を示す
ものであり、第２ａ図〜第２ｄ図は回路基板の製造方法
を工程毎に示す断面図、第３図は製造された回路基板に
部品が実装された状態を示す断面図である。 １１・・・絶縁基板、１２・・・レジスト、１２ａ・・
・ネガパターン、１３・・・半田による回路パターン。 第２ａ−図 １フ 第２ｃ図
毎に示す断面図、第２ａ図以下は本発明の実施例を示す
ものであり、第２ａ図〜第２ｄ図は回路基板の製造方法
を工程毎に示す断面図、第３図は製造された回路基板に
部品が実装された状態を示す断面図である。 １１・・・絶縁基板、１２・・・レジスト、１２ａ・・
・ネガパターン、１３・・・半田による回路パターン。 第２ａ−図 １フ 第２ｃ図
Claims (3)
- （１）絶縁基板の表面にレジストによるネガパターンを
形成し、絶縁基板の表面を半田に浸漬させて超音波を加
えながら絶縁基板の表面のうちのネガパターンが形成さ
れていない部分に半田を直接付着させて半田による回路
パターンを形成する回路基板の製造方法。 - （２）絶縁基板はセラミックやガラス基板である特許請
求の範囲第（１）項記載の回路基板の製造方法。 - （３）半田は、Ｐｂ−Ｓｎ合金に、Ｚｎ，Ｓｂ，Ａｌ，
Ｔｉ，Ｓｉ，Ｃｕが添加されたものである特許請求の範
囲第（１）項記載の回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19622489A JPH02103992A (ja) | 1989-07-28 | 1989-07-28 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19622489A JPH02103992A (ja) | 1989-07-28 | 1989-07-28 | 回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02103992A true JPH02103992A (ja) | 1990-04-17 |
| JPH0454398B2 JPH0454398B2 (ja) | 1992-08-31 |
Family
ID=16354266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19622489A Granted JPH02103992A (ja) | 1989-07-28 | 1989-07-28 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02103992A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193358A (ja) * | 1992-12-17 | 1995-07-28 | Dowa Mining Co Ltd | セラミックス電子回路基板の製造方法 |
-
1989
- 1989-07-28 JP JP19622489A patent/JPH02103992A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193358A (ja) * | 1992-12-17 | 1995-07-28 | Dowa Mining Co Ltd | セラミックス電子回路基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0454398B2 (ja) | 1992-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5160579A (en) | Process for manufacturing printed circuit employing selective provision of solderable coating | |
| JPH03148846A (ja) | Ｉｃ搭載用可撓性回路基板及びその製造法 | |
| EP0361752A2 (en) | Selective solder formation on printed circuit boards | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| US7951301B2 (en) | Method for producing a ceramic printed-circuit board | |
| JPH11354591A (ja) | 半導体キャリアおよびその製造方法 | |
| JPH02103992A (ja) | 回路基板の製造方法 | |
| JPH04242036A (ja) | チップ型ヒューズの製造法 | |
| JP2002111185A (ja) | バンプ付き配線回路基板及びその製造方法 | |
| JP3050253B2 (ja) | 多層電子部品搭載用基板の製造方法 | |
| US5340639A (en) | Printed-wiring board | |
| JP2571960B2 (ja) | 両面可撓性回路基板及びその製造法 | |
| JPH0653640A (ja) | プリント配線板及びその製造方法 | |
| JPH01143391A (ja) | モールド基板の製造方法 | |
| JPH0629648A (ja) | プリント配線板およびその製造方法 | |
| JPH08255870A (ja) | 電子部品実装板及びその製造方法 | |
| JP2000309151A (ja) | ペースト状物質の印刷方法 | |
| JPH0629654A (ja) | 電子装置 | |
| JPS59129766A (ja) | 無電解メツキ法 | |
| JPH04146685A (ja) | 修復パッド及びその製造方法 | |
| JPH05327184A (ja) | 電子部品搭載用基板の製造方法 | |
| JPH0369192B2 (ja) | ||
| JPH0730233A (ja) | プリント配線板の製造方法 | |
| JPH10178141A (ja) | 複合リードフレーム及びその製造方法 | |
| JPS63246894A (ja) | フレキシブルスル−ホ−ル基板の製造方法 |