JPH0454398B2 - - Google Patents
Info
- Publication number
- JPH0454398B2 JPH0454398B2 JP19622489A JP19622489A JPH0454398B2 JP H0454398 B2 JPH0454398 B2 JP H0454398B2 JP 19622489 A JP19622489 A JP 19622489A JP 19622489 A JP19622489 A JP 19622489A JP H0454398 B2 JPH0454398 B2 JP H0454398B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- insulating substrate
- circuit board
- pattern
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910000679 solder Inorganic materials 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 43
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 9
- 239000000919 ceramic Substances 0.000 claims description 6
- 229910020220 Pb—Sn Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 239000011889 copper foil Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、セラミツクなどの絶縁基板の表面に
直接半田による回路パターンを形成する回路基板
の製造方法に関する。
直接半田による回路パターンを形成する回路基板
の製造方法に関する。
各種電子装置には、電子部品が予め実装された
回路基板が多種使用されている。
回路基板が多種使用されている。
第１ｆ図（要部断面図）は、従来の回路基板の
構造を示すものである。この回路基板は、絶縁性
の積層基板１上に所定の回路パターン５が形成さ
れている。この回路パターン５は、絶縁基板１上
に形成された銅箔パターン２ａと、この銅箔パタ
ーン２ａ上に被着された半田めつき４とからなつ
ている。
構造を示すものである。この回路基板は、絶縁性
の積層基板１上に所定の回路パターン５が形成さ
れている。この回路パターン５は、絶縁基板１上
に形成された銅箔パターン２ａと、この銅箔パタ
ーン２ａ上に被着された半田めつき４とからなつ
ている。
上記従来の回路基板の製造方法を第１ａ図〜第
１ｅ図の図面によつて説明する。
１ｅ図の図面によつて説明する。
絶縁基板１の表面は予め銅箔２にて被覆されて
いる。製造方法としては、銅箔２の表面にフオト
レジスト３を塗布する（第１ｂ図）。次に、この
フオトレジスト３を予め所定の回路パターンが描
かれているポジフイルムを用いて露光現像する。
これによりフオトレジスト３は露光部分が拭払さ
れて、ネガパターン３ａが形成される。このネガ
パターン３ａの間には銅箔２が露呈している（第
１ｃ図）。そして、このネガパターン３ａ間に半
田めつき４を被着させ（第１ｄ図）、その後ネガ
パターン３ａを溶剤を用いて溶解する（第１ｅ
図）。続いて、この回路基板をエツチング液に浸
漬する。このエツチング液は半田めつき４を腐食
させないものである。すると、半田めつき４の間
に露呈されている銅箔２が溶解され、絶縁基板１
上に第１ｆ図に示すような所定の回路パターン５
が形成される。
いる。製造方法としては、銅箔２の表面にフオト
レジスト３を塗布する（第１ｂ図）。次に、この
フオトレジスト３を予め所定の回路パターンが描
かれているポジフイルムを用いて露光現像する。
これによりフオトレジスト３は露光部分が拭払さ
れて、ネガパターン３ａが形成される。このネガ
パターン３ａの間には銅箔２が露呈している（第
１ｃ図）。そして、このネガパターン３ａ間に半
田めつき４を被着させ（第１ｄ図）、その後ネガ
パターン３ａを溶剤を用いて溶解する（第１ｅ
図）。続いて、この回路基板をエツチング液に浸
漬する。このエツチング液は半田めつき４を腐食
させないものである。すると、半田めつき４の間
に露呈されている銅箔２が溶解され、絶縁基板１
上に第１ｆ図に示すような所定の回路パターン５
が形成される。
しかし、上記従来の回路基板の製造方法には以
下に列記する問題点がある。
下に列記する問題点がある。
(1) 製造に要する工程数が多くコストアツプを招
いてしまう。
いてしまう。
(2) また、製造に際し、銅箔２にて被覆された絶
縁基板１を使用しなければならず、材料費が嵩
む。しかも、この銅箔２の不要な部分（銅箔パ
ターン２ａ以外の部分）は最終的には除去され
てしまうので、材料の無駄が多い。
縁基板１を使用しなければならず、材料費が嵩
む。しかも、この銅箔２の不要な部分（銅箔パ
ターン２ａ以外の部分）は最終的には除去され
てしまうので、材料の無駄が多い。
本発明は、上記従来の問題点に着目してなされ
たものであり、材料の無駄を無くすばかりでな
く、工程の短縮が図れ、しかも、低コストで製造
できる回路基板の製造方法を提供することを目的
としている。
たものであり、材料の無駄を無くすばかりでな
く、工程の短縮が図れ、しかも、低コストで製造
できる回路基板の製造方法を提供することを目的
としている。
本発明による回路基板の製造方法は、絶縁基板
の表面にレジストによるネガパターンを形成する
工程と、絶縁基板の表面を半田に浸漬させて超音
波を加えながら絶縁基板の表面のうちのネガパタ
ーンが形成されていない部分に半田を直接付着さ
せて半田による回路パターンを形成する工程とを
有することを特徴とするものである。
の表面にレジストによるネガパターンを形成する
工程と、絶縁基板の表面を半田に浸漬させて超音
波を加えながら絶縁基板の表面のうちのネガパタ
ーンが形成されていない部分に半田を直接付着さ
せて半田による回路パターンを形成する工程とを
有することを特徴とするものである。
絶縁基板の材料は例えばセラミツクやガラスな
どであり、半田はPb−Sn合金にZn、Sb、Al、
Ti、Si、Cuが添加されたもので例えば、旭硝子
株式会社製の商品名「セラソルザ」などである。
どであり、半田はPb−Sn合金にZn、Sb、Al、
Ti、Si、Cuが添加されたもので例えば、旭硝子
株式会社製の商品名「セラソルザ」などである。
本発明では、絶縁基板の表面にレジストのネガ
パターンを形成し、この絶縁基板を半田に浸漬す
る際に超音波を与え、基板表面のレジストが形成
されていない部分に半田を直接付着させる。半田
が基板表面に直接付着される理由は、半田に超音
波を与えながら、この半田に基板を浸漬すると、
半田に金属原子の相互拡散と結合により酸化物が
生成され、この酸化物と基板表面の酸素原子ある
いは酸化物とが結合し、酸素を媒介として基板表
面と半田とが結合されるものと考えられる。超音
波により付着される半田としては、例えばPb−
Sn合金にZnなどが添加されたものが適し、また
絶縁基板はセラミツク基板であつてもガラス基板
であつてもよい。この基板表面に直接付着される
半田により所定の回路パターンが形成される。
パターンを形成し、この絶縁基板を半田に浸漬す
る際に超音波を与え、基板表面のレジストが形成
されていない部分に半田を直接付着させる。半田
が基板表面に直接付着される理由は、半田に超音
波を与えながら、この半田に基板を浸漬すると、
半田に金属原子の相互拡散と結合により酸化物が
生成され、この酸化物と基板表面の酸素原子ある
いは酸化物とが結合し、酸素を媒介として基板表
面と半田とが結合されるものと考えられる。超音
波により付着される半田としては、例えばPb−
Sn合金にZnなどが添加されたものが適し、また
絶縁基板はセラミツク基板であつてもガラス基板
であつてもよい。この基板表面に直接付着される
半田により所定の回路パターンが形成される。
以下、本発明の実施例を第２ａ図以下の図面に
よつて説明する。
よつて説明する。
第２ａ図〜第２ｄ図は回路基板の製造方法を示
す断面図、第３図は回路基板に部品が実装された
状態を示す断面図である。
す断面図、第３図は回路基板に部品が実装された
状態を示す断面図である。
本発明により製造される回路基板は、第２ｄ図
に示すように、セラミツクやガラスなどを材料と
する絶縁基板１１の表面に半田が直接付着され
て、半田により回路パターン１３が形成されてい
るものである。この半田は、例えばPb−Sn合金
に、Zn、Sb、Al、Ti、Si、Cuが添加されたもの
である。
に示すように、セラミツクやガラスなどを材料と
する絶縁基板１１の表面に半田が直接付着され
て、半田により回路パターン１３が形成されてい
るものである。この半田は、例えばPb−Sn合金
に、Zn、Sb、Al、Ti、Si、Cuが添加されたもの
である。
上記回路基板の製造方法を説明する。
まず、絶縁基板１１の表面にエポキシ樹脂など
からなる有機質のレジスト１２を被膜形成する
（第２ａ図）。次に、このレジスト１２にネガパタ
ーン１２ａを形成する（第２ｂ図）。このネガパ
ターン１２ａは、フオトエツチングなどの手段で
形成されるものである。なお、このネガパターン
１２ａを印刷によつて直接形成することもでき
る。その後、この絶縁基板１１の表面に半田槽の
半田に浸漬する。この半田はPb−Sn合金に、
Zn、Sb、Al、Ti、Si、Cuが添加されたもので、
例えば、旭硝子株式会社製の商品名「セラソル
ザ」が使用される。基板への半田層の形成には、
超音波半田槽が使用され、絶縁基板１１の表面を
半田槽内の半田に浸漬する際に半田に対し超音波
が加えられる。この工程により、上記ネガパター
ン１２ａ間に半田が被着される。特に超音波を加
えながら絶縁基板に半田を付着させることによ
り、半田が絶縁基板１１の表面に確実に密着す
る。
からなる有機質のレジスト１２を被膜形成する
（第２ａ図）。次に、このレジスト１２にネガパタ
ーン１２ａを形成する（第２ｂ図）。このネガパ
ターン１２ａは、フオトエツチングなどの手段で
形成されるものである。なお、このネガパターン
１２ａを印刷によつて直接形成することもでき
る。その後、この絶縁基板１１の表面に半田槽の
半田に浸漬する。この半田はPb−Sn合金に、
Zn、Sb、Al、Ti、Si、Cuが添加されたもので、
例えば、旭硝子株式会社製の商品名「セラソル
ザ」が使用される。基板への半田層の形成には、
超音波半田槽が使用され、絶縁基板１１の表面を
半田槽内の半田に浸漬する際に半田に対し超音波
が加えられる。この工程により、上記ネガパター
ン１２ａ間に半田が被着される。特に超音波を加
えながら絶縁基板に半田を付着させることによ
り、半田が絶縁基板１１の表面に確実に密着す
る。
ここで、超音波半田槽を使用して非接着物に半
田を付着させる方法は、従来から例えば前記「セ
ラソルザ」などを使用することにより可能となつ
ているが、この場合の接着対象は、各種電子部品
のリード付け、またはセラミツクなどの接着など
となつていた。本発明の発明者は、この超音波半
田槽を用いて、初めて絶縁基板の表面に回路パタ
ーンを直接形成することを成功させたものであ
る。半田が基板表面に直接付着される理由は定か
ではないが、半田に超音波を与えながら、この半
田に基板を浸漬すると、半田の金属原子の相互拡
散により酸化物が生成され、この酸化物と基板表
面の酸素原子あるいは酸化物とが結合し、酸素を
媒介として基板表面と半田とが結合されるものと
考えられる。したがつて超音波により付着される
半田としては、例えば前記「セラソルザ」などを
使用することが好ましいが、超音波を与えること
により半田内の相互拡散と原子結合が生じて酸化
物を生成させることができるものであれば、半田
の種類は前記「セラソルザ」に限られるものでは
ない。
田を付着させる方法は、従来から例えば前記「セ
ラソルザ」などを使用することにより可能となつ
ているが、この場合の接着対象は、各種電子部品
のリード付け、またはセラミツクなどの接着など
となつていた。本発明の発明者は、この超音波半
田槽を用いて、初めて絶縁基板の表面に回路パタ
ーンを直接形成することを成功させたものであ
る。半田が基板表面に直接付着される理由は定か
ではないが、半田に超音波を与えながら、この半
田に基板を浸漬すると、半田の金属原子の相互拡
散により酸化物が生成され、この酸化物と基板表
面の酸素原子あるいは酸化物とが結合し、酸素を
媒介として基板表面と半田とが結合されるものと
考えられる。したがつて超音波により付着される
半田としては、例えば前記「セラソルザ」などを
使用することが好ましいが、超音波を与えること
により半田内の相互拡散と原子結合が生じて酸化
物を生成させることができるものであれば、半田
の種類は前記「セラソルザ」に限られるものでは
ない。
上記の超音波を使用した半田浸漬固定により、
絶縁基板１１の表面に、回路パターン１３が形成
されることになる（第２ｃ図）。その後、ネガパ
ターン１２ａを溶剤によつて溶解する。この溶剤
は回路パターン１３を腐食させないものである。
これにより、絶縁基板１１上に、上記半田による
回路パターン１３のがみ形成される（第２ｄ図）。
絶縁基板１１の表面に、回路パターン１３が形成
されることになる（第２ｃ図）。その後、ネガパ
ターン１２ａを溶剤によつて溶解する。この溶剤
は回路パターン１３を腐食させないものである。
これにより、絶縁基板１１上に、上記半田による
回路パターン１３のがみ形成される（第２ｄ図）。
上記工程によつて形成された回路基板の回路パ
ターン１３が、例えば第３図に示すように、部品
接続用の対向パターン１３ａ，１３ｂである場
合、この対向パターン１３ａ，１３ｂ間に電子部
品１４の図示しない端子が載置され、この対向パ
ターン１３ａ，１３ｂを予備半田として端子が半
田付けされる。
ターン１３が、例えば第３図に示すように、部品
接続用の対向パターン１３ａ，１３ｂである場
合、この対向パターン１３ａ，１３ｂ間に電子部
品１４の図示しない端子が載置され、この対向パ
ターン１３ａ，１３ｂを予備半田として端子が半
田付けされる。
なお、本発明による回路基板は、第２ｃ図のま
まの状態すなわちレジストによるネガパターン１
２ａが付着したままで使用することもできる。ま
た、絶縁基板１１上にネガパターン１２ａを印刷
によつて形成すれば、第２ａ図に示すようなレジ
スト１２を予め被着してからネガパターンを形成
する工程が不要になり、第２ｂ図と第２ｃ図の二
工程のみにて基板を製作できることになる。
まの状態すなわちレジストによるネガパターン１
２ａが付着したままで使用することもできる。ま
た、絶縁基板１１上にネガパターン１２ａを印刷
によつて形成すれば、第２ａ図に示すようなレジ
スト１２を予め被着してからネガパターンを形成
する工程が不要になり、第２ｂ図と第２ｃ図の二
工程のみにて基板を製作できることになる。
以上のように本発明によれば、絶縁基板の表面
のレジズトが形成されていない部分に半田を直接
に付着させて回路パターンを形成しているので、
製造工程を従来のものに比し大幅に短縮でき、製
造コストの低減を図ることができる。また、絶縁
基板上に半田が直接に被着されるので、従来の如
き銅箔が不要になり、材料費の削減が図れ、且
つ、材料の無駄を無くすことができる。さらに絶
縁基板の表面を半田に浸漬させる際に超音波を加
えているため、基板の表面と半田とが確実に密着
でき、回路パターンの強度を高めることができる
ようになる。
のレジズトが形成されていない部分に半田を直接
に付着させて回路パターンを形成しているので、
製造工程を従来のものに比し大幅に短縮でき、製
造コストの低減を図ることができる。また、絶縁
基板上に半田が直接に被着されるので、従来の如
き銅箔が不要になり、材料費の削減が図れ、且
つ、材料の無駄を無くすことができる。さらに絶
縁基板の表面を半田に浸漬させる際に超音波を加
えているため、基板の表面と半田とが確実に密着
でき、回路パターンの強度を高めることができる
ようになる。
第１ａ図〜第１ｆ図は従来の回路基板の製造方
法を工程毎に示す断面図、第２ａ図以下は本発明
の実施例を示すものであり、第２ａ図〜第２ｄ図
は回路基板の製造方法を工程毎に示す断面図、第
３図は製造された回路基板に部品が実装された状
態を示す断面図である。 １１……絶縁基板、１２……レジスト、１２ａ
……ネガパターン、１３……半田による回路パタ
ーン。
法を工程毎に示す断面図、第２ａ図以下は本発明
の実施例を示すものであり、第２ａ図〜第２ｄ図
は回路基板の製造方法を工程毎に示す断面図、第
３図は製造された回路基板に部品が実装された状
態を示す断面図である。 １１……絶縁基板、１２……レジスト、１２ａ
……ネガパターン、１３……半田による回路パタ
ーン。
Claims (1)
- 【特許請求の範囲】 １ 絶縁基板の表面にレジストによるネガパター
ンを形成する工程と、絶縁基板の表面を半田に浸
漬させて超音波を加えながら絶縁基板の表面のう
ちのネガパターンが形成されていない部分に半田
を直接付着させて半田による回路パターンを形成
する工程とを有することを特徴とする回路基板の
製造方法。 ２ 絶縁基板はセラミツクやガラス基板である特
許請求の範囲第１項記載の回路基板の製造方法。 ３ 半田は、Pb−Sn合金に、Zn、Sb、Al、Ti、
Si、Cuが添加されたものである特許請求の範囲
第１項記載の回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19622489A JPH02103992A (ja) | 1989-07-28 | 1989-07-28 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19622489A JPH02103992A (ja) | 1989-07-28 | 1989-07-28 | 回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02103992A JPH02103992A (ja) | 1990-04-17 |
| JPH0454398B2 true JPH0454398B2 (ja) | 1992-08-31 |
Family
ID=16354266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19622489A Granted JPH02103992A (ja) | 1989-07-28 | 1989-07-28 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02103992A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2642574B2 (ja) * | 1992-12-17 | 1997-08-20 | 同和鉱業株式会社 | セラミックス電子回路基板の製造方法 |
-
1989
- 1989-07-28 JP JP19622489A patent/JPH02103992A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02103992A (ja) | 1990-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4016050A (en) | Conduction system for thin film and hybrid integrated circuits | |
| EP0536418A1 (en) | Semiconductor device and manufacturing method therefor | |
| JPH05206209A (ja) | はんだ量の増加方法、プリント回路デバイス、及びはんだ容積の増大方法 | |
| US4640739A (en) | Process of producing galvanic layers of solder of precise contour on inorganic substrates | |
| EP0361752A2 (en) | Selective solder formation on printed circuit boards | |
| US6472609B2 (en) | Printed-wiring substrate and method for fabricating the printed-wiring substrate | |
| KR19980087404A (ko) | 리드 프레임, 그 제조 방법, 반도체 장치 및 그 제조 방법 | |
| US7951301B2 (en) | Method for producing a ceramic printed-circuit board | |
| EP0042943A1 (en) | Multilayer integrated circuit substrate structure and process for making such structures | |
| JPH0454398B2 (ja) | ||
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| JPS62263645A (ja) | 電気的接点構造とその形成方法 | |
| JPH05183017A (ja) | Ｔａｂ用テープキャリア | |
| JP2571960B2 (ja) | 両面可撓性回路基板及びその製造法 | |
| JPH0653640A (ja) | プリント配線板及びその製造方法 | |
| JPH01143391A (ja) | モールド基板の製造方法 | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| JPS61137697A (ja) | 成形半田およびその製造方法 | |
| JPH05327184A (ja) | 電子部品搭載用基板の製造方法 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
| JPH10178141A (ja) | 複合リードフレーム及びその製造方法 | |
| SU1056484A2 (ru) | Способ изготовлени многослойных печатных плат | |
| JPH0629648A (ja) | プリント配線板およびその製造方法 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 | |
| JPS58225697A (ja) | 金属ベ−スプリント配線板の製造方法 |