JPH02103954A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02103954A JPH02103954A JP25799188A JP25799188A JPH02103954A JP H02103954 A JPH02103954 A JP H02103954A JP 25799188 A JP25799188 A JP 25799188A JP 25799188 A JP25799188 A JP 25799188A JP H02103954 A JPH02103954 A JP H02103954A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor device
- interlayer insulating
- siw
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 10
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 18
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 239000012808 vapor phase Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 6
- 239000010408 film Substances 0.000 abstract 9
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000035622 drinking Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ポリサイドのゲート電極と、層間絶縁膜のコ
ンタクトホールを介してＡｌなどの金属配線とを接続す
る部分を改良した半導体装置に関する。
ンタクトホールを介してＡｌなどの金属配線とを接続す
る部分を改良した半導体装置に関する。
〔発明の概要］
本発明は、ポリサイドのゲート電極を有する半導体装置
において、前記シリサイドと層間絶縁膜を介してＡｌな
どとのコンタクト部分を形成する時に、前記層間絶縁膜
を気相成長させた窒化膜上にリンやボロンをドーピング
したシリコン酸化膜を堆積したような２層構造にするこ
とによって、前記半導体装置のポリサイドのコンタクト
部分に発生する。多結晶シリコンとタングステンシリサ
イドの剥れ、いわゆるビーリング、を防止するようにし
たものである。
において、前記シリサイドと層間絶縁膜を介してＡｌな
どとのコンタクト部分を形成する時に、前記層間絶縁膜
を気相成長させた窒化膜上にリンやボロンをドーピング
したシリコン酸化膜を堆積したような２層構造にするこ
とによって、前記半導体装置のポリサイドのコンタクト
部分に発生する。多結晶シリコンとタングステンシリサ
イドの剥れ、いわゆるビーリング、を防止するようにし
たものである。
〔従来の技術］
従来、第２図に示すように、タングステンシリサイド８
と層間絶縁膜４にコンタクトホールを設け、Ａｌ５など
の金属配線を接続するようにした半導体装置が知られて
いた。
と層間絶縁膜４にコンタクトホールを設け、Ａｌ５など
の金属配線を接続するようにした半導体装置が知られて
いた。
【発明が解決しようとする課題）
しかし、従来の半導体装置においては、たとえタングス
テンシリサイド８とＡｌ５などの金属配線を層間絶縁Ｊ
ＩＩ４のコンタクトホールを設けて接続しようとしても
、前記コンタクトホールを形成するにあたり、金属配線
の段切れ防止の為に８００〜１０００℃の熱処理を加＾
、コンタクトホールの角をまるめているが、この熱処理
によって、タングステンシリサイド８と多結晶シリコン
７が剥れを生じること、いわゆるビーリング、がしばし
ばあった、このことにより、剥れによって生じたタング
ステンシリサイド８の小片がゴミの原因となるばかりで
な（、コンタクト部分の抵抗の不安定、及び半導体装置
自体の電気的信頼性の低下など、大きな影響を与＾る欠
点があった。
テンシリサイド８とＡｌ５などの金属配線を層間絶縁Ｊ
ＩＩ４のコンタクトホールを設けて接続しようとしても
、前記コンタクトホールを形成するにあたり、金属配線
の段切れ防止の為に８００〜１０００℃の熱処理を加＾
、コンタクトホールの角をまるめているが、この熱処理
によって、タングステンシリサイド８と多結晶シリコン
７が剥れを生じること、いわゆるビーリング、がしばし
ばあった、このことにより、剥れによって生じたタング
ステンシリサイド８の小片がゴミの原因となるばかりで
な（、コンタクト部分の抵抗の不安定、及び半導体装置
自体の電気的信頼性の低下など、大きな影響を与＾る欠
点があった。
そこで、本発明は、従来のこのような欠点を解決するた
め、タングステンシリサイド８とＡｌ５などの金属配線
を層間絶縁膜４のコンタクトホールな設けて接続する時
に、コンタクトホール形成時にかかる熱処理をうけても
、タングステンシリサイド８と多結晶シリコン７との剥
れが生じないような半導体装置を提供することを目的と
している。
め、タングステンシリサイド８とＡｌ５などの金属配線
を層間絶縁膜４のコンタクトホールな設けて接続する時
に、コンタクトホール形成時にかかる熱処理をうけても
、タングステンシリサイド８と多結晶シリコン７との剥
れが生じないような半導体装置を提供することを目的と
している。
〔課題を解決するための手段１
上記問題点を解決するために、この発明は、多結晶シリ
コン上にタングステンシリサイドを堆積させ、これを半
導体装置のゲート電極として使用している前記半導体装
置において、上記ポリサイドとＡＩなどの配線との間に
用いられる層間絶縁膜を、気相成長させた窒化膜上に、
リンやボロンなどをドーピングしたシリコン酸化膜を堆
積したような２層構造にすることによって、前記半導体
装置のシリサイドのコンタクト部分形成時に発生する。
コン上にタングステンシリサイドを堆積させ、これを半
導体装置のゲート電極として使用している前記半導体装
置において、上記ポリサイドとＡＩなどの配線との間に
用いられる層間絶縁膜を、気相成長させた窒化膜上に、
リンやボロンなどをドーピングしたシリコン酸化膜を堆
積したような２層構造にすることによって、前記半導体
装置のシリサイドのコンタクト部分形成時に発生する。
多結晶シリコンとタングステンシリサイドの剥れ、いわ
ゆるビーリング、が生じないようにした。
ゆるビーリング、が生じないようにした。
上記のように、ポリサイドとＡＩなどの配線との間に用
いられる層間絶縁膜を気相成長させた窒化膜上に、リン
やボロンなどをドーピングしたジノコン酸化膜を堆積し
たような２層構造にすることによって、前記層間絶縁膜
のコンタクトホール形成時つまり、フォトリソ及びエツ
チング工程にてコンタクトホールを形成し、コンタクト
ホールの角をまるめる為に熱処理を加えるこの時に、ク
ンゲステンシリサイドがむき出しであると、表面が酸化
し、しまいには多結晶シリコンとの界面でタングステン
シリサイドの剥れを生じるが１層間絶縁膜を前記の２層
構造とすることで、コンタクトホールのタングステンシ
リサイドがむき出しになることを防止することで、剥れ
を気にすることなしに、熱処理が行な＾、コンタクトホ
ールの角をまるめることができ、さらに、Ａｌなどの金
属配線との接続ができるのである。
いられる層間絶縁膜を気相成長させた窒化膜上に、リン
やボロンなどをドーピングしたジノコン酸化膜を堆積し
たような２層構造にすることによって、前記層間絶縁膜
のコンタクトホール形成時つまり、フォトリソ及びエツ
チング工程にてコンタクトホールを形成し、コンタクト
ホールの角をまるめる為に熱処理を加えるこの時に、ク
ンゲステンシリサイドがむき出しであると、表面が酸化
し、しまいには多結晶シリコンとの界面でタングステン
シリサイドの剥れを生じるが１層間絶縁膜を前記の２層
構造とすることで、コンタクトホールのタングステンシ
リサイドがむき出しになることを防止することで、剥れ
を気にすることなしに、熱処理が行な＾、コンタクトホ
ールの角をまるめることができ、さらに、Ａｌなどの金
属配線との接続ができるのである。
〔実施例１
以下に、この発明の実施例を、図面にもとづいて説明す
る。第１図において、改良されたタングステンシリサイ
ドをゲート電極とする部分の断面図を示す。これは次の
ような工程によって形成される。まず第３図（ａ）に示
すようにＳｉなどの基板１上に絶縁膜２を形成し一部を
ゲート部とするために薄い絶縁膜上に多結晶シリコン７
にてゲート電極を形成する１次にこのゲートのスイッチ
ング速度を上げる為に抵抗の低いタングステンシリサイ
ド８などを多結晶シリコン７上に形成する０次に第３図
（ｂ）に示すように、窒化膜３を５００〜２０００人形
成し、層間絶縁膜の１層目とした後に、リンやボロンな
どをドーピングしたシリコン酸化膜４を層間絶縁膜２層
目として、５０００人〜１μ形成する。ここで、ゲート
や基板とＡｌなどの配線と接続する為にコンタクトホー
ルを設けるにあたって、フォトリソ及びエツチング工程
を経て、まず２層目のシリコン酸化膜４にコンタクトホ
ールを形成する。次に第３図（Ｃ）に示すように、第３
図（ｂ）の状態にて８００〜１０００℃の熱処理を加え
前記の方法にて形成されたシリコン酸化膜４のコンタク
トホールの角をまるめる０次に、層間絶縁膜の１層目で
ある窒化膜２を薄い絶縁膜と共にエツチングしＳｊなど
の基板ｌをむき出しにするのである。この後に、Ａｌな
どの金属配線となる材料を堆積し、フォトリソ及びエツ
チング工程を経て、第１図に示すがごとく形成する。最
後に、半導体装置自体を守る意味で、保護膜６を形成す
る。このようにして層間絶縁膜のコンタクトホールを形
成することにより、前記熱処理の時に、タングステンシ
リサイド８の表面が酸化され、多結晶シリコン７と剥れ
が生じたりすることを防止することができるのである。
る。第１図において、改良されたタングステンシリサイ
ドをゲート電極とする部分の断面図を示す。これは次の
ような工程によって形成される。まず第３図（ａ）に示
すようにＳｉなどの基板１上に絶縁膜２を形成し一部を
ゲート部とするために薄い絶縁膜上に多結晶シリコン７
にてゲート電極を形成する１次にこのゲートのスイッチ
ング速度を上げる為に抵抗の低いタングステンシリサイ
ド８などを多結晶シリコン７上に形成する０次に第３図
（ｂ）に示すように、窒化膜３を５００〜２０００人形
成し、層間絶縁膜の１層目とした後に、リンやボロンな
どをドーピングしたシリコン酸化膜４を層間絶縁膜２層
目として、５０００人〜１μ形成する。ここで、ゲート
や基板とＡｌなどの配線と接続する為にコンタクトホー
ルを設けるにあたって、フォトリソ及びエツチング工程
を経て、まず２層目のシリコン酸化膜４にコンタクトホ
ールを形成する。次に第３図（Ｃ）に示すように、第３
図（ｂ）の状態にて８００〜１０００℃の熱処理を加え
前記の方法にて形成されたシリコン酸化膜４のコンタク
トホールの角をまるめる０次に、層間絶縁膜の１層目で
ある窒化膜２を薄い絶縁膜と共にエツチングしＳｊなど
の基板ｌをむき出しにするのである。この後に、Ａｌな
どの金属配線となる材料を堆積し、フォトリソ及びエツ
チング工程を経て、第１図に示すがごとく形成する。最
後に、半導体装置自体を守る意味で、保護膜６を形成す
る。このようにして層間絶縁膜のコンタクトホールを形
成することにより、前記熱処理の時に、タングステンシ
リサイド８の表面が酸化され、多結晶シリコン７と剥れ
が生じたりすることを防止することができるのである。
［発明の効果］
この発明は、以上説明したように、層間絶縁膜を窒化膜
を１層目とし、その上層にシリコン酸化膜を形成し２層
構造とすることによって、層間絶縁膜のゲート部におけ
るコンタクトホール形成時の熱処理において、タングス
テンシリサイドと多結晶シリコンとの剥れを防止し、ゴ
ミの元を作らないばかりか、コンタクト部分の抵抗の安
定化、半導体自体の電気的信頼性の向上などの効果があ
る。
を１層目とし、その上層にシリコン酸化膜を形成し２層
構造とすることによって、層間絶縁膜のゲート部におけ
るコンタクトホール形成時の熱処理において、タングス
テンシリサイドと多結晶シリコンとの剥れを防止し、ゴ
ミの元を作らないばかりか、コンタクト部分の抵抗の安
定化、半導体自体の電気的信頼性の向上などの効果があ
る。
第１図は、この発明にかかるタングステンシリサイドの
ゲート部分の断面図、第２図は従来のタングステンシリ
サイドのゲート部分の断面図、第３図（ａ）〜（Ｃ）は
、第１図の構造に至るまでの前工程を段階的に示した工
程順断面図である。 ・基板 ・絶縁膜 ・窒化膜 ・シリコン酸化膜 ・Ａｔ ・保護膜 ・多結晶シリコン ・タングステンシリサイド 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敗 之 肋クン７゛ステン
ソリブイト′のブー［番ト分血曲図・夢１図 従」Ｌの７ン７゛ズテンンリ７・イドのブー１引（分子
面図第２図 ７ン７゛ステンソ”１″Ｔイドのブート８ｐ形抗゛エイ
呈］゛頃−盲酌区第３図
ゲート部分の断面図、第２図は従来のタングステンシリ
サイドのゲート部分の断面図、第３図（ａ）〜（Ｃ）は
、第１図の構造に至るまでの前工程を段階的に示した工
程順断面図である。 ・基板 ・絶縁膜 ・窒化膜 ・シリコン酸化膜 ・Ａｔ ・保護膜 ・多結晶シリコン ・タングステンシリサイド 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敗 之 肋クン７゛ステン
ソリブイト′のブー［番ト分血曲図・夢１図 従」Ｌの７ン７゛ズテンンリ７・イドのブー１引（分子
面図第２図 ７ン７゛ステンソ”１″Ｔイドのブート８ｐ形抗゛エイ
呈］゛頃−盲酌区第３図
Claims (1)
- 多結晶シリコン上にタングステンシリサイドを堆積させ
、これを半導体装置のゲート電極として使用している半
導体装置において、前記ポリサイドとＡｌなどの配線間
に用いられる層間絶縁膜を、気相成長させた窒化膜上に
リンやボロンなどをドーピングしたシリコン酸化膜を堆
積した２層構造にしたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25799188A JPH02103954A (ja) | 1988-10-13 | 1988-10-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25799188A JPH02103954A (ja) | 1988-10-13 | 1988-10-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02103954A true JPH02103954A (ja) | 1990-04-17 |
Family
ID=17314027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25799188A Pending JPH02103954A (ja) | 1988-10-13 | 1988-10-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02103954A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5086017A (en) * | 1991-03-21 | 1992-02-04 | Industrial Technology Research Institute | Self aligned silicide process for gate/runner without extra masking |
-
1988
- 1988-10-13 JP JP25799188A patent/JPH02103954A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5086017A (en) * | 1991-03-21 | 1992-02-04 | Industrial Technology Research Institute | Self aligned silicide process for gate/runner without extra masking |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| EP0377245B1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| JPH07221181A (ja) | 半導体素子の金属配線の形成方法 | |
| JPS598065B2 (ja) | Ｍｏｓ集積回路の製造方法 | |
| JP2762473B2 (ja) | 半導体装置の製造方法 | |
| JPH02103954A (ja) | 半導体装置 | |
| JP2782801B2 (ja) | 半導体装置の配線構造 | |
| JPS63211672A (ja) | 半導体集積回路装置 | |
| JPS62216343A (ja) | 半導体装置の製造方法 | |
| JPS6255949A (ja) | 半導体装置の製造方法 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JPS6160580B2 (ja) | ||
| JP2950620B2 (ja) | 半導体装置 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| JPH0254524A (ja) | 半導体装置の製造方法 | |
| JPH01144671A (ja) | 半導体メモリ装置の製造方法 | |
| JPH0671000B2 (ja) | 半導体装置の配線形成法 | |
| JPH06291077A (ja) | 半導体装置及びその製造方法 | |
| JPS6118350B2 (ja) | ||
| JPS62166547A (ja) | 多層配線構造体の形成方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPS59211249A (ja) | 配線形成方法 | |
| JPH0584666B2 (ja) |