JPH02102568A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH02102568A JPH02102568A JP25613188A JP25613188A JPH02102568A JP H02102568 A JPH02102568 A JP H02102568A JP 25613188 A JP25613188 A JP 25613188A JP 25613188 A JP25613188 A JP 25613188A JP H02102568 A JPH02102568 A JP H02102568A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- circuit blocks
- semiconductor
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000926 separation method Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置に関し、特に複数の回路
機能を同一基板上に実現した半導体集積回路装置に関す
る。
機能を同一基板上に実現した半導体集積回路装置に関す
る。
従来、この種の半導体集積回路装置は、一つの機能を一
つの半導体集積回路チップ上に実現し、複数のチップを
決められた母基板上に実装し、各チップ間に電気的接続
をし、多機能を有する一つのシステムとする、マルチチ
ップ実装方式が用いられてきた。
つの半導体集積回路チップ上に実現し、複数のチップを
決められた母基板上に実装し、各チップ間に電気的接続
をし、多機能を有する一つのシステムとする、マルチチ
ップ実装方式が用いられてきた。
上述した従来の半導体集積回路装置は、夫々の機能を有
する半導体集積回路が別々のチップ上に形成されている
ので、個々の機能を有するチップの製造がその数だけ必
要となり、また、システムとして実装する時にもその数
だけ組立工数が必要となるという欠点がある。
する半導体集積回路が別々のチップ上に形成されている
ので、個々の機能を有するチップの製造がその数だけ必
要となり、また、システムとして実装する時にもその数
だけ組立工数が必要となるという欠点がある。
本発明の半導体集積回路装置は、夫々別個の機能を有す
る複数の半導体回路ブロックを同一半導体基板上に形成
し、該半導体回路ブロックは各々深い溝で分離され、か
つ該半導体集積回路ブロック間は、空中配線で接続され
、一つのシステムとしての機能を有する構成をなしてい
る。
る複数の半導体回路ブロックを同一半導体基板上に形成
し、該半導体回路ブロックは各々深い溝で分離され、か
つ該半導体集積回路ブロック間は、空中配線で接続され
、一つのシステムとしての機能を有する構成をなしてい
る。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の模式図である。
半導体集積回路ブロック１，２，３．４はそれぞれたと
えば別機能を有し、同一の半導体基板上に通常の半導体
製造プロセスにて製造される。半導体集積回路回路を分
離する溝５もトレンチプロセスにて完成される。各半導
体集積回路回路ブロックの周縁部にはポンディングパッ
ド６が作られており、上記各回路ブロック間はボンディ
ングワイヤ７にて電気的に接続される。このような構成
をとれば、例えばデジタル伝送路用増幅器の場合、集積
回路のブロック１にて増幅、集積回路ブロック２にて等
価、集積回路ブロック３にてクロック抽出、集積回路ブ
ロック４にて波形成形を行う機能を持たせるように形成
する。各回路ブロック間の電気的な廻り込みは溝分離す
ることで低減でき、各回路が同一半導体基板上に形成さ
れているので、１つの半導体集積回路として扱うことが
可能となる。
えば別機能を有し、同一の半導体基板上に通常の半導体
製造プロセスにて製造される。半導体集積回路回路を分
離する溝５もトレンチプロセスにて完成される。各半導
体集積回路回路ブロックの周縁部にはポンディングパッ
ド６が作られており、上記各回路ブロック間はボンディ
ングワイヤ７にて電気的に接続される。このような構成
をとれば、例えばデジタル伝送路用増幅器の場合、集積
回路のブロック１にて増幅、集積回路ブロック２にて等
価、集積回路ブロック３にてクロック抽出、集積回路ブ
ロック４にて波形成形を行う機能を持たせるように形成
する。各回路ブロック間の電気的な廻り込みは溝分離す
ることで低減でき、各回路が同一半導体基板上に形成さ
れているので、１つの半導体集積回路として扱うことが
可能となる。
第２図は本発明の第２の実施例の模式図である。
半導体集積回路ブロック１１．１２は同一半導体基板上
に製造され、これらの分離は第１の実施例゛同様分離溝
１３で行われる。また回路ブロック間の接続はエアブリ
ッジ配線１４にて行なわれる。
に製造され、これらの分離は第１の実施例゛同様分離溝
１３で行われる。また回路ブロック間の接続はエアブリ
ッジ配線１４にて行なわれる。
エアブリ、ジ配線１４は溝１３をレジストで埋めておい
て、通常に行われる半導体製造プロセスにて第１層また
は第２層等の金属配線を施せば実現できる。この実施例
では、回路ブロック間の接続は、集積回路製造段階で既
に完了しているため、回路プロ、り間の接続工程が不要
になる利点がある。
て、通常に行われる半導体製造プロセスにて第１層また
は第２層等の金属配線を施せば実現できる。この実施例
では、回路ブロック間の接続は、集積回路製造段階で既
に完了しているため、回路プロ、り間の接続工程が不要
になる利点がある。
以上説明したように本発明は、従来別個に取り扱われて
いた別機能の集積回路を同一半導体基板上に、電気的な
回路量相互の廻り込みの影響を除去しながら実現するこ
とにより、複雑なマルチチップ実装方式の大規模な半導
体集積回路装置を簡単に実現できる効果がある。
いた別機能の集積回路を同一半導体基板上に、電気的な
回路量相互の廻り込みの影響を除去しながら実現するこ
とにより、複雑なマルチチップ実装方式の大規模な半導
体集積回路装置を簡単に実現できる効果がある。
第１図は本発明の第１の実施例の模式図、第２図は第２
の実施例の模式図である。 １〜４，１１．１２・・・・・・半導体集積回路ブロッ
ク、５，１３・・・・・・分離溝、６・・・・・・ポン
ディングパッド、７・・・・・・ポンディングワイヤ、
１４・・・・・・エアブリッジ配線。 代理人 弁理士 内 原 晋 第１ 図 手２ 口
の実施例の模式図である。 １〜４，１１．１２・・・・・・半導体集積回路ブロッ
ク、５，１３・・・・・・分離溝、６・・・・・・ポン
ディングパッド、７・・・・・・ポンディングワイヤ、
１４・・・・・・エアブリッジ配線。 代理人 弁理士 内 原 晋 第１ 図 手２ 口
Claims (1)
- 一半導体基板上に複数の回路ブロックが各ブロック間に
形成された分離溝によって分離されて形成され、各回路
ブロック間は空中配線によって互いに接続されているこ
とを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25613188A JPH02102568A (ja) | 1988-10-11 | 1988-10-11 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25613188A JPH02102568A (ja) | 1988-10-11 | 1988-10-11 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02102568A true JPH02102568A (ja) | 1990-04-16 |
Family
ID=17288332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25613188A Pending JPH02102568A (ja) | 1988-10-11 | 1988-10-11 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02102568A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2691837A1 (fr) * | 1992-05-28 | 1993-12-03 | Fujitsu Ltd | Dispositif semiconducteur sur substrat du type soi et son procédé de fabrication. |
| US5656633A (en) * | 1991-05-08 | 1997-08-12 | Otsuka Pharmaceutical Co., Ltd. | Carbostyril derivatives and pharmaceutical compositions containing the same for use as a disturbance-of-consciousness improving agent, central nervous system stimulant or sigma receptor agonist |
| US8264090B2 (en) * | 2008-04-30 | 2012-09-11 | Renesas Electronics Corporation | Semiconductor device including offset bonding pad and inspection method therefor |
-
1988
- 1988-10-11 JP JP25613188A patent/JPH02102568A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656633A (en) * | 1991-05-08 | 1997-08-12 | Otsuka Pharmaceutical Co., Ltd. | Carbostyril derivatives and pharmaceutical compositions containing the same for use as a disturbance-of-consciousness improving agent, central nervous system stimulant or sigma receptor agonist |
| FR2691837A1 (fr) * | 1992-05-28 | 1993-12-03 | Fujitsu Ltd | Dispositif semiconducteur sur substrat du type soi et son procédé de fabrication. |
| US5705425A (en) * | 1992-05-28 | 1998-01-06 | Fujitsu Limited | Process for manufacturing semiconductor devices separated by an air-bridge |
| US8264090B2 (en) * | 2008-04-30 | 2012-09-11 | Renesas Electronics Corporation | Semiconductor device including offset bonding pad and inspection method therefor |
| US8334201B2 (en) | 2008-04-30 | 2012-12-18 | Renesas Electronics Corporation | Semiconductor device and inspection method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874782A (en) | Wafer with elevated contact structures | |
| JPS6290953A (ja) | 樹脂封止型半導体装置 | |
| US5382827A (en) | Functional substrates for packaging semiconductor chips | |
| US5650660A (en) | Circuit pattern for a ball grid array integrated circuit package | |
| JPH02102568A (ja) | 半導体集積回路装置 | |
| JPH03166755A (ja) | 半導体集積回路用リードフレーム | |
| CN105720021B (zh) | 集成电路封装件及其制造方法 | |
| JPS617656A (ja) | マルチチップパッケ−ジ | |
| JPH0499056A (ja) | 複合集積回路チップ | |
| JPH11307684A (ja) | 半導体パッケージ | |
| JPS617657A (ja) | マルチチツプパツケ−ジ | |
| JPS604249A (ja) | 半導体装置 | |
| JPH04246851A (ja) | マスタースライス型半導体集積回路装置 | |
| JPS59139660A (ja) | 半導体装置 | |
| JPS5928359A (ja) | 集積回路装置の製造方法 | |
| JP2533810B2 (ja) | 半導体装置 | |
| JPH0878570A (ja) | Ｂｇａパッケージ | |
| JPS61216339A (ja) | 複合ウエハスケ−ル集積回路 | |
| JPH023259A (ja) | マスタスライス型半導体装置の製造方法 | |
| JPH0661297A (ja) | 半導体装置 | |
| JPH11111910A (ja) | マルチチップマウント半導体装置及びその製造方法 | |
| JPS582055A (ja) | 論理パツケ−ジの改造方法 | |
| JPH0138913Y2 (ja) | ||
| JPH0669298A (ja) | 集積回路の製造方法 | |
| US6159774A (en) | Multi-layer interconnection layout between a chip core and peripheral devices |