JPS604249A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS604249A
JPS604249A JP11204383A JP11204383A JPS604249A JP S604249 A JPS604249 A JP S604249A JP 11204383 A JP11204383 A JP 11204383A JP 11204383 A JP11204383 A JP 11204383A JP S604249 A JPS604249 A JP S604249A
Authority
JP
Japan
Prior art keywords
bonding
pad
identification
electrodes
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11204383A
Other languages
English (en)
Inventor
Hiroshi Koyada
古谷田　宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP11204383A priority Critical patent/JPS604249A/ja
Publication of JPS604249A publication Critical patent/JPS604249A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置にかかり、とくにマスタースライス
方式による大規模集積回路装置のワイヤーポンディング
用電極の構造に関する。
今日、集積回路はますます高密度化、大規模化してきて
おりこのような集積度の著しい増大は特にランダムロジ
ック回路においては集積回路としての社用性が薄れ、専
用回路化する傾向が現れてきている。このため、量産効
果によるコストの低減など集積回路としてのメリットが
活せなくなってきている。
このような集積回路の大規模化が進む中で製造コストの
低減、製造期間の短縮を企る方法としてマスタースライ
ス方式が注目されている。
マスタースライス方式とは半導体基板に論理回路を構成
する各品種に共通な素子を基本セルとしてアレイ状に配
置し共通する製造プロセスのある段階まで一括してあら
かじめ大量に形成しておき品種に応じて任意の論理機能
を実現のだめのコンタクトあるいは金属配線以降のマス
クのみを作成し、以降の製造工程により種々の論理機能
の集積回路を実現するものである。
このように共通な基本セルを配した半導体基板をあらか
じめ大量に生産しておき、−品種尚りのマスクの枚数を
減じ、製造コスト及び製造期間の短縮を企り、多品種少
量生産を可能にする方式である。
本発明は前述の如きマスタースライス方式による大規模
集積回路装置におけるボンディング用電極の−うち、実
際にはボンディングを行わない電極の識別容易な電極構
造を提案するものである。
本発明の特徴は、ボンディング用パッドおよび識別用パ
ッドを有するマスタースライス方式による大規模集積回
路の半導体装置において、前記識別用パッドは前記ボン
ディング用パッドの電極に他の層の前記ボンディング用
パッドとは異なる形状の識別パターンを行脚した半導体
装置にある。
マスタースライス方式のＬＳＩのチップ１０のレイアウ
トの例として第１図に示す如きレイアウトが良く行われ
ている。
図において、１は内部論理セル領域、２は周辺セル領域
を示している。周辺セルにはＬＳＩの端子との接続のだ
めの電極を有している。
マスタースライス方式のＬＳＩにおいては、これらの電
極は必ずしもすべて使用するとは限らない。このため従
来はボンディングを行う電極と、ボンディングを行わな
い電極を識別するためボンディングを行わない電極の削
除もしくは電極の形状を変えるなどの方法が取られてい
た。
ｖＳ２図は従来の半導体装置におけるペレット１０のポ
ンディングパッドの一実Ｍｕ例を示す部分図であシ、伸
）はポンディングパッド電極４を削除し、ポンディング
パッドの電極３を残しだ例であり、（ｂ）はこの電極４
の形状を変えた例を示している。しかしながら、このよ
うに電極の削除もしくは電極形状の変更を行う事はＬＳ
Ｉチップのパッシベーション膜を形成するだめのマスク
もそれそ゛れ用意しなければならず、マスク数のＪ♀ｊ
加を伴い煩雑かつ不経済である。
本発明は前述の如き点にかんがみなされたものでその目
的とするところは、マスタースライス方式の半導体集積
回路装置におけるワイヤーボンディングを行わない電極
の識別容易な電極構造を提供することである。
以下、図面を参照して本発明につき説明する。
第３図は本発明の一実施例を示すパターンレイアウトの
部分図である。
図において、３はボンディング用パッド、４は識別用ポ
ンディングパッド、５は識別パターンである。ボンディ
ング用パッド３は従来のパッドと同一の構造のものであ
シ、通常は製造工程の最後　・のアルミパターンの形成
時に同時に形成されるものである。識別用パッド４は従
来のパッドのアルミに、すなわちパッド３と同じアルミ
ニウム電極に他の層のアルミパターン形成時にボンディ
ング用パッドと異なる形状の識別パターン５を付加する
ことにより通常のボンディングを行うパッドと、ボンデ
ィングを行わないパッドを容易に識別することができる
。しかも本発明の方法によれば、新たな製造工程の追加
や変更などを要することなく、通常の製造工程を用いて
容易にボンディングを行わないパッドの識別を可能なら
しめる事ができる。
尚、識別パターン５は本実箇例の形状に限るものではな
く、円形、方、形など他のいがなる形状も可能であるこ
とは言うまでもないことである。
以上述べた如く本発明によればマスタースライス方式に
よる大規模集積回路装置におけるボンデインクを行ない
電極の識別容易な電極構造が実現できる。
【図面の簡単な説明】
第１図はマスタースライス方式のＬＳＩのチップレイア
ウトの一例を示す図、第２図は従来のポンディングパッ
ドの一実施例を示す部分図、第３図は本発明の一実施例
を示すパターンレイアウトの部分図である。 尚、図において、１・・・・・・内部セル領域、２・・
・・・・周辺セル領域、：３・・・・・・ボンディング
用パッド、４・・・・・・識別用パッド、５・・・・・
・識別パターン、１０・・・・・・半導体装置のチップ
。 代理人　弁理士　内　原　晋 ／ ２ 第１図 強２図（α）　１θ

Claims (1)

    【特許請求の範囲】
  1. ボンディング用パッドおよび識別用パッドを有するマス
    タースライス方式による半導体装置において、前記識別
    用パッドは前記ボンディング用パッドの電極に他の層の
    前記ボンディング用パッドとは異なる形状の識別パター
    ンを付加したことを特徴とする半導体装置。
JP11204383A 1983-06-22 1983-06-22 半導体装置 Pending JPS604249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11204383A JPS604249A (ja) 1983-06-22 1983-06-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11204383A JPS604249A (ja) 1983-06-22 1983-06-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS604249A true JPS604249A (ja) 1985-01-10

Family

ID=14576583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11204383A Pending JPS604249A (ja) 1983-06-22 1983-06-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS604249A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0285820A2 (en) * 1987-04-06 1988-10-12 International Business Machines Corporation Method and structure for identifying non-functional chip connect pads
EP0402592A2 (en) * 1989-06-13 1990-12-19 Kabushiki Kaisha Toshiba Master slice semiconductor device and method of forming it
US5053850A (en) * 1988-03-14 1991-10-01 Motorola, Inc. Bonding pad for semiconductor devices
US5194931A (en) * 1989-06-13 1993-03-16 Kabushiki Kaisha Toshiba Master slice semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0285820A2 (en) * 1987-04-06 1988-10-12 International Business Machines Corporation Method and structure for identifying non-functional chip connect pads
EP0285820A3 (en) * 1987-04-06 1990-06-13 International Business Machines Corporation Method and structure for identifying non-functional chip connect pads
US5053850A (en) * 1988-03-14 1991-10-01 Motorola, Inc. Bonding pad for semiconductor devices
EP0402592A2 (en) * 1989-06-13 1990-12-19 Kabushiki Kaisha Toshiba Master slice semiconductor device and method of forming it
US5194931A (en) * 1989-06-13 1993-03-16 Kabushiki Kaisha Toshiba Master slice semiconductor device

Similar Documents

Publication Publication Date Title
US6913952B2 (en) Methods of forming circuit traces and contact pads for interposers utilized in semiconductor packages
US5923047A (en) Semiconductor die having sacrificial bond pads for die test
US5721151A (en) Method of fabricating a gate array integrated circuit including interconnectable macro-arrays
US8410571B2 (en) Layout of dummy patterns
JPS604249A (ja) 半導体装置
US5118556A (en) Film material for film carrier manufacture and a method for manufacturing film carrier
US6319418B1 (en) Zig-zagged plating bus lines
WO1999060618A1 (fr) Dispositif a semi-conducteurs et procede de fabrication dudit dispositif
US6847096B2 (en) Semiconductor wafer having discharge structure to substrate
JPH02102568A (ja) 半導体集積回路装置
JPH11307684A (ja) 半導体パッケージ
JPH0542823B2 (ja)
JPH0230176A (ja) 半導体集積回路
JP3308047B2 (ja) 半導体装置
JPS5928359A (ja) 集積回路装置の製造方法
JPH09312340A (ja) 半導体チップの製造方法およびそれにより得られた半導体チップ
US7199460B2 (en) Semiconductor device and method of manufacturing the same
JPS5980957A (ja) 半導体装置
JPS60186016A (ja) 半導体装置の製造方法
JPS6212664B2 (ja)
JPH0661297A (ja) 半導体装置
JPS60105251A (ja) 半導体集積回路
JP2003332501A (ja) 半導体装置の製造方法及び半導体装置の実装方法
JPH0831580B2 (ja) 集積回路の配置設計方法
WO1999060619A1 (fr) Dispositif a semi-conducteurs et procede de fabrication dudit dispositif