JPH0199317A - 温度補償付レベルシフト回路 - Google Patents
温度補償付レベルシフト回路Info
- Publication number
- JPH0199317A JPH0199317A JP62258025A JP25802587A JPH0199317A JP H0199317 A JPH0199317 A JP H0199317A JP 62258025 A JP62258025 A JP 62258025A JP 25802587 A JP25802587 A JP 25802587A JP H0199317 A JPH0199317 A JP H0199317A
- Authority
- JP
- Japan
- Prior art keywords
- level shift
- resistor
- circuit
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、集積回路において一定のレベルシフト電圧
を得るためのレベルシフト回路に関する。
を得るためのレベルシフト回路に関する。
［従来の技術］
従来、レベルシフト電圧を得るために、集積回路の外付
は部品として接続した抵抗に定電流回路から定電流を流
すことにより、所望のレベルシフト電圧を得ていた。
は部品として接続した抵抗に定電流回路から定電流を流
すことにより、所望のレベルシフト電圧を得ていた。
［発明が解決しようとする問題点コ
ところが、前記抵抗の温度特性と、定電流回路での温度
特性とが異なるため、得られるレベルシフト電圧は、温
度に依存してドリフトする欠点があった。
特性とが異なるため、得られるレベルシフト電圧は、温
度に依存してドリフトする欠点があった。
この発明は、上記の欠点をなくすためになされたもので
あり、温度補償されたレベルシフト電圧を発生するレベ
ルシフト回路を提供することを目的とする。
あり、温度補償されたレベルシフト電圧を発生するレベ
ルシフト回路を提供することを目的とする。
［問題点を解決するための手段］
この発明の温度補償付きレベルシフト回路は、カレント
ミラー接続にてなる定電流回路からの電流を抵抗に癒し
て所望のレベルシフト電圧を得るレベルシフト回路にお
いて、前記抵抗の温度変化に伴う特性変化を打ち消すべ
く、前記定電流回路の電源側にトランジスタを挿入する
とともに、前記トランジスタのベースと、基準電圧側と
の間に、ベース全コレクタに接続したトランジスタを複
数個直列にして接続したことを特徴とする。
ミラー接続にてなる定電流回路からの電流を抵抗に癒し
て所望のレベルシフト電圧を得るレベルシフト回路にお
いて、前記抵抗の温度変化に伴う特性変化を打ち消すべ
く、前記定電流回路の電源側にトランジスタを挿入する
とともに、前記トランジスタのベースと、基準電圧側と
の間に、ベース全コレクタに接続したトランジスタを複
数個直列にして接続したことを特徴とする。
［作用コ
上記構成によれば、定電流回路の電源側にトランジスタ
を挿入し、抵抗の温度変化を打ち消すために、抵抗の温
度係数と逆比例する定電流を発生するようにしたので、
互いに打ち消し合い、抵抗に得られるレベルシフト電圧
は、温度による変化が補償されるようになる。
を挿入し、抵抗の温度変化を打ち消すために、抵抗の温
度係数と逆比例する定電流を発生するようにしたので、
互いに打ち消し合い、抵抗に得られるレベルシフト電圧
は、温度による変化が補償されるようになる。
［実施例コ
第１図は、この発明の温度補償付レベルシフト回路の１
実施例を示す回路図である。
実施例を示す回路図である。
電源ラインＶｃｃは、トランジスタ８のコレクタに接続
されるとともに、トランジスタ５及び抵抗６を介して、
トランジスタ８のベースに接続される。トランジスタ７
及びトランジスタ８，９は、カレントミラ一定電流回路
を構成しており、トランジスタ７．９のエミッタは接地
ラインＶＥＥに接続される。そして、定電流出力部であ
るトランジスタ９のコレクタには、電圧降下を生じさせ
るための抵抗１０が接続される。
されるとともに、トランジスタ５及び抵抗６を介して、
トランジスタ８のベースに接続される。トランジスタ７
及びトランジスタ８，９は、カレントミラ一定電流回路
を構成しており、トランジスタ７．９のエミッタは接地
ラインＶＥＥに接続される。そして、定電流出力部であ
るトランジスタ９のコレクタには、電圧降下を生じさせ
るための抵抗１０が接続される。
又、電源ラインＶｃｃは、抵抗４を介してトランジスタ
５のベースに接続される。そして、トランジスタ５のベ
ースには、コレクタにベースを接続したトランジスタ３
，２．１が直列にして接続され、トランジスタｌのエミ
ッタには、基準回路ＲＥＦよりの基準電圧がバッファー
ＢＵＦを介して入力される。
５のベースに接続される。そして、トランジスタ５のベ
ースには、コレクタにベースを接続したトランジスタ３
，２．１が直列にして接続され、トランジスタｌのエミ
ッタには、基準回路ＲＥＦよりの基準電圧がバッファー
ＢＵＦを介して入力される。
以下に動作原理を説明する。
温度特性が補償された基準回路ＲＥＦよりバッファーＢ
ＵＦを介して人力される基準電圧をＶｒとすると、トラ
ンジスタ５のエミッタと抵抗６との接続点には次式で示
す電圧が得られる。
ＵＦを介して人力される基準電圧をＶｒとすると、トラ
ンジスタ５のエミッタと抵抗６との接続点には次式で示
す電圧が得られる。
Ｖｓ、ａ＝Ｖｒ＋ＶＢＥｔ＋ＶＢＥｔ＋ＶＢＥｓ Ｖ
ＢＥｓ”’■又、抵抗６（抵抗値Ｒ，）の他端には次式
に示す電圧が得られる。
ＢＥｓ”’■又、抵抗６（抵抗値Ｒ，）の他端には次式
に示す電圧が得られる。
Ｖｓ、９．ａ＝ＶＥＥ＋ＶＢＥｔ＋ＶＢＥａ
・・・■■、■式より、抵抗６の両端には次式に示す電
圧が生じる。
・・・■■、■式より、抵抗６の両端には次式に示す電
圧が生じる。
Ｖｓ＝Ｖｒ ＶＥＥ＋（ＶＢＥ＋＋ＶＢＥｔ＋ＶＢＥ
３）−（ＶＢＥＳ＋ＶＢＥ？＋ＶＢＥａ）
・・・■又、抵抗６に流れる電流は次式のようになる。
３）−（ＶＢＥＳ＋ＶＢＥ？＋ＶＢＥａ）
・・・■又、抵抗６に流れる電流は次式のようになる。
Ｉ ５＝Ｖｓ／Ｒｓ＝ （Ｖｒ−ｖＥＥ＋（ＶＢＥ、＋
ｖＢＥｔ＋ＶＢＥ３） （ＶＢＥｓ＋ＶＢＥ７＋Ｖ
ＢＥｓ））／Ｒｓ−■ここでＮＰＮ型トランジスタ７．
８．９で構成されるカレントミラー接続にてなる定電流
回路により、抵抗６に流れる電流Ｉ８と同値の電流が抵
１０に流れるため、抵抗１０（抵抗値Ｒ＋ｏ）の両端に
レベルシフト電圧ＶＬＳが次式のごとく得られる。
ｖＢＥｔ＋ＶＢＥ３） （ＶＢＥｓ＋ＶＢＥ７＋Ｖ
ＢＥｓ））／Ｒｓ−■ここでＮＰＮ型トランジスタ７．
８．９で構成されるカレントミラー接続にてなる定電流
回路により、抵抗６に流れる電流Ｉ８と同値の電流が抵
１０に流れるため、抵抗１０（抵抗値Ｒ＋ｏ）の両端に
レベルシフト電圧ＶＬＳが次式のごとく得られる。
ＶＬＳ” Ｉｅ”Ｒ＋。
＝ （Ｖ ｒ Ｖ ＥＥ ＋ （Ｖ ＢＥｔ ＋ Ｖ
ＢＥｔ 十Ｖ ＢＥａ）−（ＶＢＥ５＋ ＶＢＥ７＋
ＶＢＥＩＩ）） ”Ｒｔｏ／Ｒｓ −■ところで、上
記レベルシフト電圧の温度係数は、次式のようになる。
ＢＥｔ 十Ｖ ＢＥａ）−（ＶＢＥ５＋ ＶＢＥ７＋
ＶＢＥＩＩ）） ”Ｒｔｏ／Ｒｓ −■ところで、上
記レベルシフト電圧の温度係数は、次式のようになる。
８ Ｖ／６ Ｔ ＝ ａ Ｉ ｓ ・Ｒｒｏｌｅ Ｔ
＝（ｌＶＢＥ＋／６Ｔ＋１ＶＢＥ＊／８Ｔ＋８ＶＢＥａ
／ａＴ）−（ｃｌＶＢＥ、／ｃｌＴ−ＩＶＢＥ？／８Ｔ
＋１ＶＢＥ、／８Ｔ）） ・Ｒ＋ｏ／Ｒａ＋ （Ｖｒ
ＶＥＥ＋（ＶＢＥ＋＋ＶＢＥｔ＋ＶＢＥｓ）−（ＶＢ
Ｅ＋ ＋ ｖｎＥｍ十ＶＢＥｓ）） ” ａ （Ｒｔｏ
／Ｒｓ）／８ Ｔ”’■二こで、トランジスタ５，７．
８と同じ特性を有するように同一基板上に作成され、ダ
イオード接続したトランジスタ１，２．３を直列にする
ことによって、即ち、同一基板上にマツチング良く作り
込まれたＮＰＮトランジスタ及び抵抗を用いることで次
のようになる。
＝（ｌＶＢＥ＋／６Ｔ＋１ＶＢＥ＊／８Ｔ＋８ＶＢＥａ
／ａＴ）−（ｃｌＶＢＥ、／ｃｌＴ−ＩＶＢＥ？／８Ｔ
＋１ＶＢＥ、／８Ｔ）） ・Ｒ＋ｏ／Ｒａ＋ （Ｖｒ
ＶＥＥ＋（ＶＢＥ＋＋ＶＢＥｔ＋ＶＢＥｓ）−（ＶＢ
Ｅ＋ ＋ ｖｎＥｍ十ＶＢＥｓ）） ” ａ （Ｒｔｏ
／Ｒｓ）／８ Ｔ”’■二こで、トランジスタ５，７．
８と同じ特性を有するように同一基板上に作成され、ダ
イオード接続したトランジスタ１，２．３を直列にする
ことによって、即ち、同一基板上にマツチング良く作り
込まれたＮＰＮトランジスタ及び抵抗を用いることで次
のようになる。
８ＶＢＥ１８Ｔ６；ａＶＢＥ！／８Ｔ＃ａＶＢＥ８／ａ
Ｔ＃８ Ｖ ＢＥ８／６ Ｔ ＃ ａ Ｖ ＢＥｔ／８
Ｔ ＃ ８ Ｖ ＢＥ、／８ Ｔ＃−２，０ｍＶ／’
Ｃ・・・■ ８（Ｒ３゜／Ｒ＠）／８ Ｔ ＃ Ｏ・・・■よって０
式より、８ＶＬＳ／ａＴ″ｔｏ・・・００式はレベルシ
フト電圧ＶＬＳが、温度に依存せず、一定であることを
示している。
Ｔ＃８ Ｖ ＢＥ８／６ Ｔ ＃ ａ Ｖ ＢＥｔ／８
Ｔ ＃ ８ Ｖ ＢＥ、／８ Ｔ＃−２，０ｍＶ／’
Ｃ・・・■ ８（Ｒ３゜／Ｒ＠）／８ Ｔ ＃ Ｏ・・・■よって０
式より、８ＶＬＳ／ａＴ″ｔｏ・・・００式はレベルシ
フト電圧ＶＬＳが、温度に依存せず、一定であることを
示している。
わかり安く説明すると、
ＶＬＳ＝ Ｖａ ・Ｒｈｏ／Ｒｅ、抵抗６及び抵抗１
０の温度係数をそれぞれα８．α１０％又、０℃の抵抗
値をＲ，、、Ｒ１゜。とすれば、 Ｒａ＝Ｒｓｏ（１＋αａｔ）、 ＲＩｏ＝ Ｒｒｏｏｃ
１＋α＋ｏｔ）α８−ｒα１ｏとすれば、ＶＬＳ＝
Ｖａ ・Ｒｅｏ／Ｒ＋ｏ。
０の温度係数をそれぞれα８．α１０％又、０℃の抵抗
値をＲ，、、Ｒ１゜。とすれば、 Ｒａ＝Ｒｓｏ（１＋αａｔ）、 ＲＩｏ＝ Ｒｒｏｏｃ
１＋α＋ｏｔ）α８−ｒα１ｏとすれば、ＶＬＳ＝
Ｖａ ・Ｒｅｏ／Ｒ＋ｏ。
よってレベルシフト電圧ＶＬＳは、温度に依存しないこ
とがわかる。
とがわかる。
第２図は、この発明のレベルシフト回路の別の実施例を
示していて、第１図と同一の部分には同一の符号を付し
ている。
示していて、第１図と同一の部分には同一の符号を付し
ている。
トランジスタ９のベース及びエミッタを相互接続した、
エミッタがそれぞれ２，４．８本のマルチエミッタトラ
ンジスタ１１，１２．１３が接続される。抵抗ｌＯの一
端と、トランジスタ９．ｌ！〜！３のコレクタとは、ア
ナログスイッチ２４〜２７を介して接続される。そして
、電源ラインＶｃｃは、エミッタ数が４本のマルチエミ
ッタのトランジスタ３０のコレクタに接続されるととも
に、抵抗３夏を介して該トランジスタ３０のベースに接
続され、該ベースは、２個直列接続したダイオード２９
．２８を介して接地ラインＶＥＲに接続される。そして
、該トランジスタ３０の各エミッタは、前記トランジス
タ９，１１〜１３のコレクタに接続される。このトラン
ジスタ３０及びダイオード２８．２９は、トランジスタ
９〜１２の飽和を防止するためのものである。
エミッタがそれぞれ２，４．８本のマルチエミッタトラ
ンジスタ１１，１２．１３が接続される。抵抗ｌＯの一
端と、トランジスタ９．ｌ！〜！３のコレクタとは、ア
ナログスイッチ２４〜２７を介して接続される。そして
、電源ラインＶｃｃは、エミッタ数が４本のマルチエミ
ッタのトランジスタ３０のコレクタに接続されるととも
に、抵抗３夏を介して該トランジスタ３０のベースに接
続され、該ベースは、２個直列接続したダイオード２９
．２８を介して接地ラインＶＥＲに接続される。そして
、該トランジスタ３０の各エミッタは、前記トランジス
タ９，１１〜１３のコレクタに接続される。このトラン
ジスタ３０及びダイオード２８．２９は、トランジスタ
９〜１２の飽和を防止するためのものである。
スイッチ２４〜２７に、それぞれ２°、２’、２”。
２３に重み付けされたデジタル入力データＤＯ〜Ｄ３を
入力して、それぞれのスイッチ２４，２５゜２６．２７
を選択的にオンとする。今、例えばすべての信号ＤＯ〜
Ｄ３を入力してスイッチ２４〜２７をオンとすることで
、トランジスタ９．ｌ！〜１３のコレクタ一端子に発生
する定電流をそれぞれＩｓ、２［ｓ、４１ｓ及び８ｔａ
とすれば、抵抗ＩＯには、 １Ｉｏ＝■６（２３・Ｄ３＋２ｌ−Ｄ２＋２’−ＤＩ＋
２°・ＤＯ） ・・・［株］なるレベルシフト設定電
流が流れる。
入力して、それぞれのスイッチ２４，２５゜２６．２７
を選択的にオンとする。今、例えばすべての信号ＤＯ〜
Ｄ３を入力してスイッチ２４〜２７をオンとすることで
、トランジスタ９．ｌ！〜１３のコレクタ一端子に発生
する定電流をそれぞれＩｓ、２［ｓ、４１ｓ及び８ｔａ
とすれば、抵抗ＩＯには、 １Ｉｏ＝■６（２３・Ｄ３＋２ｌ−Ｄ２＋２’−ＤＩ＋
２°・ＤＯ） ・・・［株］なるレベルシフト設定電
流が流れる。
又、抵抗ＩＯの両端に得られるレベルシフト電圧ＶＬＳ
は、次式で得られる。
は、次式で得られる。
ＶＬＳ−Ｒ＋ｏ”１ｓ（２３・Ｄ３＋２”・Ｄ２＋２１
・ＤＩ＋２°・ＤＯ） ・・・０以上により、重み付
けされたデジタル人力データでもって温度補償されたレ
ベルシフト電圧を設定することができ、応用例としてラ
インセンサの暗レベル補正等に用いられる。
・ＤＩ＋２°・ＤＯ） ・・・０以上により、重み付
けされたデジタル人力データでもって温度補償されたレ
ベルシフト電圧を設定することができ、応用例としてラ
インセンサの暗レベル補正等に用いられる。
上記基準回路ＲＥＦの例としては、第３図に示したよう
な２個の演算増幅器３１．３２と２個のダイオード３３
．３４とからなる回路を用いることができる。この回路
では、出力電圧を変化させるには、外付は抵抗Ｒａｓあ
るいはＲ３８を可変抵抗にして演算増幅器３１．３２の
入力電圧Ｖａとｖｂとの電位差を変化させる必要がある
ため高価となる。
な２個の演算増幅器３１．３２と２個のダイオード３３
．３４とからなる回路を用いることができる。この回路
では、出力電圧を変化させるには、外付は抵抗Ｒａｓあ
るいはＲ３８を可変抵抗にして演算増幅器３１．３２の
入力電圧Ｖａとｖｂとの電位差を変化させる必要がある
ため高価となる。
第４図は、第３図の抵抗Ｒ３，の替わりに定電流回路４
１を設けた基準回路を示している。この定電流回路４１
に流れる電流をＩｃ、入力電圧をＶｉｎとすると、Ｖａ
＝Ｖｉｎ 、Ｖｂ＝２ＲａｓＩｃの関係があり、電位が
Ｖ ｒｅｆの正弦波形を入力すると、第５図に示すごと
く、Ｖｒｅｆ Ｒ３Ｓ・Ｉｃのレベルを中心として２
ＲａｓＩｃのリミットのかかった波形が出力される。こ
のように回路外部から制御できる定電流回路４１を用い
、電流Ｉｃを変化させれば出力電圧を任意に設定するこ
とができる。
１を設けた基準回路を示している。この定電流回路４１
に流れる電流をＩｃ、入力電圧をＶｉｎとすると、Ｖａ
＝Ｖｉｎ 、Ｖｂ＝２ＲａｓＩｃの関係があり、電位が
Ｖ ｒｅｆの正弦波形を入力すると、第５図に示すごと
く、Ｖｒｅｆ Ｒ３Ｓ・Ｉｃのレベルを中心として２
ＲａｓＩｃのリミットのかかった波形が出力される。こ
のように回路外部から制御できる定電流回路４１を用い
、電流Ｉｃを変化させれば出力電圧を任意に設定するこ
とができる。
又、上記バッファーＢＵＦとしては第６図に示すような
アナログ集積回路、あるいはアナログ−デジタル混載の
集積回路を用いることができる。
アナログ集積回路、あるいはアナログ−デジタル混載の
集積回路を用いることができる。
この回路では、位相補償のための容量６１が必要となる
が、仕様等によりその容量６１が異なるので、一般には
、外付けの容量により対処してもよいが、スタンダード
セル方式による位相補償容量を用いてもよい。即ち第６
図に示される演算増幅器を設けたセル１００と位相補償
容量６１とを設けたセル１０１とは、その高さを合わせ
て等間隔にグリッド７１を設け、そのグリッド７１上に
入出力ピンあるいは接続用の第２のメタル層７６が位置
するように作成する。
が、仕様等によりその容量６１が異なるので、一般には
、外付けの容量により対処してもよいが、スタンダード
セル方式による位相補償容量を用いてもよい。即ち第６
図に示される演算増幅器を設けたセル１００と位相補償
容量６１とを設けたセル１０１とは、その高さを合わせ
て等間隔にグリッド７１を設け、そのグリッド７１上に
入出力ピンあるいは接続用の第２のメタル層７６が位置
するように作成する。
尚、第７図において７２，７２°は、第１のメタル層、
７３は、半導体基板、７４は基板７３の一方の面に形成
されたＰ１拡散層、７５は、メタルコンタクト１，７６
は、第２のメタル層、７７は、スルーホールを示す。Ｐ
′拡散層７３とメタル層７２゛とは相互に重なるように
構成され、上記した位相補償用の容量６１が構成される
。そして、第２のメタル層７６を介して上記容量６１が
第６図に示したように演算増幅器１００の所定部分に接
続される。この構成によれば、同一基板上に構成され、
相互に接続されるので、容量６！を接続するためのピン
を省略することができる。更に、このような位相補償容
量で容量値の異なるものを数種類用意することによって
色々な容量を設定することができる。
７３は、半導体基板、７４は基板７３の一方の面に形成
されたＰ１拡散層、７５は、メタルコンタクト１，７６
は、第２のメタル層、７７は、スルーホールを示す。Ｐ
′拡散層７３とメタル層７２゛とは相互に重なるように
構成され、上記した位相補償用の容量６１が構成される
。そして、第２のメタル層７６を介して上記容量６１が
第６図に示したように演算増幅器１００の所定部分に接
続される。この構成によれば、同一基板上に構成され、
相互に接続されるので、容量６！を接続するためのピン
を省略することができる。更に、このような位相補償容
量で容量値の異なるものを数種類用意することによって
色々な容量を設定することができる。
次に、図示の各回路に用いられているバイポーラトラン
ジスタは公知の方法で作られた種々のトランジスタを用
いてもよいが、半導体集積回路で形成されるラテラルＰ
ＮＰ（以下Ｌ−ＰＮＰ）トランジスタは、飽和状態では
寄生トランジスタが動作し、基板に電流が流れる。この
基板電流は、消費電流の増大、基板電位の浮きやノイズ
の発生を招く。そこで、各回路に用いることができるバ
イポーラトランジスタの一例として、以下にこの基板電
流の低減を図ったバイポーラトランジスタＬ−ＰＮＰ
トランジスタの構造を述べる。
ジスタは公知の方法で作られた種々のトランジスタを用
いてもよいが、半導体集積回路で形成されるラテラルＰ
ＮＰ（以下Ｌ−ＰＮＰ）トランジスタは、飽和状態では
寄生トランジスタが動作し、基板に電流が流れる。この
基板電流は、消費電流の増大、基板電位の浮きやノイズ
の発生を招く。そこで、各回路に用いることができるバ
イポーラトランジスタの一例として、以下にこの基板電
流の低減を図ったバイポーラトランジスタＬ−ＰＮＰ
トランジスタの構造を述べる。
Ｐ基板、Ｎエピタキシャル型のし−ＰＮＰトランジスタ
について説明する。第８図及び第９図に従来型のトラン
ジスタの平面図及びその断面図を示していて、９１は、
Ｐ−基板であり、９２は、Ｐ−基板９１に形成されたＮ
“埋込層である。Ｐ−基板９１上に構成されるエピタキ
シャル層９４内には、２３層９０ａ、９０ｂとＮ０層９
０ｃとにより、バイポーラトランジスタＱ１が構成され
る。Ｑ、は寄生トランジスタを示す。これらのトランジ
スタＱ、、Ｑ、を包囲するようにリング状にＰ°分離層
９３が形成されている。９４は、Ｐ０分離層９３の内外
周に形成された上記Ｎ−エピタキシャル層である。
について説明する。第８図及び第９図に従来型のトラン
ジスタの平面図及びその断面図を示していて、９１は、
Ｐ−基板であり、９２は、Ｐ−基板９１に形成されたＮ
“埋込層である。Ｐ−基板９１上に構成されるエピタキ
シャル層９４内には、２３層９０ａ、９０ｂとＮ０層９
０ｃとにより、バイポーラトランジスタＱ１が構成され
る。Ｑ、は寄生トランジスタを示す。これらのトランジ
スタＱ、、Ｑ、を包囲するようにリング状にＰ°分離層
９３が形成されている。９４は、Ｐ０分離層９３の内外
周に形成された上記Ｎ−エピタキシャル層である。
これに対し、第１０図の平面図及び第１１図の断面図に
示されるトランジスタにおいては Ｎ ４埋込層９２に
達し、かつバイポーラトランジスタＱ１と寄生トランジ
スタＱ、を包囲するリング状のＰ型拡散層１！Ｏを追加
している。これにより、寄生トランジスタＱ、のベース
領域濃度が従来はＮ−エピタキシャルで規定されていた
のに対し、Ｎ２埋め込み層９２で規定されることになる
ので、ベース領域濃度が高くなり、その結果、寄生トラ
ンジスタＱ、のｈＦＥが低下する。
示されるトランジスタにおいては Ｎ ４埋込層９２に
達し、かつバイポーラトランジスタＱ１と寄生トランジ
スタＱ、を包囲するリング状のＰ型拡散層１！Ｏを追加
している。これにより、寄生トランジスタＱ、のベース
領域濃度が従来はＮ−エピタキシャルで規定されていた
のに対し、Ｎ２埋め込み層９２で規定されることになる
ので、ベース領域濃度が高くなり、その結果、寄生トラ
ンジスタＱ、のｈＦＥが低下する。
次にＰ基板、Ｐエピタキシャル型のＬ−ＰＮＰトランジ
スタについて説明する。
スタについて説明する。
第１２図の平面図及び第１３図の断面図で示したＮ−ウ
ェル９９にトランジスタＱＩ、寄生トランジスタＱ、を
形成した従来型に対して第１４図の平面図及び第１５図
の断面図で示したように、拡散層１５０を追加している
。これにより、Ｐ基板。
ェル９９にトランジスタＱＩ、寄生トランジスタＱ、を
形成した従来型に対して第１４図の平面図及び第１５図
の断面図で示したように、拡散層１５０を追加している
。これにより、Ｐ基板。
Ｎエピタキシャル型の場合と同様に、寄生トランジスタ
Ｑ４がＮｏ埋め込み層９２を必ず通る形になるため、寄
生トランジスタＱ、のｈＦＥが低下する。
Ｑ４がＮｏ埋め込み層９２を必ず通る形になるため、寄
生トランジスタＱ、のｈＦＥが低下する。
［発明の効果］
以上説明したように、この発明によれば、レベルシフト
回路において、レベルシフト電圧作成用の抵抗の温度変
化を打ち消すべく、トランジスタ回路を設けたので、抵
抗に生じるレベルシフト電圧は、温度による変化が補償
され、安定した定電圧を有するレベルシフト回路が得ら
れる。
回路において、レベルシフト電圧作成用の抵抗の温度変
化を打ち消すべく、トランジスタ回路を設けたので、抵
抗に生じるレベルシフト電圧は、温度による変化が補償
され、安定した定電圧を有するレベルシフト回路が得ら
れる。
第１図はこの発明の温度補償付レベルシフト回路の１実
施例を示す回路図、第２図は、この発明の別の実施例を
示す温度補償付レベルシフト回路の回路図、第３図及び
第４図は、基準回路の一例を示す回路図、第５図は、第
４図における出力波形図、第６図は、集積回路の一例を
示す回路図、第７図は、スタンダードセル方式による位
相補償容量を示す平面図、第８図及び第９図は、Ｐ基板
。 Ｎエピ型のＬ−ＰＮＰ トランジスタの平面図及びその
断面図、第１Ｏ図及び第ｔｉ図は、性能の改善を図った
Ｐ基板、Ｎエピタキシャル型のＬ−ＰＮＰトランジスタ
の平面図及びその断面図、第１２図及び第１３図は、Ｐ
基板、Ｐエピタキシャル型のＬ−ＰＮＰ トランジスタ
の平面図及びその断面図、第１４図及び第１５図は、性
能の改善を図ったＰ基板、Ｐエピタキシャル型のＬ−Ｐ
ＮＰ ）ランジスタの平面図及びその断面図である。 １．２．３，４，７，８．９・・・トランジスタ、５，
６゜ｌＯ・・・抵抗、ｒｌＥＦ・・・基準回路、ＢＵＦ
・・・バッファー、１１，１２．１３，１４．１７〜２
２．２４〜２７．３０・・・トランジスタ、１５．１６
，２３．３１・・・抵抗、２４〜２７・・・スイッチ、
２８．２９・・・ダイオード。
施例を示す回路図、第２図は、この発明の別の実施例を
示す温度補償付レベルシフト回路の回路図、第３図及び
第４図は、基準回路の一例を示す回路図、第５図は、第
４図における出力波形図、第６図は、集積回路の一例を
示す回路図、第７図は、スタンダードセル方式による位
相補償容量を示す平面図、第８図及び第９図は、Ｐ基板
。 Ｎエピ型のＬ−ＰＮＰ トランジスタの平面図及びその
断面図、第１Ｏ図及び第ｔｉ図は、性能の改善を図った
Ｐ基板、Ｎエピタキシャル型のＬ−ＰＮＰトランジスタ
の平面図及びその断面図、第１２図及び第１３図は、Ｐ
基板、Ｐエピタキシャル型のＬ−ＰＮＰ トランジスタ
の平面図及びその断面図、第１４図及び第１５図は、性
能の改善を図ったＰ基板、Ｐエピタキシャル型のＬ−Ｐ
ＮＰ ）ランジスタの平面図及びその断面図である。 １．２．３，４，７，８．９・・・トランジスタ、５，
６゜ｌＯ・・・抵抗、ｒｌＥＦ・・・基準回路、ＢＵＦ
・・・バッファー、１１，１２．１３，１４．１７〜２
２．２４〜２７．３０・・・トランジスタ、１５．１６
，２３．３１・・・抵抗、２４〜２７・・・スイッチ、
２８．２９・・・ダイオード。
Claims (1)
- （１）カレントミラー接続にてなる定電流回路からの電
流を抵抗に流して所望のレベルシフト電圧を得るレベル
シフト回路において、前記抵抗の温度変化に伴う特性変
化を打ち消すべく、前記定電流回路の電源側にトランジ
スタを挿入するとともに、前記トランジスタのベースと
、基準電圧側との間に、ベースをコレクタに接続したト
ランジスタを複数個直列にして接続したことを特徴とす
る温度補償付きレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62258025A JPH0199317A (ja) | 1987-10-12 | 1987-10-12 | 温度補償付レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62258025A JPH0199317A (ja) | 1987-10-12 | 1987-10-12 | 温度補償付レベルシフト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0199317A true JPH0199317A (ja) | 1989-04-18 |
Family
ID=17314484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62258025A Pending JPH0199317A (ja) | 1987-10-12 | 1987-10-12 | 温度補償付レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0199317A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0537348A (ja) * | 1991-08-02 | 1993-02-12 | Sharp Corp | 出力回路 |
| JP2006174420A (ja) * | 2004-12-13 | 2006-06-29 | Samsung Electronics Co Ltd | レベルシフタ及びこれを含む表示装置 |
| US7755395B2 (en) | 2008-07-17 | 2010-07-13 | Ricoh Company, Ltd. | Inverter circuit |
| CN110299908A (zh) * | 2019-07-02 | 2019-10-01 | 浙江大华技术股份有限公司 | 一种电平转换电路 |
-
1987
- 1987-10-12 JP JP62258025A patent/JPH0199317A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0537348A (ja) * | 1991-08-02 | 1993-02-12 | Sharp Corp | 出力回路 |
| JP2006174420A (ja) * | 2004-12-13 | 2006-06-29 | Samsung Electronics Co Ltd | レベルシフタ及びこれを含む表示装置 |
| US7755395B2 (en) | 2008-07-17 | 2010-07-13 | Ricoh Company, Ltd. | Inverter circuit |
| CN110299908A (zh) * | 2019-07-02 | 2019-10-01 | 浙江大华技术股份有限公司 | 一种电平转换电路 |
| CN110299908B (zh) * | 2019-07-02 | 2023-03-31 | 浙江大华技术股份有限公司 | 一种电平转换电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4677369A (en) | CMOS temperature insensitive voltage reference | |
| JP2513926B2 (ja) | Ｃｍｏｓバンドギャップ電圧基準回路 | |
| US5229711A (en) | Reference voltage generating circuit | |
| US6958643B2 (en) | Folded cascode bandgap reference voltage circuit | |
| JPH04312107A (ja) | 定電圧回路 | |
| JPH0570326B2 (ja) | ||
| JPH05173659A (ja) | バンドギャップ参照回路装置 | |
| JPH0153807B2 (ja) | ||
| US6215353B1 (en) | Stable voltage reference circuit | |
| JPH0199317A (ja) | 温度補償付レベルシフト回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US6768139B2 (en) | Transistor configuration for a bandgap circuit | |
| JPS6154286B2 (ja) | ||
| JPH07106874A (ja) | 被制御ピンチ抵抗器を備えた回路装置 | |
| JPH0350865A (ja) | 定電流回路 | |
| US6020731A (en) | Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected | |
| JPH103321A (ja) | 電流出力回路 | |
| JPH0569457B2 (ja) | ||
| JP3074888B2 (ja) | 半導体集積回路 | |
| JPS5912824Y2 (ja) | トランジスタ回路 | |
| JP3066803B2 (ja) | バイアス電源回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH0560128B2 (ja) | ||
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| JPH06303052A (ja) | 半導体集積回路 |