JPH0194655A

JPH0194655A - 光学電気的像センサの読出しのための集積回路

Info

Publication number: JPH0194655A
Application number: JP63206221A
Authority: JP
Inventors: Gerhard Brunst; ゲルハルト、ブルンスト; Klaus Rohleder; クラウス、ローレーダー
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1987-08-21
Filing date: 1988-08-19
Publication date: 1989-04-13
Also published as: EP0303819B1; EP0303819A2; DE3851675D1; EP0303819A3; US4896216A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、並び合って配置されており第１の端子を介
して一定の電位と接続旬能であるそれぞれｎ個のセンサ
要素のｍ個の群を有する光学電気的像センサの読出しの
ための集積回路であって、センサ要素の第２の端子がデ
ータ線を介して読出し回路の入力端と接続可能であり、
各センサ要素に直列にスイッチングトランジスタが配置
されており、また読出し回路がすべてのセンサ要素のセ
ンサ信号を順次に出力端に伝達する集積回路に関するも
のである。

〔従来の技術〕

この種の回路はＩＥＤＭ１９８５、第４３６〜４３９頁
、特に第１図および第２図から公知である。この文献に
よる回路では、それぞれ１２８個の線形に並び合って配
置されたセンサ要素の２つの群が設けられており、第１
の群の１２８個のセンサ要素はスイッチングトランジス
タおよびデータ線を介してマルチプレクサから成る読出
し回路の同＋ｍに多くの入力端と接続されている。第２
の群のセンサ要素は別のスイッチングトランジスタを介
して同二のマルチプレクサ入力端に接続されている。ス
イッチングトランジスタは、先ず第１の群のすべてのセ
ンサ要素が、また続いて第２の群のすべてのセンサ要素
かマルチプレクサの入力端に通過接続されるように駆動
される。その際にスイッチングトランジスタは、センサ
要素、データ線および読出し回路と共に共通の基板の上
に集積されている薄膜トランジスタとして構成されてい
る。しかし、種々のデータ線の多数のオーバークロスと
いう不利益が忍ばれなければならず、それにより像セン
サの製造が著しく困難になるという欠点がある。さらに
、オーバークロスは、読出されるセンサ信号の振幅を強
く減する寄生的キャパシタンスを生じ、このことはセン
サ信号の正確な評価を困難にする。

〔発明が解決しようとする課題〕

本発明の課題は、冒頭に記載した種類の集積回路であっ
て、簡単に製造可能であり、またデータ線のオーバーク
ロスの数が従来のものにくらべて著しく減ぜられる集積
回路を提供することである。

〔課題を解決するための手段〕

この課題は、本発明によれば、請求項１または７の特徴
部分に記載の手段によって解決される。

本発明の有利な実施例は請求項２ないし６および８ない
し１０にあげられている。

〔実施例〕

以下、図面に示されている実施例により本発明を一層詳
細に説明する。

第１図には、１つの光学電気的像センサの並び合って位
置するセンサ要素が参照符号Ｓ１１ないしＳｍｎを付さ
れている。第１のセンサ要素Ｓ１１は端子ｌと２との間
に位置するホトダイオードＤＩと、ホトダイオードＤＩ
に並列に接続されておりセンサ要素のキャパシタンスを
表すキャパシタンスに１とを有する。端子１を介してセ
ンサ要素Ｓ１１は一定の電位を与えられる。この電位は
、すべてのセンサ要素に共通の端子３に接続されており
導線３ａを介して導かれる一定電圧−Ｕ０により与えら
れている。端子２はスイッチングトランジスタＴ１１の
ソース−ドレイン間バスを介して、またデータ線ＤＬＩ
を介して読出し回路４の第１の入力端Ｅ１と接続されて
いる。トランジスタＴ１１のゲートはシフトレジスタ６
の出力端Ａ１に接続されている制御線Ｌｌを介して駆動
される。

前記のセンサ要素Ｓ１１に相当する構成のその他のセン
サ要素Ｓ１２ないしＳｍｎは、詳細には示されていない
第１の端子を介して共通端子３に接続されている。それ
らの第２の端子はそれぞれ対応付けられているスイッチ
ングトランジスタＴ１２ないしＴｍｎのソース−ドレイ
ン間パスを介して、後で一層詳細に説明するようにデー
タ線ＤＬ１および読出し回路４の別の入力端Ｅ２ないし
Ｅｍに接続されている別のデータ線ＤＬ２ないしＤＬｍ
と接続されている。トランジスタＴ１２ないしＴｍｎの
ゲートは同じく後で一層詳細に説明するように制御線Ｌ
ｌおよびシフトレジスタ６の別の出力端Ａ２ないしＡｎ
に接続されている別の制御線Ｌ２ないしＬｎと接続され
ている。

第１のｎ個のセンサ要素Ｓ１１ないしＳ１ｎは第１の群
にまとめられており、それらの第２の端子はスイッチン
グトランジスタ↑１１ないしＴｌｎを介して、この群の
すべてのセンサ要素に共通の群固有の１つのデータ線で
あるデータ線ＤＬＩと接続されている。すぐ次のｎ個の
センサ要素Ｓ２１ないしＳ２ｎは第２の群にまとめられ
ており、それらの第２の端子はトランジスタＴ２１ない
しＴ２ｎを介して、対応付けられている群固有のデータ
線ＤＬ２と接続されている。類似の仕方で後続のセンサ
要素もそれぞれｎ個のセンサ要素の群にまとめられてお
り、またそれぞれ１つの群固有のデータ線と接続されて
いる。最後の、ＳｍｌないしＳｍｎから成る群は群固有
のデータ線ＤＬｍと接続されている。制御線Ｌ１は、す
べての群のそれぞれ第１のセンサ要素、すなわちＳ１１
、Ｓ２１・・・Ｓｍｌに属するスイッチングトランジス
タＴ１１、Ｔ２１・・・Ｔｍｌのゲートと接続されてい
る。制御線Ｌ２はスイッチングトランジスタＴ１２、Ｔ
２２・・・Ｔｍ２のゲートと接続されている。

最後に制御線ＬｎはスイッチングトランジスタＴＩｎ、
Ｔ２ｎ・・・Ｔｍｎのゲートと接続されている。

全く共通なことは、制御線Ｌ１ないしＬｎの各々を介し
てすべてのｍ個の群のすべてのスイッチングトランジス
タが、個々の群のなかでそれぞれ等しい順序数を有する
センサ要素により駆動可能であることである。

詳細には、制御線Ｌ１を介して第１の時点ですべてのス
イッチングトランジスタＴ１１ないしＴｍ１が同時に導
通状態に切換えられ、従ってＳ１１、Ｓ２１・・・Ｓｍ
ｌから発せられるセンサ信号が同時に、すなわち１つの
信号束の形態で読出し回路４の入力端Ｅ１ないしＥｍに
与えられる。続く第２の時点ではすべてのスイッチング
トランジスタＴ１２ないしＴｍ２が制御線Ｌ２を介して
導通状態に切換えられ、従って入力端Ｅ１ないしＥｍに
Ｓ１２ないしＳｍ２のセンサ信号から成る第２の信号束
が供給される。その後の時点では相応の信号束が群のな
かのそれぞれ昇順の、しかも等しい順序数を有するセン
サ要素から導き出され、その際に第ｎの時点ではセンサ
要素Ｓ１ｎないしＳｍｎのｍ個のセンサ信号がその際に
導通しているスイッチングトランジスタＴ１ｎないしＴ
ｍｎを介して読出し回路４の入力端に与えられる。その
際にスイッチングトランジス゛りＴ１１ないしＴｍｎの
駆動は、第１の時点の間にシフトレジスタ６の出力端Ａ
１を介して“１”が発すられ、他方においてその他の出
力端Ａ２ないしＡｎはそれぞれ“０″を与えられている
ように行われる。第２の時点では出力端Ａ２を介して“
１″が発せられ、以下同様にして、最後に第ｎの時点で
出力端Ａｎを介して“１″が発せられ、他方においてシ
フトレジスタ６のすべてのその他の出力端は“０°“を
与えられている。

読出し回路４は、前記の時点の個々のなかで、与えられ
ている信号束のすべてのセンサ信号が個りに次々と１つ
の出力端５に通過接続されるように構成されている。そ
の際に最初に、入力ｉＥ１に与えられているセンサ信号
が通過接続され、また最後に、入力端Ｅｍに与えられて
いるセンサ信号が通過接続される。読出し回路４の各入
力端、たとえばＥｌは差動増幅器、たとえば７の正入力
端と接続されており、その出力端は一方ではその負入力
端と接続されており、また他方では１つの走査段、たと
えば８を介して出力端５に導かれている。シフトレジス
タ９はその並列出力＠９１ないし９ｍを介して上記の走
査段を、最初に出力端９１における“１”信号により走
査段８が差動増幅器７の出力端を出力端５に通過接続し
、他方においてすべてのその他の走査段は出力端９２な
いし９ｍに与えられている″Ｏ″信号により遮断されて
いるように駆動する。続いてシフトレジスタ９のその他
の出力端が、また最後に出力端９ｍがそれぞれ個々に次
々と“１″を与えられ、その際に対応付けられている走
査段を介して入力端Ｅ２ないしＥｍに与えられているセ
ンサ信号が順次に出力端５に到達する。入力側の信号の
順次の通過接続は前記の時点の各々で繰り返される。

読出し回路４は、ソース−ドレイン間バスにより入力端
Ｅ１ないしＥｍをそれぞれ選択的に回路の基準電位と接
続するリセットトランジスタをも含んでいる。第１図中
で、入力＠Ｅ１に対応付けられているリセットトランジ
スタは参照符号ＲＴ１を、また入力端Ｅｍに対応付けら
れているリセットトランジスタは参照符号ＲＴｍを付さ
れている。その際にトランジスタＲＴＩのゲートはシフ
トレジスタ２６の第１の出力端２５に接続されており、
他方において入力端Ｅ２ないしＥｍに対応付けられてい
るその他のリセットトランジスタのゲートはシフトレジ
スタ２６の他の出力端に接続されている。トランジスタ
ＲＴｍのゲートはシフトトランジスタ２６の最後の出力
端２７に接続されている。出力端の１つ、たとえば２５
のみがそれぞれｌ”を与えられており、すべてのその他
の出力端は“Ｏ”を有する。供給されるクロック電圧に
関係して１″はステップ状に最初の出力端２５から最後
の出力端２７へ向かってシフトされる。

第２図には、１つの基板上に集積されているセンサ要素
Ｓ１１ならびに対応付けられているスイッチングトラン
ジスタＴ１１および接続されているデータ線ＤＬＩの断
面が示されている。その際にセンサ要素Ｓ１１は、たと
えばガラスから成る絶縁性基板１１の上に蒸着されてい
るたとえばＣｒから成る金属電極ＩＯを有する。電極１
０は無定形シリコン、特にａ−３ｔ：Ｈから成るＮ１２
により覆われている。この層の上に透明電極１３、たと
えばＩＴＯ電極が位置している０部分ｌＯと１３との間
のキャパシタンスはに１により示されている。たとえば
層１２および電極１３はストリップ状に構成されており
、またすべてのセンサ要素に共通に対応付けられている
。電極１３は、−定電圧−Ｕ、と接続されている端子３
（第１図）と接続されている。スイッチングトランジス
タＴ１１は薄膜トランジスタとして構成されているのが
有利であり、また詳細には基板１１の上に蒸着されたゲ
ート電極１４を含んでおり、このゲート電極はゲート絶
縁層１５によりその上に位置する無定形シリコン層１６
から隔てられている。後者はスイッチングトランジスタ
のソース、ドレインおよびチャネル領域を形成する。基
板１１の上に蒸着された導体帯１７はデータ線ＤＬＩを
成している。部分１２．１６および１７は接触孔１９な
いし２２を設けられている中間絶縁層１８により覆われ
ている。Ｎ１８の上に被覆された第１の導電性の被覆２
３は接触孔１９および２０の範囲内でそれぞれ部分１０
および１６と接触し、また第２の導電性の被覆２４は接
触孔２１および２２の範囲内で部分１６および１７と接
触する。このようなセンサ要素はその構成の点で前記文
献ＩＥＤＭ８５、第４３６〜４３９頁に説明されており
、また第４３７頁の第１図に示されているセンサ要素に
ほぼ相当する。第１図中に示されている回路部分のすべ
てが基板１１の上に集積されていることは目的にかなっ
ている。

第１図による像センサの作用の仕方は下記のとおりであ
る。センサ要素Ｓ１１を考察すると、そのキャパシタン
スに１は先ずトランジスタＴ１１およびＲＴＩの導通状
態への切換の際に、すなわち出力端Ａ１および２５にお
ける“１”信号の生起の際に共通端子３に与えられてい
る電圧−Ｕｏに充電される。この充電の終了後にトラン
ジスタＴ１１は遮断状態に切換えられる。この遮断によ
り１つの放電相が開始し、キャパシタンスに１はホトダ
イオードＤ１を介して部分的に放電する。

放電はダイオードＤ１を経て流れる電流により行われ、
この電流の大きさはセンサ要素Ｓ１１に当たる光の強度
に関係する。入射する光の強度が小さい際にはこの電流
は小さく、従ってたとえば１ｍｓの放電相の終了後にキ
ャパシタンスに１の電荷は小さい大きさしか減少してい
ない、入射する光の強度が強いほど、キャパシタンスに
１はその継続時間を定められた放電相の間に実際に大き
く放電し得る。放電相の終了時にトランジスタＴ１１は
再び導通状態に切換えられ、またトランジスタＲＴＩは
遮断状態に切換えられ、その際に端子２に与えられてい
る（キャパシタンスに１の放電なしでは１つの零信号で
あり、またキャパシタンスに１の放電が大きくなると共
にますます−Ｕ０の信号値に近接する）センサ信号がデ
ータ線ＤＬｌを介して入力端Ｅ１に伝達される。入力端
Ｅ１に与えられているセンサ信号は増幅器７で増幅され
、また出力端９１により駆動される走査段８を介して出
力端５に伝達される。端子２から取り出されたセンサ信
号が走査段８により受は取られ、また走査段８が続いて
遮断された後に、トランジスタＴ１１がさらに導通して
いる際にリセットトランジスタＲＴＩも再び導通状態に
切換えられ、従ってセンサ要素Ｓ１１の新しい充電相が
開始する。この充電相はトランジスタＴ１１の後続の遮
断により終了され、それと共に１つの別の放電相が開始
する。すぐ次のトランジスタＴ１１の導通状態への切換
およびトランジスタＲＴＩの遮断により、この放電相が
終了され、またセンサ要素Ｓ１１のなかにこの放電相の
間に形成されたセンサ信号が続出される。トランジスタ
Ｔ１１はそれぞれ先に形成されたセンサ信号の読出しの
間もそれに続く充電相の間も導通状態にあり、またその
後にそれぞれ１つの新しいセンサ信号の形成の間は遮断
状態にとどまる。トランジスタＴ１１の遮断の間、すな
わちキャパシタンスに１の放電相の間は、センサ要素Ｓ
１１と共に１つの群のなかに位置するすべてのその他の
スイッチングトランジスタＴＩ２ないしＴ１ｎは、それ
ぞれ導通状態の間にそれらに対応付けられているセンサ
要素Ｓ１２ないしＳ１ｎのなかに先行の放電相の間に形
成されたセンサ信号の読出しとこれらのセンサ要素のリ
セットとを可能にするため、個々に次々と導通状態に切
換えられる。前記の相互の時間的ずれの顧慮のもとに、
センサ要素Ｓ１１ないしＳ１ｎのキャパシタンスの前記
の充電と、それに続く放電相の間のセンサ信号の形成と
、センサ信号の続出しと、キャパシタンスの新たな充電
とがすべてのこれらのセンサ要素に対してそれぞれ同一
の仕方でスイッチングトランジスタＴ１１ないしＴ１ｎ
ならびにリセットトランジスタＲＴＩないしＲＴｎの遮
断状態から導通状態への（およびその逆の）反復される
互いに時間的にずらされる切換により行われる。

第１の群のセンサ要素Ｓ１１ないしＳ１ｎにおける個々
のセンサ信号の形成および読出しの前記の経過は、同時
に［（１４の仕方でセンサ要素のその他の群の各々にお
いても行われ、その際にセンサ要素Ｓ１１、Ｓ２１ない
しＳｍｌから導き出されるすべての群の最初に読出され
るセンサ信号は第１の信号束を形成し、センサ要素Ｓ１
２、Ｓ２２ないしＳｍ２から導き出されるすべての群の
続いて読出されるセンサ信号は第２の信号束を形成する
（以下同様）。

第３図には、スイッチングトランジスタＴ１１ないしＴ
ｍｎの駆動の仕方のみが第１図の実施例と異なる本発明
の第２の実施例が示されている。

この場合、制御線Ｌ１ないしＬｎおよびデータ線ＤＬＬ
ないしＤＬｍは、センサ要素の列に平行して延びており
また読出し回路４の入力端Ｅ１ないしＥｍにまたはシフ
トレジスタ６の出力端ＡＩないしＡｎに通ずるこれらの
導線の片に関するかぎり、センサ要素Ｓ１１ないしＳｍ
ｎの列により互いに隔てられている。第３図に詳細に示
されているように、制御線ＬｌないしＬｎはそれぞれセ
ンサ要素列に対して直角に延びている、すなわち垂直な
短い導線片、たとえばＬｌｖ、Ｌ２ｖないしＬｎｖを含
んでおり、これらの導線片の長さは、それらの上端（第
３図中）が共通の端子３を個々のセンサ要素の第１の端
子１と接続する導線３ａの上側に位置するように選ばれ
ている。導線３ａとオーバークロスする垂直導線片は１
つの絶縁層により導線３ａから隔てられている。その際
に第２図による実施例から出発すると、導線３ａはスト
リップ状の電極１３から成っている。垂直導線片、たと
えばＬｌｖないしＬｎｖの上端°から、水平に延びてい
る導線片、たとえばＬｌｈないしＬｎｈを介してシフト
レジスタ６の出力端ＡＩないしＡｎに到達する。この場
合、制御線Ｌ１ないしＬｎとデータ線ＤＬＩないしＤＬ
ｍとの第１図中にも存在する交差個所は完全に回避され
る。

第４図に示されている実施例は、センサ要素の数に相当
する数の並列出力端Ａ１１ないしＡｍｎを有するシフト
レジスタ２８がシフトレジスタ６（第１図）の代わりに
設けられている点で、第３図による実施例と相違してい
る。シフトレジスタ２８はセンサ要素Ｓ１１ないしＳｍ
ｎの列に沿って延びており、その際に並列出力端Ａ１１
ないしＡｍｎはそれぞれ第４図中に同一の参照符号を付
されているセンサ要素Ｓ１１ないしＳｍｎとならんで配
置されている。従って、スイッチングトランジスタＴ１
１ないしＴｍｎに対する制御線の垂直導線片、たとえば
ＬｌｖないしＬｎｖを出力端Ａ１１ないしＡｍｎと直接
に接続することが可能である。すべてのｍ個の群のそれ
ぞれ第１のセンサ要素を駆動する出力端Ａ１１ＳＡ２１
ないしＡｍｌに出力信号“１”を与え、またシフトレジ
スタ２８のすべてのその他の出力端に″０″信号を与え
ると、この出力信号パターンが右方にｎポジションだけ
ステップ状にシフトする際に、シフトレジスタ２８の外
側での制御線のオーバークロスが忍ばれなければならな
いことなしに、第１図により説明されたスイッチングト
ランジスタの駆動が行われる。さらに、シフトレジスタ
２８の内側での自御線のオーバークロスの数はセンサ要
素の数に比例してしか増大しない。さらに、第４図中の
制御線の長さは第１図または第３図中の制御線の長さよ
りもはるかに短い。シフトレジスタ２８をセンサ要素、
データ線および制御線と一緒に基板１１の上に集積する
ことは特に宥和である。

第５図には、スイッチングトランジスタ、たとえばＴ１
１が対応付けられているセンサ要素、たとえば３１１と
付属のデータ線、たとえばＤＬＩとの間ではな（センサ
要素の端子１と共通の端子３への導線３ａとの間に接続
されている点で第３図と相違する１つの実施例が示され
ている。この構成によりスイッチングトランジスタに対
する制御線の垂直導線片が短くされ、また第３図の回路
装置の場合のように２つの隣接するセンサ要素の間を導
かれる必要がない、その際にスイッチングトランジスタ
の駆動は第１図で既に説明したように行われる。

第６図には、第３図による回路装置の変形例である本発
明の１つの実施例が示されている。センサ要素Ｓ１１な
いしＳｍｎ、スイッチングトランジスタＴ１１ないしＴ
ｍｎ、データ線ＤＬ１ないしＤＬｍおよび制御線、たと
えばＬｌｖ、ＬｌｈないしＬｎｖＳＬｎｈはそれらの配
置の点で第３図に相当し、その際に制御線の垂直導線片
、たとえばＬｌｖないしＬｎｖはここでは対応付けられ
ているセンサ要素、たとえばＳ１１ないしＳ１ｎから左
へそれらに沿って導かれている。垂直導線片の上端は第
３図中のように水平導線片ＬｌｈないしＬｎｈを介して
シフトレジスタ６の出力端ＡＩないしＡｎと接続されて
いる。追加的に各センサ要素、たとえばＳ１１の第２の
端子、たとえば２が１つのリセットトランジスタ、たと
えばＲ１１を介して基準電位にある１つの端子２９と接
続されている。リセットトランジスタＲ１１ないしＲｍ
（ｎ−１）のゲートはそれぞれ後続のセンサ要素のスイ
ッチングトランジスタＴ１２ないしＴｍｎに対する制御
線の垂直導線片と接続されている。ただ最後のセンサ要
素ＳｍｎのリセットトランジスタＲｍｎは導線３０を介
してシフトレジスタ６あ出力端Ａ１と接続されている。

第３図による回路装置では、付属のスイッチングトラン
ジスタ、たとえばＴ１１が遮断され、またすぐ次のセン
サ要素、たとえばＳ１１が付属のスイッチングトランジ
スタ、たとえばＴＩ２の導通状態への切換により読出さ
れ得る以前に、先ず１つのセンサ・　要素、たとえばＳ
１１に対する読出し相およびそれに続く充電相が待たれ
なければならなかった。

第６図によれば、読出しおよびリセットの目的での各セ
ンサ要素の駆動が隔てられて行われるので、１つのセン
サ要素に対する読出しの終了の後およびこれに対応付け
られているスイッチングトランジスタ、たとえばＴ１１
の遮断の後にすぐに、すぐ次のセンサ要素、たとえば５
１２に対する読出し相が開始し得る。これは、すぐ次の
センサ要素に対応付けられているスイッチングトランジ
スタ、たとえばＴＩ２の導通状態への切換により行われ
る。同時にそれによって先行のセンサ要素、たとえば３
１１が導通状態にあるリセットトランジスタ、たとえば
Ｒ１１を介して再び−Ｕ０に充電される。それによって
センサ要素に対する充電過程および読出し過程が重なり
、従って像センサの読出しが第３図の場合よりも迅速に
行われる。

第７図には、前記の仕方で順次に読出されたセンサ信号
を、センサ信号を発生したセンサ要素の配置の順序でさ
らに読出され得るように並べ直す１つの回路が示されて
いる。この目的でこの回路の入力端３１はアナログ−デ
ィジタル変換器３２と図示されている切換位置にある切
換スイッチＵＳ１を介してディジタルメモリ３４のデー
タ人力／出力端３３と接続されている。出力端５（第１
回）から出力されたセンサ信号は入力端３１に供給され
、アナログ−ディジクル変換器３２のなかでディジタル
化され、またメモリ３４のそれぞれアドレス指定された
メモリ場所に読込まれる。メモリアドレスの発生の役割
は、出力端で導線３７を介してメモリ３４のアドレス入
力端と接続されている２つのカウンタ３５および３６が
する。その際に群カウンタとして解釈すべきカウンタ３
５のカウント入力端は端子３８を介して供給されるカウ
ントパルス列Ｕ　を与えられる。Ｕｚの各カウントパル
スはカウンタ３５を１だけインクレメントする。カウン
タ３５がカウント状態ｍに到達すると直ちに、カウンタ
３５は１つのカウントパルスを図示されている切換位置
にある１つの切換スイッチＵＳ３を介して要素カウンタ
とも呼ばれるべきカウンタ３６のカウント入力端に伝達
する。

このパルスはカウンタ３６を１だけインクレメントする
。カウントパルス列Ｕｚのすぐ次のｍカウントパルスは
再びカウンタ３５をＯからｍヘインクレメントし、その
際にｍに到達した際には再び１つのカウントパルスがカ
ウンタ３６に伝達される。群カウンタ３５は相続くセン
サ信号の読込みの際に低いほうの値のカウンタを成し、
また要素カウンタ３６は高いほうの値のカウンタを成す
。

メモリ３４のメモリ場所は導線３７を介して、カウンタ
３５のそのつどのカウント状態がアドレス信号の低いほ
うのポジションを形成し、カウンタ３６のそのつどのカ
ウント状態がアドレス信号の高いほうのポジションを形
成するようにアドレス指定される。

記憶されたセンサ信号の読出しは破線で示されている切
換位置にある別の切換スイッチＵＳ４を介して行われ、
その際にデータ人力／出力端３３はたとえばディジタル
−アナログ変換器３９を介して出力端４０と接続されて
いる。その際に、センサ信号の所望の並べ直しを達成す
るために、切換叉インチＵＳ２およびＵＳ３を破線で示
されている切換位置にもたらせば十分である。すなわち
、この切換位置でカウンタ３６は低いほうの値を有し、
従ってカウンタ３６は端子３８に供給されるカウントパ
ルスによりそれぞれ１だけインクレメントされる。カウ
ント状態ｎに到達した際にカウンタ３６は１つのカウン
トパルスを導ｗＡ４１および切換スイッチＵＳ２を介し
てカウンタ３５のカウント入力端に伝達する。カウンタ
３５はそれにより１だけインクレメントされる。すなわ
ち読出しの際のメモリ場所のアドレス指定はカウンタ３
５および３６を介して発生されるアドレス部分の交換さ
れた値により行われる。それにより、出力端４６におい
てセンサ要素Ｓ１１ないしＳｍｎのセンサ信号が像セン
サ上のセンサ要素の配置の順序で読出されることが達成
される。

第７図による回路は、相応の仕方で導線４２を介して群
カウンタ４３および要素カウンタ４４の出力によりアド
レス指定される第２のメモリ４１により補われ得る。こ
れらのカウンタに１つのカウントパルス列Ｕｚ’が端子
４５とそれぞれ破線で図示されている切換位置にある切
換スイッチＵＳ５およびＵＳ６とを介して、同じく破線
で図示されている切換位置にある切換スイッチＵＳＩと
導線４０ａとを介してセンサ要素Ｓ１１ないしＳｍｎか
ら第２の読出し周期で発生されたセンサ信号を既に第１
の読出し周期の信号に対するカウンタ３４により説明し
た仕方と同一の仕方で読込むために供給される。その際
にすべての切換スイッチＵＳＩないしＵＳ６は破線で図
示されている切換位置にあるので、第１の読出し周期の
センサ信号はメモリ３４から読出され、また同時に第２
の続出し周期のセンサ信号はメモリ４１に書込まれる。

この書込み過程の終了後に切換スイッチＵＳ１ないしＵ
Ｓ６は実線で図示されている切換位置にもたらされ、そ
の際にメモリ４１からそこに記憶されている第２の読出
し周期のセンサ信号が出力端４０に伝達され、他方にお
いて入力端３１を介して供給される第３の読出し周期の
センサ信号が同時にメモリ３４に書込まれる。Ｕｚおよ
びＵ２′のカウントパルスの周波数は一致していてよい
が、このことは必ずしも必要とされない。

像センサは連続的にセンサ信号を供給するので、メモリ
３４および４１を有する第７図による回路は、それぞれ
これらのメモリの１つから１つの読出し周期のセンサ信
号を正しい順序で読出すことができ、他方において同時
にすぐ次の読出し周期のセンサ信号が他のメモリに読込
まれる。

本発明による光学電気的像センサの１つの有利な応用で
は、基板１１の上に集積されたセンサ要素行Ｓ１１ない
しＳｍｎの長さは走査すべき文書′の一方の寸法に相当
し、文書はその他方の方向に像センサに沿って動かされ
る。その際には簡単で縮小しない光学的補助手段のみを
走査すべき文書面と像センサとの間に配置すべきである
。この仕方でファックス装置に使用される像センサの基
本的構成は「東芝レビュー」第１４９号、１９８４年秋
、第３３〜３６頁に示されている。

〔発明の効果〕

本発明により得られる利点は特に、集積回路の製造の際
に高い収率が得られること、またデータ線間の寄生的キ
ャパシタンスが著しく減ぜられ、従って読出し回路の入
力端に比較可能な従来の回路の場合よりも大きいセンサ
信号が供給され得ること、さらにデータ線上および制御
線上の信号の有害な相互影響がほとんど回避されること
にある。

【図面の簡単な説明】

第１図は本発明による回路の第１の実施例の回路図、第
２図は第１図による回路の実施例の断面図、第３図はス
イッチングトランジスタが他の仕方で駆動される本発明
の第２の実施例の回路図、第４図はスイッチングトラン
ジスタの駆動が他の仕方で行われる本発明の第３の実施
例の回路図、第５図はスイッチングトランジスタが異な
る仕方で配置されている本発明の第４の実施例の回路図
、第６図は像センサのより迅速な続出しを可能にする本
発明の第５の実施例の回路図、第７図は第１図および第
３図ないし第６図中に設けられている読出し回路の後に
対応付けられている１つの追加回路の原理回路図である
。１．２・・・センサ要素の端子３・・・すべてのセンサ要素の共通端子３ａ・・・共通
端子への導線４・・・読出し回路５・・・読出し回路の出力端６・・・シフトレジスタ７・・・差動増幅器８・・・走査段９・・・シフトレジスタｌＯ・・・電極１１・・・基板１２・・・無定形シリコン層１３・・・電極１°４・・・ゲート電極１５・・・ゲート絶縁層１６・・・無定形シリコン層１７・・・導体帯１８・・・中間絶縁層１９〜２２・・・接触孔２３．２４・・・導電性被覆２５・・・シフトレジスタの出力端２６・・・シフトレジスタ２７・・・シフトレジスタの出力端２８・・・シフトレジスタ２９・・・端子３０・・・導線３１・・・回路入力端３２・・・アナログ−ディジタル変換器３３・・・ディ
ジタルメモリのデータ人力／出力端３４・・・ディジタ
ルメモリ３５．３６・・・カウンタ３８・・・端子３９・・・デ゛イジタルーアナログ変換器４０・・・出
力端４１．４２・・・導線４３・・・群カウンタ４４・・・要素カウンタ４５・・・端子に１・・・センサ要素のキャパシタンスＤＩ・・・セン
サ要素のホトダイオードＴ１１〜Ｔｍｎ・・・スイッチ
ングトランジスタＤＬＩ〜ＤＬｍ・・・データ線Ｅ１〜Ｅｍ・・・読出し回路の入力端Ｌｌ−Ｌｎ・・・スイッチングトランジスタに対する制
御線

Claims

【特許請求の範囲】１）並び合って配置されており第１の端子（１）を介し
て一定の電位と接続可能であるそれぞれｎ個のセンサ要
素（Ｓ１１・・・Ｓｍｎ）のｍ個の群を有する光学電気
的像センサの読出しのための集積回路であって、センサ
要素の第２の端子がデータ線（ＤＬ１・・・ＤＬｍ）を
介して読出し回路（４）の入力端と接続可能であり、各
センサ要素に直列にスイッチングトランジスタ（Ｔ１１
・・・Ｔｍｎ）が配置されており、また読出し回路がす
べてのセンサ要素のセンサ信号を順次に出力端（５）に
伝達する集積回路において、各群のｎ個のセンサ要素（
Ｓ１１・・・Ｓ１ｎ）がそれらの第２の端子に直列に配
置されているスイッチングトランジスタ（Ｔ１１・・・
Ｔ１ｎ）を介して個々に次々と１つの共通の群固有のデ
ータ線（ＤＬ１）に接続可能であり、それらの第１の端
子は常に一定の電位と接続されており、読出し回路はｍ
個の群固有のデータ線（ＤＬ１・・・ＤＬｍ）と接続さ
れているｍ個の入力端（Ｅ１・・・Ｅｍ）を有し、また
スイッチングトランジスタ（Ｔ１１・・・Ｔｍ１）がそ
れらの群のなかでそれぞれ等しい順序数を有する異なっ
た群のセンサ要素（Ｓ１１・・・Ｓｍ１）を１つの共通
の制御線（Ｌ１）を介して駆動可能であり、従って読出
し回路（４）の入力端に、等しい順序数のすべてのセン
サ要素のｍ個のセンサ信号の１つの信号束が同時に供給
され、また異なっだ順序数に属するそれぞれ相応の信号
束はｎ個の相続く時点に供給されることを特徴とする光
学電気的像センサの読出しのための集積回路。２）制御線（Ｌ１・・・Ｌｎ）がシフトレジスタ（６）
の出力端（Ａ１・・・Ａｎ）を介して駆動可能であるこ
とを特徴とする請求項１記載の集積回路。３）像センサが１つの絶縁性基板（１１）上に並び合っ
て配置されている複数個の金属電極（１０）を有し、電
極（１０）の端側の部分が光伝導性材料から成るストリ
ップ（１２）により覆われており、ストリップ（１２）
が１つの透明電極（１３）と接続されており、またこの
透明電極が１つの一定電圧と接続されていることを特徴
とする請求項１または２記載の集積回路。４）スイッチングトランジスタ（Ｔ１１）およびデータ
線（ＤＬ１・・・　ＤＬｍ）がセンサ要素（Ｓ１１・・
・Ｓｍｎ）と一緒に絶縁性基板（１１）の上に集積され
ていることを特徴とする請求項３記載の集積回路。５）データ線（ＤＬ１・・・ＤＬｍ）および制御線（Ｌ
１・・・Ｌｎ）が、１つの行のなかに位置するセンサ要
素（Ｓ１１・・・Ｓｍｎ）に平行に延びている導線片（
Ｌ１ｈ・・・Ｌｎｈ）に関してセンサ要素の行により互
いに隔てられていることを特徴とする請求項１ないし４
の１つに記載の集積回路。６）制御線（Ｌ１・・・Ｌｎ）がセンサ要素（Ｓ１１・
・・Ｓｍｎ）に個々に対応付けられている１つのシフト
レジスタ（２８）の出力端（Ａ１１・・・Ａｍｎ）に接
続されていることを特徴とする請求項１ないし４の１つ
に記載の集積回路。７）並び合って配置されており第１の端子（１）を介し
て一定の電位と接続可能であるそれぞれｎ個のセンサ要
素（Ｓ１１・・・Ｓｍｎ）のｍ個の群を有する光学電気
的像センサの読出しのための集積回路であって、センサ
要素の第２の端子がデータ線（ＤＬ１・・・ＤＬｍ）を
介して読出し回路（４）の入力端と接続可能であり、各
センサ要素に直列に１つのスイッチングトランジスタ（
Ｔ１１・・・Ｔｍｎ）が配置されており、また読出し回
路（４）がすべてのセンサ要素のセンサ信号を順次に出
力端（５）に伝達する集積回路において、各群のｎ個の
センサ要素がそれらの第１の端子に直列に配置されてい
るスイッチングトランジスタ（Ｔ１１・・・Ｔ１ｎ）を
介して個々に次々と一定の電位と接続可能であり、その
際にそれらの第２の端子は常に１つの共通の群固有のデ
ータ線（ＤＬ１）に接続されており、読出し回路がｍ個
の群固有のデータ線（ＤＬ１・・・ＤＬｍ）と接続され
ているｍ個の入力端（Ｅ１・・・Ｅｍ）を有し、またス
イッチングトランジスタ（Ｔ１１・・・Ｔｍ１）がそれ
らの群のなかでそれぞれ等しい順序数を有する異なった
群のセンサ要素（Ｓ１１・・・Ｓｍ１）を１つの共通の
制御線（Ｌ１）を介して駆動可能であり、読出し回路（
４）の入力端に、等しい順序数のすべてのセンサ要素の
ｍ個のセンサ信号の信号束が同時に供給され、また異な
った順序数に属するそれぞれ相応の信号束はｎ個の相続
く時点で供給されることを特徴とする光学電気的像セン
サの読出しのための集積回路。８）センサ要素（Ｓ１１）の第２の端子がそれぞれリセ
ットトランジスタ（Ｒ１１）を介して基準電位にある端
子（２９）に接続されており、またリセットトランジス
タ（Ｒ１１）のゲート端子がそれぞれ隣のセンサ要素（
Ｓ１２）のスイッチングトランジスタ（Ｔ１２）に対応
付けられている制御線に接続されていることを特徴とす
る請求項１ないし７の１つに記載の集積回路。９）第１のメモリ（３４）を有する回路が設けられてお
り、第１のメモリのなかに読出されたセンサ信号が書込
み可能であり、また第１のメモリがカウントパルス列を
与えられる群カウンタ（３５）およびその後に接続され
ている要素カウンタ（３６）の出力端を介してアドレス
指定され、また書込まれたセンサ信号が、カウントパル
ス列が要素カウンタ（３６）に供給されるように読出さ
れ、また群カウンタ（３５）がこの後に接続されており
、カウンタ出力端を介して行われる第１のメモリ（３４
）のアドレス指定がカウンタ（３５、３６）の交換され
た値で行われることを特徴とする請求項１ないし８の１
つに記載の集積回路。１０）第１のメモリ（３４）が相応の仕方で別の群カウ
ンタ（４３）および別の要素カウンタ（４４）を介して
アドレス指定される第２のメモリ（４１）により補われ
ており、また第２の読出し周期のセンサ信号が第２のメ
モリ（４１）のなかに書込まれ、その間に第１のメモリ
（３４）のなかに記憶された第１の読出し周期のセンサ
信号が第１のメモリ（３４）から読出されることを特徴
とする請求項９記載の集積回路。