KR970002122B1

KR970002122B1 - 전하전송장치 및 그 구동방법

Info

Publication number: KR970002122B1
Application number: KR1019930001223A
Authority: KR
Inventors: 마고토 모노이
Original assignee: 가부시키가이샤 도시바; 사토 후미오
Priority date: 1992-01-31
Filing date: 1993-01-30
Publication date: 1997-02-22
Also published as: KR930017196A; DE69320839D1; DE69320839T2; US5459509A; CN1079351A; JP2983401B2; JPH05276448A; EP0553869A3; TW224519B; CN1032106C; EP0553869A2; EP0553869B1

Abstract

내용없음.

Description

전하전송장치 및 그 구동방법

제1도는 본 발명의 제1실시예에 따른 전하전송장치의 확대평면도.

제2도는 반도체기판에 형성된 제1도의 전하전송장치의 평면도.

제3도는 제2도의 A-A'선 부분의 단면도 및 그 부분의 전위분포도.

제4도는 제2도의 B-B'선 부분의 단면도 및 그 부분의 전위분포도.

제5도는 제1실시예의 구동타이밍도.

제6도는 제1실시예의 전하전송장치의 전극구조를 나타낸 확대평면도.

제7도는 제6도의 C-C'선 부분의 단면도 및 그 전위분포도.

제8도는 제2실시예에 따른 전하전송장치의 확대평면도.

제9도는 제2실시예의 구동타이밍도.

제10도 및 제11도는 제2실시예의 전하전송설명도.

제12도는 제3실시예에 따른 전하전송장치의 확대평면도.

제13도는 제12도의 E-E'선 부분의 단면도 및 그 전위분포도.

제14도는 제3실시예의 구동타이밍도.

제15도는 제4실시예에 따른 전하전송장치의 확대평면도.

제16도는 제4실시예의 구동타이밍도.

제17도는 제15도의 F-F'선 부분의 단면도 및 그 전위분포도.

제18도는 제5실시예에 따른 전하전송장치의 확대평면도.

제19도는 제18도의 G-G'선 부분의 단면도 및 그 전위분포도.

제20도는 제5실시예의 구동타이밍도.

제21도는 제6실시예에 따른 전하전송장치의 평면도.

제22도는 제7실시예에 따른 영역센서의 평면도.

제23도는 제22도의 확대평면도.

제24도는 제23도의 H-H'선 부분의 단면도 및 그 전위분포도.

제25도는 제7실시예의 구동타이밍도.

제26도는 종래의 전하전송장치의 평면도.

제27도는 제26도의 A-A'선 부분의 단면도 및 그 전위분포도.

제28도는 제26도의 B-B'선 부분의 단면도 및 그 전위분포도.

제29도는 제26도의 확대평면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 화소 2 : 시프트게이트

3 : 제1전하전송부(CCD 레지스터) 4 : 전송게이트

5 : 제2전하전송부(CCD 레지스터) 6, 7 : 출력버퍼

8 : 축적부 10 : 반도체기판

31, 32, 33, 34 : 제1전하전송부의 전송전극

41, 42 : 전송게이트의 전송전극

51, 52, 53, 54 : 제2전하전송부의 전송전극

81, 82 : 축적부의 축적전극

[산업상의 이용분야]

본 발명은 전하전송장치에 관한 것으로, 특히, 고해상도 센서에 이용되어 미소피치화소(微小 pitch 畵素)로부터 신호를 독출하는 다선독출 CCD 레지스터의 구동방법에 관한 것이다.

[종래의 기술 및 그 문제점]

현재, CCD 레지스터와 같은 전하전송장치는, 고체촬상장치[固體撮像裝置; 이하, 이미지센서(image sensor)라 한다]의 전송전차전송부로서 널리 이용되고 있다. 특히, 다선독출 CCD 레지스터는 미소피치의 고해상도 센서에 적합하기 때문에 그 중요성이 증대되고 있다.

먼저, 다선독출 CCD 레지스터를 이용한 CCD 선형 이미지센서를 예로 들어 종래의 일반적인 구조를 설명한다.

제26도는 종래의 반도체기판상의 평면구성도이다. 1열의 화소(1)를 2개의 CCD 레지스터(3,5)로 독출하는 소위 2선독출의 경우를 나타내고 있다. 시프트게이트(2)는 전화소에 대응하고, 전송게이트(4)는 상기 1열의 화소에 하나씩 걸러 설치되어 있다. 각 전극에 소정의 구동펄스를 인가함으로써, 제26도에 화살표로 나타낸 바와 같이 기수번째의 화소로부터의 신호전하는 외측의 CCD 레지스터로 우수번째의 화소로부터 신호전하는 내측의 CCD 레지스터로 이동되고, 이 이동된 신호전하는 각각 CCD 레지스터내를 전송되어 출력버퍼(6,7)를 매개해서 외부로 출력된다. 따라서, 동일 칩의 CCD 레지스터를 이용하는 경우 2배의 신호전하를 운반하게 되므로, 2배의 피치로 화소를 배열할 수 있다. 따라서, 다선독출 CCD 레지스터를 이용한 선형 이미지센서는 화소의 배열밀도를 높일 수 있다.

제26도에 도시한 반도체기판의 A-A'선 부분의 단면도와 그 부분의 전위분포를 제27도에 나타내고, B-B'선 부분의 단면도와 그 부분의 전위분포도를 제28도에 나타내며, 그 반도체기판의 주요부를 도시한 확대평면도를 제29도를 나타낸다. 시프트게이트(2) 및 전송게이트(4)는 각각 전용의 구동펄스선(SH,TG)에 접속되고 CCD 레지스터(3,5)에는 구동펄스선(1,2)이, 그 정렬되어 있는 전송전극에 교대로 접속되어 있다. 예컨대, 제26도의 A-A'선 부분의 전송전극에는 구동펄스선(1)이 접속되어 있고, 인접하는 B-B'선 부분의 전송전극에는 구동펄스선(2)이 접속되어 있다. 제29도에 나타낸 바와 같이, 먼저 시각(t1)에서 신호전하는 화소(1)에 축적되어 있다. 다음의 시각(t2)으로 되면 시프트게이트(2)에 펄스전압이 인가되어 게이트가 도통됨으로써, 신호전하가 화소로부터 시프트게이트(2)로 이동한다. 이어, 시각(t3)에서 CCD 레지스터(31,32) 아래로 이동한다. 그리고나서, 시각(t4)에서 CCD 레지스터(31)의 신호전하만 전송게이트(4) 아래로 이동하고, 시각(t5)에서 CCD 레지스터(51)로 이동한다. 그후는, 2상 펄스에 의해 CCD내를 전송되어 외부로 출력된다.

다선독출 CCD 레지스터의 문제점은 레지스터간의 전송시에 전하의 남겨짐이 발생한다는 것이다. 전하가 남겨지면 화질적으로는 선으로 나타나 대단히 두드러지기 때문에, 1라인중에 1비트라도 존재하면 IC가 불량으로 되는 경우가 많다. IC의 제조수율(원료에 대한 제품의 비율)을 떨어뜨리는 큰 원인으로 되고 있다.

남겨짐의 원인은, 제1레지스터의 출구에서 채널이 좁아져서 협채널효과에 의해 장벽이 되는 경우나 오염등에 의해 채널내에 전하수율이 떨어지는 경우가 있다. 이것들은, 패턴이나 공정의 고안에 의해 개선되고 있지만, 1라인중에 남겨지는 것을 0으로 하는 것은 매우 어렵다. 더욱이, 금후는 고감도화에 따라 취급하는 전하량이 적어지거나, 다화소화에 따라 신호수가 증가하므로, 남겨짐이 발생할 확률이 증대한다.

[발명의 목적]

이에 본 발명은 상술한 문제점을 해결하기 위해 이루어진 것으로, 전하전송장치를 구동시킬 때에, 레지스터간의 전송을 반복함으로써 소정의 신호전하에 잔류전하가 발생하지 않도록 할 수 있고, 더욱이 이 소정의 신호전하를 전송하고 있는 동안에 반도체기판에 형성한 축적부에 구동펄스를 인가함으로써 다음의 신호전하가 상기 소정의 신호전하에 혼합되지 않도록 할 수 있는 전하전송장치 및 그 구동방법을 제공하고자 함에 그 목적이 있다.

[발명의 구성]

상기와 같은 목적을 달성하기 위해 본 발명의 전하전송장치는, 반도체기판과, 상기 반도체기판에 형성되어 이 반도체기판에 발생하는 신호전하를 전송하는 복수의 전송전극을 갖추고서 병렬로 배치된 복수의 전하전송부, 상기 반도체기판에 병렬로 배치된 복수의 전하전송부간에 형성된 이 복수의 전하전송부중 소정의 전하전송부의 소정의 전송전극 아래에 있는 신호전하는 소정의 구동펄스에 기초하여 인접하는 다음의 전하전송부의 소정의 전송전극 아래로 이송하는 복수의 전송게이트 및, 상기 다음의 전하전송부로 이송된 상기 신호전하의 상기 소정의 전하전송부에 남겨진 잔류전하를 상기 소정의 전하전송부로부터 상기 다음의 전하전송부로 다른 전송게이트를 매개해서 이송함으로써 상기 잔류전하를 상기 소정의 신호전하에 합류시키는 수단을 구비하고 있는 것을 특징으로 하고 있다. 또, 상기 복수의 전하전송중 소정의 전하전송부의 소정의 전송전극 아래에 있는 신호전하를 소정의 구동펄스에 기초하여 인접하는 다음의 전하전송부의 소정의 전송전극 으래로 이송하고 있는 동안, 다음의 신호전하를 상기 소정의 전하전송부의 임의의 전송전극 아래에 일시적으로 축적하는 축적부를 설치할 수 있다. 상기 복수의 전하전송부의 복수의 전송전극은 각각 2개의 전극으로 이루어지고, 이 24개의 전극에는 각각 전하전송부의 신호전하를 전송시키는 구동펄스선과 전하전송부의 신호전하를 역전송시키는 구동펄스선을 접속시킬 수 있다. 상기 복수의 전하전송부는 각각 다른 수의 전송전극을 구비할 수도 있다.

또, 전하전송장치의 구동방법은, 소정의 신호전하를 소정의 전하전송부로부터 다음의 전하전송부로 소정의 전송게이트를 매개해서 이송하는 수단과, 상기 다음의 전하전송부로 이송된 상기 소정의 신호전하를 상기 다음의 전하전송부의 복수의 전송전극 아래로 전송시키는 수단, 상기 소정의 전하전송부에 남겨진 상기 소정의 신호전하의 잔류전하를 상기 소정의 전하전송부의 복수의 전송전극 아래로 전송시키는 수단 및, 상기 소정의 전하전송부의 상기 복수의 전송전극 아래로 전송시킨 상기 잔류전하를 상기 소정의 전하전송부로부터 상기 다음의 전하전송부로 다른 전송게이트를 매개해서 이송함으로써 상기 잔류전하를 상기 소정의 신호전하에 합류시키는 동작을 행하는 수단을 구비하고 있는 것을 특징으로 하고 있다. 그리고, 상기 잔류전하를 상기 소정의 신호전하에 합류시키는 동작은, 2회 이상 행할 수 있다. 상기 잔류전하를 상기 다음의 전하 전송부에 있어서, 상기 소정의 신호전하를 합류시킬 때까지, 다음의 신호전하를 상기 소정의 전하전송부의 임의의 전송전극 아래에 일시적으로 축적시켜 두는 수단을 부가하는 것도 가능하다. 상기 소정의 잔류전하를 상기 다음의 전하전송부에 있어서 상기 소정의 신호전하에 합류시킨 후, 이 소정의 신호전하를 상기 다음의 전하전송부의 전송전극 아래로 역전송시키는 수단을 더 갖출 수도 있다.

또, 상기 본 발명의 전하전송장치는 화소부를 갖춘 고체촬상장치에 적용하는 것이 가능하다.

[작용]

제1CCD 레지스터로부터 제2CCD 레지스터로 남겨진 전하를 이송하는 동작을 제1CCD 레지스터와 다른 전송전극으로 이동하여 행하고, 이 이동을 적어도 1회 행한다. 복수회 연속하면, 레지스터간 전송이 불완전하게 될 확률은 현저히 작아지므로, 잔류전하는 감소한다.

또, 레지스터간 전송후에 제1CCD 레지스터로 전송되어 오는 다음의 전하를 레지스터간 전송기간중에 축적하기 위한 축적부를 화소와 제1CCD 레지스터간에 설치함으로써, 레지스터간 전송중에 다음의 전하가 혼입하는 것을 방지할 수 있다.

[실시예]

이하, 도면을 참조해서 본 발명의 실시예를 상세히 설명한다.

먼저, 제1도 내지 제5도를 참조하여 제1실시예를 설명한다. 2도는, 예컨대 p형 실리콘 등의 반도체기판(10)상에 형성된 CCD 레지스터 등과 같은 전하전송부(3,5)를 포함하는 CCD 선형 이미지센서의 평면도이다. 1열의 화소(1)를 2개의 CCD 레지스터(3,5)로 독출하는 소위 2선독출의 경우를 나타내고 있다. 시프트게이트(2)는 전화소에 대응해서 설치되고, 전송게이트(4)는 상기 1열의 화소에 대하여 하나씩 걸러 설치되어 있다. 각 전극에 소정의 구동펄스를 인가함으로써, 제1도에 화살표로 나타낸 바와 같이 기수번째의 화소로부터의 신호전하는 외측의 CCD 레지스터(5)로, 우수번째의 화소로부터의 신호전하는 내측의 CCD 레지스터(3)로 이동되고, 이 이동된 신호전하는 각각 CCD 레지스터를 전송되어 출력버퍼(6,7)를 매개해서 외부로 출력된다. 따라서, 동일 피치의 CCD 레지스터를 이용하는 경우 2배의 신호전하를 운반하게 되므로 2배의 피치로 화소를 배열할 수 있다. 그 결과, 다선독출 CCD 레지스터를 이용한 선형 이미지센서는 화소의 배열밀도를 높이는 것이 가능해진다. 또, 이 실시예에서는 시프트게이트(2)와 제1전하전송부(3)간에 축적전극(81,82,…)을 갖춘 축적부(8)를 구비하고 있다.

제2도에 도시한 반도체기판의 A-A'선 부분의 단면도와 그 부분의 전위 분포도를 제3도에 나타내고, B-B'선 부분의 단면도와 그 부분의 전위분포도를 제4도에 나타내며, 그 반도체기판의 주요부를 도시한 확대평면도를 제1도에 나타내고, 이 CCD 레지스터의 소정의 1개의 신호전하를 전송하는 전송시각(t1∼t10)사이의 구동타이밍도를 제5도에 나타낸다. 시프트게이트(2), 축적부(8) 및 전송게이트(4)는 각각 전용의 구동펄스선(SH,ST,TG)에 접속되고, CCD 레지스터(3,5)에는 구동펄스선(ø1,ø2)이, 그 정렬되어 있는 전송전극에 교대로 접속되어 있다. 예컨대, 제2도의 A-A'선 부분의 전송전극에는 구동펄스선(ø1)이 접속되어 있고, 인접하는 B-B'선 부분의 전송전극에는 구동펄스선(ø2)이 접속되어 있다.

이 실시예에 예시된 본 발명의 특징은, 상술한 구동펄스(ø1,ø2)의 파형에 있다. 제26도에 나타낸 종래의 CCD 레지스터에서는, 화소(1)에서 발생한 소정의 12개의 신호전하를 CCD 레지스터(3,5)에서 송치하는 시각(t1∼t5) 사이에는 펄스를 인가하고 있지 않지만, 이 실시예의 구동펄스(Φ1,Φ2)는 화소(1)에서 발생한 소정의 1개의 신호전하를 CCD 레지스터(3,5) 송치하는 시각(t1∼t10) 사이에 소정의 배치에 의해 몇개의 펄스를 발생시키고 있다. 이 발생한 펄스는 전송해야 할 신호전하의 일부가 남겨진 경우에, 그 잔류전하를 전송시켜 이송하고 있는 신호전하에 합체시키기 위해 존재하고 있다. 시각(t1)에 있어서 신호전하는 화소(1)에 축적되어 있다. 다음의 시각(t2)에서 신호전하는 시프트게이트(2)를 통해서 축적부(8)로 이송되고, 다음의 시각(t3)에서 축적전극(81)의 신호전하만 CCD 레지스터(3)의 전송전극(31)으로 이동하며, 다음의 시각(t4)에서 펄스선(TG)에 펄스가 인가되어 신호전하가 전송게이트(4)로 이동하고, 시각(t5)에서 그 펄스가 제거됨으로써, 신호전하는 CCD 레지스터(5)의 전송전극(51) 아래로 이동하여 제1회의 레지스터간 전송이 수행된다. 다음의 시각(t6,t7)에서 전송전극(51) 아래의 신호전하는 전송전극(54) 아래를 통해서 전송전극(53) 아래로 이동하고, 동시에 CCD 레지스터(3)의 전송전극(31) 아래에 잔류전하가 있으면, 그 잔류전하는 전송전극(34) 아래를 통해서 전송전극(33) 아래로 이동한다. 다음의 시각(t8,t9)에서, 2회째의 레지스터간 전송을 전송게이트(4)의 전송전극(42)을 매개하여 행함으로써, CCD 레지스터(5)의 전송전극(53) 아래로 잔류전하를 이송하여 앞의 신호전하와 합체시킨다. 여기서, 시각(t4∼t8)의 기간동안, 축적부(8)에 전압을 계속 인가하고 있으므로 이 부분은 높은 전압레벨로 되고, 따라서 축적전극(82)의 전하는 축적부(8) 아래에 고정되어 있기 때문에, 이 전하는 앞의 신호전하와 혼합되는 일은 없다. 최후에, 시각(t10)에서 축적전극(82) 아래의 전하를 CCD 레지스터(3)의 전송전극(32) 아래로 이동시키고, 그후는 2상클록에 의해 CCD내를 전송한다. 이러한 방법으로, 신호전하로부터 남겨진 잔류전하는, 유효하게 신호전하에 거두어들일 수 있게 된다.

레지스터간 전송을 더 반복할 필요가 있을 때는, 시각(t6∼t8) 사이의 동작을 반복하면 좋다. 이러한 구성에 의해 동일한 전하의 레지스터간 전송을 다른 전하 아래에서, 복수회·수행할 수 있으므로, 잔류전하가 발생할 확률은 대폭적으로 감소한다. 또, 화소와 CCD 레지스터간에 축적부를 설치한 경우는 전하간에서의 혼동이 회피된다. 또, 1회의 레지스터간 전송은 통상 1㎲ 이하에서 행해지기 때문에 수회 레지스터간 전송을 반복해도 전체의 적분시간에 대한 영향은 거의 인식되지 않는다.

이 실시예에서 이용한 전하전송부의 상세한 전송전극구조는 제6도의 반도체기판(10)에 형성된 전하전송장치의 확대평면도에 나타내고, 전하전송부(5)가 배치되어 있는 C-C'선 부분의 단면도를 제7도에 나타낸다. 도면과 같이, 이들 전송전극은 각각 2개의 전극으로 일어지고, 각 전송전극은 서로 구동펄스선(ø1,ø2)에 접속되며, 이들 펄스선에 의해 전하전송부내의 전하전송이 수행된다. 예컨대, 전하전송장치(5)의 전송전극(51)은 전위가 다른 전극(511)과 전극(512)으로 이루어지고, 모두 구동펄스선(ø1)에 접속되어 있다. 다음의 전송전극(54)은 전극(541)과 전극(542)으로 구성되어 있고, 모두 구동펄스선(ø2)에 접속되어 있다.

이어서, 제2실시예에 관하여 제8도∼제11도를 참조하여 설명한다.

여기에서는, 제1실시예와 마찬가지로 예컨대 실리콘 등과 같은 반도체기판(10)상에 형성된 CCD 레지스터를 포함하는 2선독출 CCD 선형 이미지센서에 관하여 설명한다. 제8도는 반도체기판(10)상에 형성된 이미지센서의 주요부를 나타낸 평면도이다. 화소부(1), 시프트게이트(2), 제1CCD 레지스터(3), 전송부(4), 제2CCD 레지스터(5) 및 축적부(8)를 구비하고 있는 기본적인 구조는 제1실시예와 동일하지만 제1실시예에서는 제1 및 제2CCD 레지스터를 구성하는 복수의 정렬된 전송전극을 2행으로 늘어놓고서, 이들 CCD 레지스터의 소정의 열의 전송전극을 구동펄스선으로 연결해서 1전송단으로 하고, 복수의 전송단을 구성하기 위해서 이용되는 구동펄스선은 펄스패턴이 다른 2종류의 선을 교대로 배치해서 각 CCD 레지스터내의 전송에서는 2상클럭에 의해 전송하도록 되어 있다(제1도 참조). 이에 대해, 이 실시예에서는, 각 CCD 레지스터의 전송전극은 각각 2개로 분할되어 부전극을 갖추고 있다. 예컨대, CCD 레지스터(3)의 전송전극(31,34)은 각각 전극(311,312) 전극(341,342)으로 이루어지고, CCD 레지스터(5)의 전송전극(51,54)은 각각 전극(511,512), 전극(541,542)으로 이루어지며, 이들 CCD 레지스터의 각 전극에는 더욱이 펄스패턴이 다른 구동펄스선을 교대로 배치하고 있다. 전극(312,512)에는 구동펄스선(ø3)이 접속되어 있고, 전극(342,542)에는 구동펄스선(ø4)이 접속되어 있다.

제9도는 화소로부터의 소정의 1개의 신호전하를 전송함과 더불어 역전송하는 전송시각(t1∼t2) 사이의 구동타이밍도이다. 전송시각(t1∼t9) 사이의 레지스터간 전하전송동작은 제16실시예와 동일하고, 그 사이에 신호전하는 그 잔류전하와 합체된다. 그리고 나서, 시각(t10∼t11)에 있어서 신호전하는 CCD 레지스터(5) 내로 역전송하고, 시각(t11)에서 CCD 레지스터(5)의 전송전극(52)으로 전송하며, 축전전극(82)의 신호전하를 CCD 레지스터(3)의 전송전극(32)으로 전송하고, 시각(t12) 이후에서 각각의 CCD 레지스터(3,5)내의 출력 전하를 출력부를 향해서 전송한다. 이러한 방법에서, 레지스터간 전송시에 CCD 레지스터(5)를 전하가 이동하기 때문에 CCD 레지스터(3,5)에서 독출되는 타이밍이 어긋나는 수가 있다. 이 실시예에서는 역전송에 의해 레지스터내 전송을 개시하는 위치 및 시각을 같게 할 수 있으므로, 양 CCD 레지스터에서 출력하는 신호를 거의 동시에 출력시켜 후단의 처리를 용이하게 할 수 있다. 이 신호전하는, 전하전송부(5)의 전송전극(51)의 전극(511)으로부터 전극(531)까지 전송되고, 전극(531)으로부터 전송전극(52)까지 역전송된다. 이 역전송으로부터, 다시 전송되어 출력되기까지의 행동은 제9도에의 ①∼⑪까지의 번호로 나타냈다. 그리고, 그 신호전하는 제10도 및 제11도에 나타낸 제8도의 D-D'선 부분의 반도체기판내의 전위분포의 변화에 따라 전송된다. ①∼⑦까지가 역전송행동이고, ⑧∼⑪까지가 통상전송행동이다. 이 전하전송부(5)는 4상구조로 되어 있지만, 2상구동으로 전송된다. 이것은 레지스터간 전송회수가 큰 경우나 다른 전송게이트로 이동해서 레지스터간 전송을 하는 경우에 유효하고, CCD 레지스터의 단수를 조절할 필요도 없게 된다.

이어서, 제12도 내지 제14도를 참조하여 제3실시예를 설명한다.

제12도는 전하전송부(3,5)를 부분적으로 나타낸 전하전송장치의 확대평면도이고, 제13도는 그 E-E'선 부분의 단면도 및 전위분포도이며, 제14도는 구동타이밍도이다. 제1실시예에서는 상부의 전하전송부(3), 즉 제1CCD 레지스터의 전송전극은 하부의 전하전송부(5; 제2CCD 레지스터)와 대응하는 전송전극과 동일한 구동펄스선에 접속되어 있지만, 이 실시예에서는 서로 다르게 되어 있다. 따라서, 상하의 CCD 레지스터에서 대응하는 전극에 인가되는 펄스의 위상이 역으로 되어 있다. 이와 같이 구동펄스의 위상을 변화시키면, 신호 전하에 잔류전하가 전하전송부(5)의 전송전극에서 합류할 때에 타이밍을 일치시킬 수 있다. 전송게이트(4)아래의 전위분포형상은 제13도에 나타낸 바와 같이 간단해진다.

이상, 실시예에 있어서 나타낸 전하전송장치에서는 CCD 레지스터를 2개 사용하고 있지만, 본 발명에서는 그 수에 제한은 없다. 예컨대 3개 이상이면, 고체촬상장치에 사용한 경우 화소의 배열밀도가 커지므로, 반도체 집적회로장치의 고집적화에 유용하게 이용할 수 있다. 전하전송부가 3개인 경우는 전하전송부간에 전송게이트의 열을 2열로 배치한다. 상기 실시예에서는 전송게이트 1개에 대하여 화소를 2개 대응시키고 있지만, 이 경우는 화소를 3개 대응시키게 된다.

또, 그 전하전송장치의 구동방법도 실시예에서는 2상 구동기구를 이용하고 있지만, 종래부터 이용되고 있는 3상 또는 4상 구동기구를 이용할 수도 있다.

이어서, 제15도 내지 제17도를 참조하여 제4실시예를 설명한다. 이 실시예는 본 발명의 전하전송장치를 3상구동에 의해 조작한 예를 나타낸 것이다. 제15도에 나타낸 반도체기판(10)상에 형성된 전하전송부의 확대평면도와 같이, 제16도의 구동타이밍도에 따른 펄스패턴의 종류와 같이 F-F'선 부분의 전위분포가 변화하여 신호전하가 전송되고, 동시에 잔류전하는 다른 경로를 따라 전송되어 최종적으로 전하전송부(5)에서 양자가 합류한다. 이 방법에 의하면 2화소를 3전극으로 독출할 수 있지만, 구동방법은 복잡해진다. 제17도는 제15도의 F-F'선 부분의 단면도 및 그 전위분포도이다.

이어서, 제18도 내지 제20도를 참조하여 제5실시예를 설명한다. 제18도는 반도체기판(10)에 형성된 전하 전송부의 확대평면도이고, 제19도는 상기 도면의 G-G'선 부분의 단면도 및 그 부분의 전위분포도이며, 제20도는 구동타이밍도이다. 이 실시예에서는 전하의 혼합을 피하기 위해 설치된 축적부(8; ST)를 설치하지 않은 점에 특징이 있다. 도면의 반도체기판에 형성된 전하전송부의 확대평면도에 나타낸 바와 같이, 구동타이밍도에 따른 펄스패턴의 종류와 같이 G-G'선 부분의 전위분포가 변화하여 신호전하가 전송되고, 동시에 잔류전하는 다른 경로를 따라 전송되어 최종적으로 전하전송부(5)에서 양자가 합류한다. 이 방법에 의하면 전하의 혼합을 피하지 않으면 안되기 때문에, 지금까지 2치(2値)였던 펄스전압을 3치로 하고 있다.

이어서, 제21도를 참조하여 제6실시예를 설명한다. 이 실시예에서는 제1전하전송부(3)와 제2전하전송부(5)의 전송전극의 수를 다르게 하여 전송단수차를 둔 점에 특징이 있다. 전송단수에 차를 둠으로써, 독출타이밍을 일치시킬 수 있다. 예컨대, 소정의 제1전하전송부(3)로부터 제2전하전송부(5)로 레지스터간 전송을 행할 때에 도면의 A-A'선 부분의 전송게이트(41)를 이용하는 경우, 이 전송게이트(41)로부터 출력부까지의 전송단수(전송전극의 수)를 제1전하전송부(3)에서는 m단, 제2전하전송부(5)에서는 n단으로 한다. 전송단수가 동일하면 신호전하의 독출타이밍이 다른 경우도 있으므로, m, n의 수를 적절히 병화시킴으로써 독출타이밍을 일치시킬 수 있다.

이어서, 제22도 내지 제25도를 참조하여 제7실시예를 설명한다. 이 예에서는 전하전송장치를 2차원 영역센서에 적용시킨 점에 특징이 있다. 선형 센서는, 화소가 횡렬(橫列)로 형성되어 있지만, 이 선형 센서는 복수의 종렬(縱列)의 화소를 갖추고 있다. 각 종렬의 화소에 발생한 전하는, 각 종렬에 병렬로 형성된 수직 CCD(이하, VCCD라 함)로 이루어진 전송부로부터 제1전하전송부(3), 전송게이트(4), 제2전하전송부(5)로 전송되어 출력버퍼(6,7)를 매개해서 외부로 출력된다. 화소부에 부수(付隨)되어 있는 전송부에 있어서의 전하는 구동펄스(ΦV1, ΦV2, ΦV3, ΦV4)에 의해 구동되고, 전하전송부(3, 5)에 있어서는 구동펄스(ΦH1, ΦH2)에 의해 구동된다. 이 전하전송부는 수평 CCD(이하, HCCD라 함)로 구성되어 있다. 제22도는 선간 전송형(inter-line 轉送型) 영역센서이다. 프레임전송형에서는 기본적으로 동일하다. 제23도는 신호전하의 전송을 설명하기 위한 상기 영역센서의 부분적인 확대평면도이고, 제24도는 제23도의 H-H'선 부분의 단면도와 그 부분의 전위분포도이며, 제25도는 구동타이밍도이다. 이 구동타이밍도에 따라 신호전하는 전하전송부로 전송되어, 그 잔류전하와는 출력부 근처에서 합류할 수 있다.

더욱이, 이상의 실시예 외에도, 화소로부터 전하전송부간의 접속부에 있어서, 축적부(ST) 또는 시프트 게이트(SH) 아래로 다음 라인의 신호전하를 출적하는 방법에는, 상술한 실시예 이외에도 다음과 같은 방법이 있다. 먼저, 축적부(8)의 축적전극을 2종류의 전극으로 나누고, 각 종류마다 전극을 제어함으로써 신호전하간의 혼합을 방지한다. 또, 신호수를 반분으로 하고, 이것을 출력부 근처에서 통합하는 방법이 있다. 이 경우, 화소수를 반분으로 하는 것을 생각해도 좋다. 미세화는 이루어지지 않지만, 신호전하를 병렬로 독출시키므로 고속화가 가능하게 된다.

이어서, 상기의 실시예에 따른 구동방법에 의해 남겨진 전하를 감소시킨 경우의 작용·효과를 확률적으로 설명한다. 최초로, 1라인중에서 레지스터간 전송에 다른 잔류전하가 0으로 될 확률을 이하와 같이 산출한다. 먼저, 레지스터간 전송을 1회만 수행하는 종래예에서는 신호전하 패킷(packet)수를 M, 1개의 신호를 레지스터간에서 전송한 경우 불량으로 되는 잔류전하가 발생할 확률을 P로 하면, 잔류전하가 0으로 될 확률 P0(M)은,

P0(M)=(1-P)^M……………………………………………………… (1)

으로 된다.

레지스터간 전송을 1회 반복하는 경우는, M개의 전송게리트에 있어서 연속하여 2개이상 서로 인접한 전송게리트에서 잔류전하가 발생하지 않을 확률 P1(M)중, M번째의 게이트에서 잔류전하가 발생할 확률을 A1(M), 발생하지 않을 확률을 B1(M)으로 하면 다음 식 (2), (3)이 성립한다.

식(2)는, 다음과 같이 표현된다.

여기서,

P1(M)=A1(M)+B1(M) …………………………………………………… (3)

이다.

레지스터간 전송을 2회 및 3회 반복하는 경우도 동일한 방법으로 그 확률이 구해진다. 레지스터간 전송 반복을 2회행한 경우는, 반복을 1회행한 경우와 마찬가지로 모든 전송게이트중 3개이상 연속해서 전하가 잔류하지 않을 확률을 P2(M)으로 두고, 그중 M-1과 M번째의 게이트에서의 잔류전하의 유무를 하기 펴 1과 간이 나누면 다음 식(4), (5)가 성립한다.

여기서,

P2(M)=A2(M)+B2(M)+C2(M)+D2(M) ……………………………… (5)

이다.

다음으로, 레지스터간 전송 반복을 3회 행한 경우는 반복을 1회행한 경우와 마찬가지로 모든 전송게이트 중 4개이상 연속해서 전하가 잔류하지 안흥ㄹ 확률을 P3(M)으로 두고, 그중 M-1과 M번째의 게이트에서의 잔류전하의 유무를 나누면 다음 식(6), (7)이 성립한다.

식(6)은 다음과 같이 표시된다.

여기에서,

P3(M)=A3(M)+B3(M)+C3(M)+D3(M)+E3(M)+F3(M)+G3(M)+H3(M)…(7)

이다.

이상의 식(1)~(7)로부터 신호수가 1000인때 잔류전하가 0으로 될 학률을 구하면 하기 표 2와 같이 되고, 레지스터전송을 수회 반복하는 것만으로 잔류전하는 대폭적으로 감소한다. 이와 같은 현저한 효과는 구조를 거의 변화시키지 않고 구동타이밍을 변화시키는 것만으로 용이하게 얻어진다. 이 표는 1신호에서의 잔류전하 발생확률(P)의 값을 변화시킨 경우의 신호수가 1000인 경우에 잔류전하가 0으로 될 확률P(n)을 나타낸 것으로, n(0,1,…)은 레지스터간 전송 반복수를 나타내고 있다.

한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것을 아니다.

[발명의 효과]

이상 설명한 바와 같이 본 발명에 의하면, 전하전송장치를 구동시킬때에 레지스터간 전송을 반복함으로써 소정의 신호전하에 잔류전하가 발생하지 않도록 할 수 있고, 더욱이 이 소정의 신호전하를 전송하고 있는 사이에 반도체기판에 형성한 출적부에 구동펄스를 일가함으로써 다음의 신호전하가 상기 소정의 신호전하에 혼합되지 않도록 할 수 있다.

Claims

신호전하발생부에서 발생한 전하를 서로 병렬로 배치되어 동일 방향을 신호전하를 전송하도록 채용된 복수의 전하전송부의 복수의 전송전극을 통해서 전송하는 전하전송장치의 구동방법에 있어서, 상기 복수의 전하전송부(3, 5)중 소정의 전하전송부의 소정의 전송전극 아래에 있는 신호전하를 소정의 구동펄스에 기초하여 상기 복수의 전하전송부 사이에 형성된 복수의 연력부(4)중에서 상기 복수의 전하전송부중 다른 전하전송부에 대응하는 전송전극 아래에 형성된 소정의 연결부를 통해서 전송하는 단계와, 상기 신호전하를 상기 다른 전하전송부(51)로 제1의 전송순서로 전송시킨 후, 상기 소정의 전하전송부(31)에 남겨진 잔류전하를 상기 복수의 연결부중에서 다른 연결부(42)를 통해서 상기 소정의 전하전송부로부터 다른 전하전송부로 제2의 전송순서로 이송함으로서 상기 잔류전하를 상기 전송된 신호전하에 합류시키는 단계를 구비하고 있는 것을 특징으로 하는 전하전송장치의 구동방법.
제1항에 있어서, 상기 잔류전하를 상기 전송된 신호전하에 합류시키는 동작을 2회 이상 행하는 것을 특징으로 하는 전하전송장치의 구동방법.
제1항에 있어서, 상기 잔류전하를 상기 다른 전하전송부에 있어서 상기 전송된 신호전하에 합류시키 때까지 다음의 신호전하를 소정의 전하축적부에 일시적으로 축적시켜 두는 것을 특징으로 하는 전하전송장치의 구동방법.
제1항에 있어서, 상기 잔류전하를 상기 다른 전하전송부에 있어서 상기 전송된 신호전하에 합류시킨 후, 이 합류시킨 신호전하를 상기 다른 전하전송부의 전송전극 아래로 역전송시키는 것을 특징으로 하는 전하전송장치의 구동방법.
제1항에 있어서, 상기 다른 전하전송부에서의 상기 잔류전하와 상기 전송된 신호전하의 합류중에 상기 잔류전하와 상기 전송된 신호전하중 적어도 하나를 상기 전하전송부의 어느것인가로 역전송시키는 것을 특징으로 하는 전하전송장치의 구동방법.
신호전하발생부에서 발생한 신호전하를 동일 방향으로 전송하는 전송전극에 각각 대응하여 서로 병렬로 배치된 복수의 전하전송부(3,5)와, 상기 복수의 전하전송부 사이에 형성되어 이 복수의 전하전송부의 소정의 전송전극 아래에 있는 신호전하를 소정의 구동펄스에 기초하여 다른 전하전송부에 대응하는 다른 전송전극 아래로 전송하는 복수의 연결부(4) 및 상기 전하를 상기 다른 전하전송부로 제1의 전송순서로 전송시킨 후, 남겨진 잔류전하를 상기 복수의 연결부중에서 다른 연결부(42)를 통해서 상기 소정의 전하전송부로부터 상기 다른 전하전송부로의 제2의 전송순서로 이송함으로써 상기 잔류전하를 이미 전송된 상기 신호전하에 합류시키는 수단을 구비하고 있는 것을 특징으로 하는 전하전송장치.
제6항에 있어서, 상기 연결부는, 상기 전하전송부의 특정의 전송전극과 상기 다른 전하전송부에 대응하는 전송전극 사이에 형성되어 전하전송을 각각 제어하는 전송게이트인 것을 특징으로 하는 전하전송장치.
제7항에 있어서, 상기 특정의 전극은 화소에 교대로 형성되어 있는 것을 특징으로 하는 전하전송장치.
제6항에 있어서, 상시 복수의 전하전송부중 소정의 전하전송부의 소정의 전송전극 아래에 있는 신호전하를 소정의 구동펄스에 기초하여 인접한 다음의 전하전송부의 소정의 전송전극 아래로 이송하는 동안, 다음의 신호전하를 일시적으로 축적시켜 두는 전하축적부를 더 구비하고 있는 것을 특징으로 하는 전하전송장치.
제6항에 있어서, 상기 복수의 전하전송부의 복수의 전송전극은, 신호전하를 상기 전하전송부를 통해서 순방향과 역방향의 어느 하나로 전송시키는 구동펄스선에 접속되어 있는 것을 특징으로 하는 전하전송장치.
제6항에 있어서, 상기 복수의 전하전송부는 각각 다른 수의 전송전극을 갖추고 있는 것을 특징으로 하는 전하전송장치.
제6항에 있어서, 하나의 신호전하 패킷을 전송할 수 있는 상기 전하전송부에서 전송단의 수가 전체 신호패킷의 수보다 큰 것을 특징으로 하는 전하전송장치.