JPH0191442A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH0191442A
JPH0191442A JP63141455A JP14145588A JPH0191442A JP H0191442 A JPH0191442 A JP H0191442A JP 63141455 A JP63141455 A JP 63141455A JP 14145588 A JP14145588 A JP 14145588A JP H0191442 A JPH0191442 A JP H0191442A
Authority
JP
Japan
Prior art keywords
chip
tape
film
lead
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63141455A
Other languages
English (en)
Other versions
JPH0525390B2 (ja
Inventor
Kenneth M Brown
ケニス　エム　ブラウン
Robert J Hannemann
ロバート　ジェイ　ハンネマン
Stephen P Hansen
スティーヴン　ピー　ハンセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of JPH0191442A publication Critical patent/JPH0191442A/ja
Publication of JPH0525390B2 publication Critical patent/JPH0525390B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、一般に、集積回路チップのためのパッケージ
ングの分野に係り、特に、テープ自動化ボンディング式
のパッケージングに係る。
従来の技術 パッケージングは、半導体集積回路部品即ちチップを製
造する工程の最終段階の１つである。
パッケージングを行う際には、製造された半導体チップ
が保護ハウジング内に取り付けられる。パッケージング
が行われた後に、組み立られた部品が最終的なテストを
受け、次いで、電子回路に接続される。
現在、多くの半導体チップはプラスチックのパッケージ
に収容されている。これらのパッケージには、強化され
た金属リードが設けられていて、これらのリードは、そ
のチップを含むべき回路を備えているプリント回路基板
にチップを電気的に接続するためのものである。パッケ
ージ内において、各リードの一端は通常中間リードによ
ってチップ上の特定のボンディング点に接続され、そし
てパッケージの外部へと延びているリードの他端はプリ
ント回路基板の接続部に取り付けられている。
最近、半導体製造技術の進歩につれて、超大規模集積（
ＶＬＳＩ）チップの製造が可能となった。ＶＬＳＩチッ
プは、単一の非常に小さいチップ上に一緒に製造された
非常に多数の個々の回路部品を備えている。ＶＬＳＩチ
ップは、非常に多数の電気的機能をそれまで以上に非常
に迅速に実行することができる。
ところが、今日まで、ＶＬＳＩチップに適したパッケー
ジングを設けることが困難とされている。その理由の１
部分として、各チップごとに外部回路素子への非常に多
数の接続部を必要とすることが挙げられる。多くのＶＬ
ＳＩチップは１００ないし３００以上のボンディング点
を有しており、その各々を外部回路素子に接続するため
のリードに接続しなければならない。
ＶＬＳＩチップを使用する上でもう１つ考えねばならな
いことは、チップ上の多数の種々の位置に共通の電圧を
供給しなければならないことである０例えば、０ＭＯ８
型トランジスタのような多数の個々のトランジスタを含
むチップにおいては、外部電源により供給される共通の
ドレイン電圧を全てのトランジスタのドレイン端子に印
加しなければならないと共に、これも又外部電源によっ
て供給される共通のソース電圧を全てのトランジスタの
ソース端子に供給しなければならない。
典型的に、ドレイン電圧は共通の基準電圧即ちアース電
圧に対して正であり、そしてソース電圧は通常アース電
圧と同じレベルであるにれらの共通の電圧は、全ての個
々の部品が共通の電力レベルに対して動作するようにチ
ップに供給しなければならない０通常、これらの共通の
電圧は、チップ上の種々のボンディング点に同じ電圧を
搬送するように各々設計された信組ものリードを設ける
ことによってチップ上の部品に供給される。
今日まで、ＶＬＳＩチップの多数の位置に共通の電圧を
供給することは困難な作業であった。
ＶＬＳＩパッケージにおいては、チップに接続されるリ
ードが互いに至近離間される。更に、幾つかのリードは
信号電圧のような電圧を供給するが、これらの電圧はチ
ップ及び他の回路部品によって電子的な機能が実行され
る時に迅速に変動する。
これにより、これらリードのまわりに通常発生する磁界
が変化し、ひいては、それに隣接するリードに誘導電流
が流れることになる。充分に大きな誘導電流が共通電圧
リードに発生すると、これにより搬送される電圧が変化
する。デジタル論理チップのようなＶＬＳＩチップにお
いては電圧が急激に変動するので、この問題は極めて重
大なものとなり、換言すれば、この急激な変化は、磁界
及びそれに関連した誘導電流の発生を増大させる。
その結果、ＶＬＳＩチップ上の１つ以上の部品に供給さ
れる電圧は、チップの機能不良を招くほど大きく変化す
ることがある。
誘導電流の発生に関連した問題を最小限にするよう構成
されたＶＬＳＩチップ用のパッケージを提供するために
幾つかの試みがなされている。
このようなパッケージの１つが多層セラミックパッケー
ジである。このパッケージは、絶縁セラミックの層によ
って分離された導体の層を備えており、これらの層は互
いにプレスされる。これらの層には空胴が形成されそし
てこの空胴にチップが取り付けられる。ワイヤボンディ
ングを使用して、チップ上のボンディング点が導体の上
層にある個々の導体に接続される。個々のワイヤボンデ
ィング又は強化金属リードを使用して、チップが取り付
けられたプリント回路基板に電気的接続がなされる。共
通の電圧を搬送する選択された上層導体は共通の中間層
導体に接続される。これらの中間層導体は、これに取り
付けられた上層導体を経て送られる共通の電圧が著しく
変動しないよう確保する基準電圧平面として働く。
発明が解決しようとする課題 然し乍ら、多層セラミックパッケージに関連した多数の
制約がある。導体層間に必要とされる相互接続部を受は
入れられるためにこれらパッケージのサイズが非常に大
きくなる傾向にある。更に、ＶＬＳＩチップを収容する
ように設計された多層セラミックパッケージは製造経費
が高価である。成る場合には、多層セラミックパッケー
ジのコストがチップの製造コストよりもはるかに高いも
のとなる。
課題を解決するための手段 本発明は、最少の空間しか占有せず９組み立てが容易で
あり、製造経費が安く、そして半導体チップの組み立て
において共通電源リード上の電圧に悪影響を及ぼす誘導
電圧を最少とするような新規で且つ改良された半導体チ
ップパッケージを提供する。
要約すれば、この新規なパッケージは、ＴＡＢ（テープ
自動化ボンディング）テープのフレームに接合されるチ
ップのためのハウジングを僅えている。ＴＡＢテープは
、その上に形成される多数の導電性リードを支持する絶
縁フィルムを備えている。ＴＡＢテープは、チップを配
置すべき場所に中心開口を備えている。各導電性リード
は、その内側部分が上記中心開口へと突出してチップ上
のボンディング点に取り付けられていると共に、その外
側部分がフィルムの外周を越えて突出してプリント回路
基板上の接点に取り付けられている。
ハウジングはチップをカバーしそしてＴＡＢテープの内
側リード部分の小さな部分をカバーする。
リードと反対のＴＡＢテープの表面には導電性フィルム
の層が取り付けられる。導電性フィルムは、ＴＡＢテー
プの周りの領域を抱くようにされる。チップ上の部品に
共通の電圧を供給するＴＡＢテープのリードは経路によ
って電気的に接続される。
この半導体パッケージの効果は、チップと外部回路との
間に強化されたリードを付加的なレベルで使用すること
なく半導体パッケージを外部回路に直接接続できること
にある。これは、小型化によって得られる効果を無効に
してしまうようなチップのための大きなパッケージを設
ける必要性を排除する。更に、これは、チップパッケー
ジを設ける複雑さを著しく減少し且つその製造コストを
相当に低減する。
導電性フィルムは、アース電圧のごとき共通の電圧のた
めの基準平面として働く。共通電圧リードの各々は導電
層に接続されるので、チップ上の各ボンディング点に至
る各リードの電圧は同一である。換言すれば、導電性フ
ィルムは共通の電圧リードにおける誘導電圧束の影響を
最小にし、従って、各々のリードはこれが接続されたチ
ップ部品に一定の共通の電圧を供給する。
本発明は、特許請求の範囲に特に指摘する。
本発明の上記及び更に別の特徴は、添付図面を参照した
以下の詳細な説明から明らかとなろう。
実施例 第１図は、本発明によって構成されたテープ自動化ボン
ディング（ＴＡＢ）半導体パッケージ１０がプリント回
路基板１２に取り付けられたところを示している。この
ＴＡＢ半導体パッケージ１０の付近には、プリント回路
基板１２上に組み立てられる電子回路の一部分である従
来型のプラスチック半導体パッケージ１４と、他の部品
１６とがある。
第２図及び第３図には、本発明のＴＡＢ半導体パッケー
ジ１０が詳細に示されている。このＴＡＢ半導体パッケ
ージ１０は、半導体チップ３２を収容したハウジング１
８を備えており、半導体チップ３２は、ハウジングを取
り巻＜ＴＡＢテープ２０の区分に取り付けられている。
チップ３２及びハウジング１８のサブ組立体は、ＴＡＢ
テープ２０に形成された中央開口４６に収容される。
ＴＡＢテープ２０の表面には多数の導電性リード２２が
メツキされている。各リード２２は、中央開口４６へと
延びてハウジング１８内のチップのボンディング点へと
取り付けられた内側のリード部分２４と、プリント回路
基板上の接触パッド２８に取り付けられた外側のリード
部分２６とを有している。接触パッド２８は、プリント
回路基板１２上の導体３０に接続され、チップを適当な
外部回路部品に電気的に接続する。
チップ３２は、プラスチック又はセラミックで形成され
たハウジング１８内に収容され、このハウジングは、チ
ップが安住されるベース３４と、このベースの上に延び
ていてチップを収容するに充分な大きさのスペース４０
を画成するカバー３６とを備えている。このカバー３６
は、スペース４０の周囲を画成する縁３８を備えている
。
リード２２は、標準的なＴＡＢの規定に従ってＴＡＢテ
ープ２ｏ上に形成される。ＴＡＢテープは、ポリイミド
やカプトン（［ａｐｔｏｎ）やその他の適当な絶縁誘電
体より成るフィルム４２である。
外側のリード部分２６の各々は、ＴＡＢフィルム４２の
外周から延び出している。これも又ポリイミドで形成さ
れた外側の支持リング４４は、ＴＡＢフィルム４２から
離間されており、外側のリード部分２６の端上に固定さ
れる。外側の支持リング４４は、外側のリード部分２６
がカールしたり交差したり或いはボンディング中に接触
パッド２８との整列からずれたりしないようにこの外側
のリード部分を固定する。外側のリード部分を接触パッ
ドへ接合する前及び接合する間に該リード部分を固定す
るために外側の支持リング４４を使用することについて
の詳細な説明は、参考としてここに取り上げる本発明の
譲受人に譲渡された１９８６年８月８日出願のダビット
・ハロウェル及びジョーン・ソフィア氏の「外側リード
テープ自動化ボンディングシステム（Ｏｕｔｅｒ　Ｌｅ
ａｄ　ＴａｐｅＡｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ　
Ｓｙｓｔｅｍ）Ｊと題する米国特許出願第９００，７８
９号に記載されている。
内側のリード部分２４の各々は、ＴＡＢフィルム４２の
内周に対して垂直に中央リード開口４６へと延び込んで
いる。ＴＡＢフィルム４２の内周から内方に離間された
内側の支持リング４８は。
内側リード部分２４がカールしたり交差したりその他整
列ずれしたりしないようにする。内側のリード部分は、
内側の支持リング４８から内方に延びていて端区分５２
を形成している。ＴＡＢテープ４２、内側支持リング４
８及び内側リード部分２４は、カバー３６の８３８の巾
にはゾ等しい内側リード部分２４の無フィルム区分５０
を形成する大きさにされる。チップ３２、縁３８、スペ
ース４０及び内側支持リング４８は、チップがこのスペ
ースの中心に来てチップと縁との間に内側支持リングを
受は入れるに充分な領域ができるような大きさにされる
。
ＴＡＢフィルム４２の下面には、導電性金属フィルムの
層５４が接合される。この金属フィルム層５４は、ＴＡ
Ｂフィルム４２の下面全体にわたって完全に延びている
と共に、外側支持リング４４及び内側支持リング４８の
下にも延びている。
選択されたリード２２ａを金属フィルム５４に電気的に
接続するためにＴＡＢフィルム４２を通して経路５６が
延びている。本発明の１つの特定の実施例においては、
金属フィルム５４に接続されるリード２２ａは、互いに
離間された複数の経路５６によって接続される。
本発明のＴＡＢ半導体パッケージ１ｏは、標準的なテー
プ自動化ボンディングのやり方に従って先ずチップ３２
をＴＡＢテープ２０に接合することによって組み立て−
られる。チップ３２は、中央開口４６の内部において、
内側支持リング４８の内周によって画成された領域内で
ＴＡＢテープ２０に接合され、内側のリード端区分５２
がチップ３２上のボンディング点に接続される。
テープボンディングの後に、チップ３２は保護ハウジン
グ１８内に包囲される。ベース３４はチップ３２の下に
配置されそしてカバー３６がベースの上に配置される。
エポキシ又は他の適当な接着剤を使用し、カバーの縁３
８の上面においてカバー３６とベースとが互いにシール
される。テープが接合されたチップのサブ組立体は、Ｔ
ＡＢフィルム及び内側リード部分２４の導電性無フィル
ム区分５０が縁３８とカバー３６との間に配置されそし
てそれらの間に接着剤が塗布されるように配置される。
ＴＡＢ半導体パッケージ１０は、自動装置によって組み
立てることができる。ＴＡＢテープ２０には、組み立て
られたパッケージ１０をテストするために通常の除去可
能なテストパッド（図示せず）が設けられる６組み立て
及びテストの後に、ＴＡＢ半導体パッケージはプリント
回路基板１２上に配置される。第３図に示すように、パ
ッケージ１０は、ハウジング１８のベース３４及びり−
ドがプリント回路基板１２に隣接しそしてハウジングの
カバー３６及び金属フィルム５４が露出されるようにプ
リント回路基板上に取り付けられる。
次いで、外側のリード部分２６がプリント回路基板の接
触バッド２８に取り付けられる。
ＴＡＢ半導体パッケージ１０はチップ３２を保護する。
更に、このパッケージ１０のＴＡＢテープ２０には４０
０本以上のり−ド２２をエツチングすることができる。
従って、パッケージ１０は、超大規模集積半導体チップ
を保護し且つこれをプリント回路基板１２に直接取り付
けるのに使用することができる。
本発明のパッケージ１０は、チップ３２を取り付ける回
路基板１２にこのチップ３２を電気的に接続するために
強化金属リードを必要としない。
これにより、リード組立体及びそれに関連して大きな空
間を包囲するハウジングを設ける必要がなくなる。更に
、複雑なリード組立体及びそれに関連したハウジングを
設ける必要がないので、このパッケージ１０は製造コス
トが非常に安価である。
ＴＡＢテープ２０の下の金属フィルム５４は、経路５６
によってこれに接続されたリード２２ａのための基準平
面即ちグランドプレーンとして働く。これにより、信号
電圧のような急激に変化する電圧を搬送する他のリード
によってリード２２ａのまわりに発生する磁界が減少さ
れ、ひいては、そこに発生する誘導電流及び変化する電
圧が最小とされる。従って、リード２２ａを使用して、
チップ上のサブ回路間で実質的にほとんど変化すること
のない同一の供給電圧即ち基準電圧をチップ上の多数の
サブ回路に供給することができる。
従って、ＣＭＯＳチップの場合には、チップ上の部品に
基準電圧及び電源電圧を供給する金属フィルム５４にリ
ード２２ａを接続することが所望される。それ故、金属
フィルムはこれら電圧のための基準平面と°して働いて
それらの変動を最小にする。更に、ドレイン電圧は、基
準電圧の変化と共に逆に変化する傾向がある。従って、
基準電圧とドレイン電圧との変化によって生じる磁界は
相補的なものとなり、互いに打ち消し合うことになる。
その結果、チップとやり取りされる電圧を搬送するリー
ドにおける磁界の発生及びそれに伴う電圧の変化が最小
とされる。
本発明の第２の実施例が第４図に示されている。第４図
は、ＴＡＢテープ６２の単一の区分に取り付けられた個
々のハウジング１８内にチップが包囲されるような本発
明によるパッケージ組立体６０を示している。ＴＡＢテ
ープには、プリント回路基板１２の接触パッド２８にチ
ップを接続する多数のリード２２と、仮想線で示すよう
にチップ同志を相互接続するためにハウジング１８間に
延びる多数の他のリードとがエツチングされる。
パッケージ組立体６０では、両方のチップのための基準
平面を形成するように全ＴＡＢテープ６２の下に１区分
の金属フィルムが配置されてもよいし、又は個別の基準
平面を形成するように２区分の金属フィルムが各々各チ
ップに隣接して離間されてもよい、３つ以上のチップへ
の拡張は容易に明らかであろう。
第５図は、単一区分の層５４（第２図）ではなくてＴＡ
Ｂテープ２０と共に使用することのできる金属フィルム
の層７０を示している。この金属フィルム７０は、側部
７２と角部７４とを交互に備えており、これらの部分は
約１ないし２ミルだけ互いに離間される。仮想線で示さ
れたリード２２は、種々の組のリード２２ａが個々の側
部７２又は角部７４に電気的に接続されるように配置さ
れる。従って、個々の側部７２及び角部７４は、チップ
に供給される種々の電圧に対して個別の基準平面として
働くことができる。
或いは又、エミッタ結合の論理回路のような成るチップ
は、ＴＡＢテープ２０及びリード２２に取り付けられた
別の形態の基準平面を有することができる。
ここに示す例では、チップ３２、内側支持リング４８．
ＴＡＢフィルム４２及び外側支持リング４４が長方形の
形状を有するものとして示されている。これは、本発明
の半導体パッケージの素子を形成する１つの態様に過ぎ
ない、或いは又、これらの素子は、非直線形状を含む他
の形状のものであってもよい。
以上の説明は、本発明の特定の実施例に限定された。然
し乍ら、本発明において種々の変更や修正を行なっても
、本発明の全ての効果又は幾つかの効果を達成できるこ
とが明らかであろう６例えば、ヒートシンク組立体をカ
バーの上部に取り付けて、チップにより発生された熱を
そこから放出する手段を形成することも所望される。そ
れ故、本発明の心の精神及び範囲内に入るこれらの全て
の修正や変更は特許請求の範囲内に包含されるものとす
る。
【図面の簡単な説明】
第１図は、電子回路を含むプリント回路基板に取り付け
られた本発明のＴＡＢ半導体パッケージを示す斜視図、 第２図は、本発明の分解したＴＡＢ半導体部品をハウジ
ングのベースから示す分解図。 第３図は、本発明のＴＡＢ半導体パッケージの断面図、 第４図は１本発明のＴＡＢ半導体パッケージの別の実施
例を示す斜視図、そして 第５図は、本発明のＴＡＢ半導体パッケージと共に使用
される金属フィルムの別の実施例を示す上面図である。 １０・・・本発明の半導体パッケージ １２・・・プリント回路基板 １４・・・通常の半導体パッケージ １６・・・他の部品　　１８・・・ハウジング２０・・
・ＴＡＢテープ ２２・・・導電性リード ２４・・・内側のリード部分 ２６・・・外側のリード部分 ２８・・・接触パッド ３２・・・チップ　　３４・・・ベース３６・・・カバ
ー　　３８・・・縁 ４０・・・スペース　４２Φ・・フィルム４４・・・外
側支持リング ４６・・・中央開口 ４８・・・内側支持リング ５０・・・無フィルム区分 ５２・・・端区分 ５４・・・金属フィルム層 ５６・・・経路

Claims (8)

    【特許請求の範囲】
  1. （１）１つ以上の製造された半導体チップを保護するた
    めの半導体パッケージにおいて、 ａ）各チップを包囲するハウジングと、 ｂ）各ハウジングの少なくとも一部分を取り巻くテープ
    フィルムの区分より成るテープ自動化ボンディングテー
    プの区分と、 ｃ）上記テープフィルム上に設けられた少なくとも１つ
    の導電性リードとを具備し、その内側のリード部分は上
    記ハウジングを通してチップに接続されそしてその外側
    のリード部分は外部回路に接合するように上記テープフ
    ィルムの外周部を越えて延びており、これにより、チッ
    プが上記リードによって上記回路に電気的に接続される
    ようにされたことを特徴とする半導体パッケージ。
  2. （２）上記リードの内側リード部分の周りに配置されて
    上記テープフィルムから離間され、上記リードの内側リ
    ード部分の無フィルム部分を形成するような内側支持リ
    ングを更に備えた請求項１に記載の半導体パッケージ。
  3. （３）上記内側支持リングは、上記リードの内側リード
    部分の端から離間される請求項１に記載の半導体パッケ
    ージ。
  4. （４）上記ハウジングは、チップを収容するための空間
    を形成するカバーと、該カバーに取り付けられたベース
    とを備えている請求項１に記載の半導体パッケージ。
  5. （５）上記ハウジングは、チップが収容される空間を画
    成する突出縁を有するカバーと、この縁に取り付けられ
    たベースとを備え、そして 上記テープフィルム及び上記内側支持リングは、上記リ
    ードの内側リード部分の上記無フィルム区分が少なくと
    も上記カバーの縁によって画成された領域を抱くような
    大きさにされる請求項２に記載の半導体ハウジング。
  6. （６）上記リードの外側リード部分の端の上に外側支持
    リングが配置され、この外側支持リングはテープフィル
    ムから離間される請求項１に記載の半導体パッケージ。
  7. （７）上記テープフィルムは絶縁誘電体材料より成り、 上記リードを支持する上記テープフィルムの面とは反対
    のテープフィルム面に導電性フィルムが取り付けられ、
    そして 上記リードの少なくとも１つは上記テープフィルムを通
    して上記導電性フィルムに電気的に接続される請求項１
    に記載の半導体組立体。
  8. （８）上記金属フィルムと電気的に接触する上記リード
    は経路によって相互接続される請求項７に記載の半導体
    組立体。
JP63141455A 1987-06-08 1988-06-08 半導体パッケージ Granted JPH0191442A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US059051 1987-06-08
US07/059,051 US4914741A (en) 1987-06-08 1987-06-08 Tape automated bonding semiconductor package

Publications (2)

Publication Number Publication Date
JPH0191442A true JPH0191442A (ja) 1989-04-11
JPH0525390B2 JPH0525390B2 (ja) 1993-04-12

Family

ID=22020519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63141455A Granted JPH0191442A (ja) 1987-06-08 1988-06-08 半導体パッケージ

Country Status (8)

Country Link
US (1) US4914741A (ja)
EP (1) EP0298607B1 (ja)
JP (1) JPH0191442A (ja)
KR (1) KR970003910B1 (ja)
AU (1) AU608327B2 (ja)
CA (1) CA1279733C (ja)
DE (1) DE3889018T2 (ja)
IL (1) IL86643A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843695A (en) * 1987-07-16 1989-07-04 Digital Equipment Corporation Method of assembling tab bonded semiconductor chip package
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
US5156983A (en) * 1989-10-26 1992-10-20 Digtial Equipment Corporation Method of manufacturing tape automated bonding semiconductor package
GB9018763D0 (en) * 1990-08-28 1990-10-10 Lsi Logic Europ Mounting of electronic devices
US5289032A (en) * 1991-08-16 1994-02-22 Motorola, Inc. Tape automated bonding(tab)semiconductor device and method for making the same
US5550323A (en) * 1991-08-28 1996-08-27 Lsi Logic Corporation Mounting of electronic devices
US5831836A (en) * 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
JPH0637241A (ja) * 1992-07-17 1994-02-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
US5861662A (en) * 1997-02-24 1999-01-19 General Instrument Corporation Anti-tamper bond wire shield for an integrated circuit
US6114635A (en) * 1998-07-14 2000-09-05 Tfr Technologies, Inc. Chip-scale electronic component package
US6752024B2 (en) * 2001-08-16 2004-06-22 Neil R. Davie Valve packing gland pressure sensing by capacitance measurement
CN101296842B (zh) * 2005-10-17 2012-05-09 贝尔直升机特克斯特龙有限公司 用于垂直升降飞行器的翼状物、机舱和/或机身上的减阻的等离子体激励器
CA2732100C (en) * 2008-07-31 2013-11-26 Bell Helicopter Textron Inc. System and method for aerodynamic flow control
KR101435194B1 (ko) 2012-04-26 2014-09-01 주식회사 세아에삽 플럭스 코어드 용접 와이어와 그의 제조 방법 및 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657805A (en) * 1970-01-02 1972-04-25 Texas Instruments Inc Method of housing semiconductors
US4064552A (en) * 1976-02-03 1977-12-20 Angelucci Thomas L Multilayer flexible printed circuit tape
US4218701A (en) * 1978-07-24 1980-08-19 Citizen Watch Co., Ltd. Package for an integrated circuit having a container with support bars
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
US4355463A (en) * 1980-03-24 1982-10-26 National Semiconductor Corporation Process for hermetically encapsulating semiconductor devices
US4577214A (en) * 1981-05-06 1986-03-18 At&T Bell Laboratories Low-inductance power/ground distribution in a package for a semiconductor chip
JPS582054A (ja) * 1981-06-26 1983-01-07 Fujitsu Ltd 半導体装置
US4472876A (en) * 1981-08-13 1984-09-25 Minnesota Mining And Manufacturing Company Area-bonding tape
US4621278A (en) * 1981-12-30 1986-11-04 Sanyo Electric Co., Ltd. Composite film, semiconductor device employing the same and method of manufacturing
US4466183A (en) * 1982-05-03 1984-08-21 National Semiconductor Corporation Integrated circuit packaging process
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
DE3512628A1 (de) * 1984-04-11 1985-10-17 Moran, Peter, Cork Packung fuer eine integrierte schaltung
US4674808A (en) * 1985-11-12 1987-06-23 Fairchild Semiconductor Corporation Signal ground planes for tape bonded devices
JPS62143447A (ja) * 1985-12-18 1987-06-26 Hitachi Ltd 配線フイルムおよびそれを用いた半導体装置

Also Published As

Publication number Publication date
US4914741A (en) 1990-04-03
EP0298607A2 (en) 1989-01-11
AU1745488A (en) 1988-12-08
KR970003910B1 (ko) 1997-03-22
EP0298607A3 (en) 1989-09-06
IL86643A (en) 1992-02-16
IL86643A0 (en) 1988-11-30
DE3889018T2 (de) 1994-09-29
EP0298607B1 (en) 1994-04-13
CA1279733C (en) 1991-01-29
DE3889018D1 (de) 1994-05-19
JPH0525390B2 (ja) 1993-04-12
KR890001182A (ko) 1989-03-18
AU608327B2 (en) 1991-03-28

Similar Documents

Publication Publication Date Title
US5637828A (en) High density semiconductor package
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
US4074342A (en) Electrical package for lsi devices and assembly process therefor
JPH0191442A (ja) 半導体パッケージ
US6995043B2 (en) Methods for fabricating routing elements for multichip modules
KR100253028B1 (ko) 반도체장치용다층리드프레임
JPH07283341A (ja) 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ
US6329708B1 (en) Micro ball grid array semiconductor device and semiconductor module
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
US5156983A (en) Method of manufacturing tape automated bonding semiconductor package
US6317333B1 (en) Package construction of semiconductor device
JP2001085602A (ja) 多重チップ半導体モジュールとその製造方法
JPH01310598A (ja) 電子回路用ハウジング
GB2117564A (en) Mounting one integrated circuit upon another
US6037656A (en) Semiconductor integrated circuit device having short signal paths to terminals and process of fabrication thereof
JP2002135080A (ja) 弾性表面波装置及びその製造方法
USH1267H (en) Integrated circuit and lead frame assembly
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2817712B2 (ja) 半導体装置及びその実装方法
JPH04349640A (ja) アナログ・デジタル混在集積回路装置実装体
US7754976B2 (en) Compact circuit carrier package
JPH06216306A (ja) 半導体素子アセンブリ用内部キャパシタ配設構造およびその配設方法
JP2591999Y2 (ja) 集積回路のパッケージの構造
JP3904273B2 (ja) 半導体装置
JP3248117B2 (ja) 半導体装置