JPH0158566B2

JPH0158566B2 -

Info

Publication number: JPH0158566B2
Application number: JP58103057A
Authority: JP
Inventors: Kenji Shiroshita
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1983-06-09
Filing date: 1983-06-09
Publication date: 1989-12-12
Also published as: JPS59229734A

Description

【発明の詳細な説明】この発明はビデオテープレコーダ（以下
「VTR」という）に関し、特にオートトラツキン
グ式VTRの可動ヘツドによるオートトラツキン
グ用パターン発生部分の改良に関するものであ
る。

ヘリカルスキヤンニング方式VTRにおいては、
静止、スロー再生あるいは高速再生時に、信号が
記録された磁気テープのビデオトラツクとビデオ
ヘツド軌跡とが一致しなくなる。このため、再生
画質が劣化する。そこで、ビデオヘツドをたとえ
ば圧電素子上に取付け、圧電素子によつてビデオ
ヘツドを変位させ、ビデオトラツクとビデオヘツ
ド軌跡とを一致させて良好な画質を得るという方
法が従来より行なわれている。これは、可動ヘツ
ドによるオートトラツキングと呼ばれている（以
下単に「AT」と呼ぶ）。

このATの方式の１つとして、コントロールパ
ルスとキヤプスタンモータのFG信号を用いた絶
対位相方式が知られている。また、他の方式とし
て、１ビデオトラツクごとに相異なる周波数で記
録されたパイロツト信号を用いたパイロツト信号
方式（４種類のパイロツト周波数を順次切換えて
使用するため、4f方式とも呼ばれる。）が知られ
ている。ここでは4f方式を例にとり説明する。

4f方式におけるビデオテープの記録パターンを
第１図に、AT系ブロツク図を第２図に、1/4ス
ロー再生時の固定ヘツドとビデオトラツクとの関
係の一例を第３図に、1/4スロー再生時の可動ヘ
ツド駆動パターンの一例を第４図に、従来装置の
可動ヘツド駆動パターン発生器１７の構成図を第
５図に、従来装置よる可動ヘツド駆動パターン作
成用パターンメモリの一例を第６図に、さらに従
来の可動ヘツド駆動パターンの一例を第７図に示
す。

図において、１はビデオテープ、２，２ａ，２
ｂ，２ｃはビデオトラツク（以上第１図）、３ａ，
３ｂはそれぞれ回転シリンダ（図示せず）の180゜
隔てた相対する周面部に取付けられたビデオヘツ
ド、４ａ，４ｂはそれぞれビデオヘツド３ａ，３
ｂを取付ける圧電素子、５はビデオヘツド３ａ，
３ｂからの信号を選択するためのヘツド切換信号
（Ｈ−SW）、６ａ，６ｂはそれぞれビデオヘツド
３ａ，３ｂにより得られた再生信号、７ａ，７ｂ
は増幅器、８は再生信号６ａ，６ｂのいずれかを
選択するスイツチ回路、９は再生信号からパイロ
ツト信号を取出すためのフイルタ、１０は再生さ
れたパイロツト信号（f_P）、１１はキヤリア信号
（f_CR）、１２は平衡混合器、１３ａ，１３ｂは帯
域通過フイルタ、１４ａ，１４ｂは振幅検出器、
１５は比較演算器、１６はVTR動作モード信号
（MD）、１７は可動ヘツド駆動パターン発生器
（P.T.G.）、１８ａ，１８ｂは低域通過フイルタ、
１９ａ，１９ｂは圧電素子４ａ，４ｂを駆動する
ための増幅器（以上第２図）、２０は可動ヘツド
を固定した場合のヘツド軌跡（「固定ヘツド軌跡」
と呼ぶ）、２１は通常の記録・再生時のビデオテ
ープ１上のヘツド軌跡（「通常ヘツド軌跡」と呼
ぶ）、２２は通常再生速度に対する速度ベクトル
（vs）（「再生速度ベクトル」と呼ぶ）、２３は1/4
スロー再生速度に対する速度ベクトル（1/4vs）
（「1/4スロー速度ベクトル」と呼ぶ）、２４は1/4
スロー再生時のビデオテープ１上のヘツド軌跡
（「1/4スロー時ヘツド軌跡」と呼ぶ）（以上第３
図）、２５（２５ａ，２５ｂ，２５ｃ，２５ｄ，
２５ｅ）は1/4スロー再生時の可動ヘツド駆動パ
ターン、２６は静止再生時の可動ヘツド駆動パタ
ーン（「スチルパターン」と呼ぶ）、２７はテープ
の移動に対応するパターン（「テープ移動パター
ン」と呼ぶ）（以上主として第４図、第７図）、２
８は可動ヘツド駆動パターン発生器１７の制御
部、２９はスチルパターン用メモリ、３０はトラ
ツキングエラーパターン用メモリ（以下「エラー
パターンメモリ」という）、３１はトラツキング
エラーパターン補正用演算器（以下「エラー補正
演算器」という）、３２は駆動パターン演算器兼
メモリ、３３はスチルパターン（P_N）、３４はエ
ラーパターン（E_N）、３５（３５ａ，３５ｂ）は
駆動パターン（O_N1、O_N2）、３６ａ，３６ｂはデ
ジタル／アナログ変換器（以上主として第５図、
第６図）である。

第１図に戻つて、ヘリカルスキヤンニング方式
VTRの4f方式で記録されたパイロツト信号f₁，
f₂，f₃，f₄は、一般にそれぞれ102KHz、118KHz、
164KHz、148KHzである。このように、Ｙ信号、
Ｃ信号に比べて十分低周波で、かつ隣り合うパイ
ロツト信号の差が16KHzと46KHzというように所
定の値に設定してある。また、f₁とf₃とは一方の
アジマス（CH1ヘツド）側、f₂とf₄とは他方のア
ジマス（CH2ヘツド）側のビデオトラツクに重
畳されている。

第２図において、ビデオヘツド３ａ，３ｂは異
なるアジマスを持ち、それぞれ回転シリンダ（図
示せず）の周面上に、180゜隔てて取付けられてい
る。上記ビデオヘツド３ａ，３ｂはバイモルフ等
の圧電素子４ａ，４ｂ上に取付けられている。こ
こに、ビデオヘツド３ａ，３ｂと圧電素子４ａ，
４ｂとを含めたものを可動ヘツドと呼ぶ。可動ヘ
ツドは回転シリンダの回転方向に対し垂直方向に
変位できる構成にしてある。ビデオヘツド３ａと
３ｂとの切換信号（Ｈ−SW）５がハイレベル(H)
のとき、ビデオヘツド３ａが記録、再生状態にあ
るとする。すなわち、ビデオヘツド３ａ，３ｂを
それぞれCH1側、CH2側とする。

次に動作について説明する。第１図および第２
図を主として参照して、まず通常再生モード時の
動作を説明する。

今、パイロツト信号f₁が記録されたビデオトラ
ツク２ａを、ビデオヘツド３ａがトレースしてい
るとする。このとき、隣接トラツクに記録されて
いるパイロツト信号f₂とf₄とがクロストーク信号
として再生信号６ａに混入する。再生信号６ａは
再生アンプ７ａにより増幅され、スイツチ回路８
を通りパイロツト信号を選択的に通すフイルタ９
により、再生パイロツト信号（f_P）１０が得られ
る。f_P１０はf₁とクロストークとしてのf₂，f₄と
を含む。キヤリア信号（f_CR）１１をf₁と同じ周波
数に設定し、f_P１０とf_CR１１とを平衡混合器１２
に入力する。これによつて、平衡混合器１２の出
力には、｜f₁−f₄｜＝46KHzと｜f₁−f₂｜＝16KHz
成分が発生する。中心周波数16KHzの帯域通過フ
イルタ１３ａと中心周波数46KHzの帯域通過フイ
ルタ１３ｂとにより、それぞれの成分を抽出し、
それぞれの検波回路１４ａ，１４ｂで直流レベル
に変換し、それぞれを比較演算器１５で比較す
る。もし、検波回路１４ａの出力が検波回路１４
ｂの出力より大ならば、ビデオヘツド３ａはパイ
ロツト信号f₂が記録されているビデオトラツク２
ｂ側に片寄つていることを意味する。

マイクロコンピユータ等で構成される駆動パタ
ーン発生回路１７では、比較演算器１５の出力と
通常再生、静止再生、スロー再生等を示すVTR
動作モード信号１６とに基づき、この片寄りを修
正するための可動ヘツド駆動信号を発生する。そ
して、上記可動ヘツド駆動信号を圧電素子４ａが
異常振動を発生しない程度に平滑する低域通過フ
イルタ１８ａで平滑し、可動ヘツド駆動アンプ１
９ａを介して圧電素子４ａに供給する。この結
果、ビデオヘツド３ａで再生される隣接トラツク
からのパイロツト信号のクロストーク量のバラン
スが変化し、サーボループが形成される。

また、CH2側についてもほぼ同様に動作が行
なわれる。

なお、ここでは説明を省略するが、ビデオヘツ
ド３ａ，３ｂの片寄りを修正する信号を小さくす
るように、キヤプスタンモータ制御系（図示せ
ず）も動作している。

さて、次にスロー再生モードにおける可動ヘツ
ドの制御動作について説明する。

第３図において、通常ヘツド軌跡２１はビデオ
ヘツド３ａ（または３ｂ）のヘツド軌跡２０と通
常再生速度ベクトル２２との合成ベクトルとして
表わすことができる。したがつて、ビデオテープ
１が記録時と同じ速度vsで動いている限り、通常
ヘツド軌跡２１はビデオトラツク２と平行関係が
保たれる。

ところが、スロー再生時において、ビデオテー
プの移動速度が、たとえば1/4になつた場合には、
再生速度ベクトルは1/4vsとなる。よつて、この
１／４vsの1/4スロー速度ベクトル２３とビデオヘツ
ド３ａの軌跡２０との合成ベクトルとして、1/4
スロー時ヘツド軌跡２４が得られる。また、この
１／４スロー時ヘツド軌跡２４は、ビデオテープ１
の移動に伴い、２４ａ，２４ｂ，２４ｃおよび２
４ｄのように変化する。このとき、良好な信号を
得るためには、圧電素子４ａを変位させて、ビデ
オヘツド３ａを通常再生時ヘツド軌跡２１と一致
させる必要がある。

ビデオヘツド３ａを回転シリンダの回転方向に
対して垂直上方（第３図において右上の方向）に
変位させるのを負の方向として、第３図における
１／４スロー時ヘツド軌跡２４ａ〜２４ｄに対する
ビデオヘツド駆動パターンを、第４図において、
１／４スロー再生時ヘツド駆動パターン２５ａ〜２
５ｄとして示す。この1/4スロー再生時ヘツド駆
動パターン２５ａ〜２５ｄはＨ−SW５の1/2周
期で−1Pになるような三角形スチルパターン２
６と、ビデオトラツク２ａの移動に対応するテー
プ移動パターン２７との合成により得られる。従
来の4f方式においては、テープ移動パターン２７
を作るための外部信号を特に用いていない。そこ
で、テープ移動パターン２７をミストラツク量に
対応した信号から得なければならない。

第５図は、上記従来の装置における駆動パター
ン発生回路１７の構成例である。図において、制
御部２８は、VTR動作モード信号（MD）１６
に基づき、各種パターンの中から所定のものを選
択し、Ｈ−SW５に同期した所定のタイミングで
メモリの内容を駆動パターン演算器兼メモリ３２
に転送する。同様に、制御部２８は、エラーパタ
ーンメモリ３０およびミストラツク量に対応した
信号、たとえば比較演算器１５の出力によりエラ
ーパターンを修正するエラー補正演算器３１を制
御する。駆動パターン演算器兼メモリ３２はスチ
ルパターンメモリ２９の出力スチルパターン
（P_N）３３とエラーパターンメモリ３０の出力エ
ラーパターン（E_N）３４とにより駆動パターン
３５を演算し、求める。以上の部分は、通常マイ
クロコンピユータで構成される。なお、駆動パタ
ーン３５ａ，３５ｂは、一般にデジタル／アナロ
グ変換器３６ａ，３６ｂでそれぞれデジタル信号
からアナログ信号に変換される。以下、駆動パタ
ーン３５ａ，３５ｂの発生方法について説明す
る。

第６図ａにおいては、１フイールドをたとえば
８分割し、それぞれのブロツクに対応したスチル
パターンメモリ２９、エラーパターンメモリ３
０、および可動ヘツドを駆動するための駆動パタ
ーンメモリ３２ａが設けられ、テープ移動パター
ン２７をエラーパターンメモリ３０の内容に対応
させている。ここで、たとえば第４ブロツクを考
えてみる。駆動パターンメモリ３２ａの第４番目
の内容O₄は、スチルパターンメモリ２９とエラ
ーパターンメモリ３０のそれぞれ第４番目の内容
の和で構成され、 O₄＝P₄＋E₄ ……(1) で表わされる。このO₄で可動ヘツドを駆動した
結果、第２図に示す第１の振幅検出器１４ａの出
力が第２の振幅検出器１４ｂより大であれば、ビ
デオヘツド３ａを下げなくてはならない。したが
つて、エラーE₄を所定の値だけ増す必要がある。

現時点のエラーをE₄（t₀）とし、補正後のエラ
ーをE₄（t₁）、所定の値をαとおけば E₄（t₁）＝E₄（t₀）＋α ……(2) となる。逆に、第１の振幅検出器１４ａの出力が
小であれば E₄（t₁）＝E₄（t₀）−α ……(3) となる。このようにして得られたエラーパターン
メモリ３０の内容は、テープ移動パターン２７と
基本的に一致する。

第４図におけるA1−A2のパターンを第６図ａ
のメモリで表わしたものが、第６図ｂである。こ
の第６図ｂにおいて、スチルパターンメモリ２
９、エラーパターンメモリ３０、駆動パターンメ
モリ３２ａに対応するものが、それぞれスチルパ
ターン３３、エラーパターン３４、駆動パターン
３５である。

さて、エラーE_N（Ｎ＝１、２、…、８）は、上
記(2)式または(3)式で補正されるものの、第４図に
おけるA1−A3を補正したのであつて、B1−B3
を与えるものではない。したがつて、B1−B3を
得るためにA1−A3の傾きΔAを計算により求め、
ΔAをA1−A3に相当するエラーパターンメモリ
３０に加えている。エラーパターンメモリ３０の
内容をE_N（Ｎ＝１、２、…、８）とし、傾き（A1
とA2の差）をΔとすれば E_N（t₁）＝E_N（t₀）±α＋2Δ ……(4) と表わせる。また、D1−D3の間にE1−E3に移行
するか、A1′−A3′に移行するかは得られたE_N
（t₁）で判定し、もしA1′−A3′に移行するのであ
れば E_N（t₁）＝E_N（t₀）±α＋2Δ−2P ……(5) のようにエラーパターンメモリ３０の内容を修正
する。

第７図に、上記手法により1/4スロー時の駆動
パターンの一例を示す。A1→A2→A4→B1→…
→C4→D1までは、上記(4)式によるパターンであ
り、D2→D4′→A1′は上記(5)式によるパターンで
ある。なお、第７図においては、簡単のために１
フレームの分割数Ｎを無限大とした。

従来のスロー再生時ヘツド駆動パターンは以上
のような方法で発生されていた。よつて、駆動パ
ターンは第７図のA2点、A4点、B2点、B4点の
ごとく、鋭角部分が生じた。このような鋭角を有
するパターンでバイモルフ等の圧電素子を駆動す
ると、鋭角部分で異常な振動を生じることがある
ため、鋭角部分を滑らかにするようなフイルタを
用いる必要があつた。また、エラーパターンによ
り、駆動パターンを予測して決めなくてはならな
いので、この予測計算に時間をとられ、１フイー
ルドの分割数が大きくとれないという欠点があつ
た。

この発明は、上述の従来のVTRの欠点を除去
するためになされたものである。この発明の目的
は、スロー再生時におけるヘツド駆動パターンの
発生方式を改良し、可動ヘツドの追従性を改善し
て、良好な再生画像を得るようにしたVTRを提
供することである。

この発明は、簡単に言えば、テープの移動量を
示す信号、例えばテープ移動速度に対応した周波
数信号によりエラー信号を予測するカウンタを導
入することにより、予測計算時間を短縮し、か
つ、スチルパターンをビデオトラツクをトレース
するためのトラツキング用パターンと、１フイー
ルドおきに繰返されるトラツキング用パターンの
終点と始点とをなめらかにつなぐ回送用パターン
と、可動ヘツドを隣々接のトラツクに移動するた
めの２トラツクピツチシフト用に分け、それぞれ
のパターンをメモリに予め記憶しておき、必要に
応じて該メモリから各パターンを読出して使用す
ることにより、可動ヘツド駆動パターンの平滑化
と予測計算の簡単化を図り、可変速スロー再生の
ようにテープ速度が変化していく場合にも、良好
な駆動パターンを発生できるようにしたパターン
発生手段を設けたVTRである。

この発明の上述の目的と特徴は、図面を参照し
て行なう以下の実施例の説明から一層明らかとな
ろう。

第８図は、この発明の一実施例の可動ヘツド駆
動パターン発生回路１７の構成図である。図にお
いて、４０はスチルパターンメモリ、４１はエラ
ーカウンタ、４２はエラー補正演算器兼メモリで
ある。なお、その他の部分の構成は、第５図のも
のと同様であり、同一または相当する部分には同
一の番号を付してここでは説明は省略する。ま
た、この可動ヘツド駆動パターン発生回路１７を
含むAT系回路の構成は、従来例で説明した第２
図の構成と同様であり、その説明もここでは省略
する。

第９図は、この実施例の動作における主要信号
のタイミング図を示す。さらに、第１０図および
第１１図は、それぞれ正方向1/4スロー再生、逆
方向1/4スロー再生に対するこの実施例の駆動パ
ターンの一例である。第１０図および第１１図に
おいて、２７はテープ移動パターン、４３はエラ
ーパターン、４４ａはスチルパターンのトラツキ
ングパターン、４４ｂは回送パターン、４４ｃは
−2Pシフトパターン、４４ｄは＋2Pシフトパタ
ーン、４５および４６は正方向および逆方向の1/
４スロー再生時ヘツド駆動パターンの一例である。

次に、この実施例の動作について説明する。

第８図において、制御部２８はVTRの動作モ
ード信号１６により、各モード対応の基本パター
ンメモリ（図示せず）の中から、たとえばスチル
パターンメモリ４０を選択する。さらに、制御部
２８は、第９図のCLCKに示すようなＨ−SW信
号５に同期した１フイールドをたとえば８分割す
るタイミングで順次スチルパターン（P_N）３３
を出力させる。なお、スチルパターン３３のう
ち、トラツキングパターン４４ａ、回送パターン
４４ｂ、−2Pシフトパターン４４ｃ、および＋2P
シフトパターン４４ｄのいずれを選択するかは、
たとえば第１０図に示すように、Ｈ−SW信号と
エラー補正演算器４２からの2Pシフト指令信号
2P−SFTとにより行なう。

第１０図において、B1−B2、B3−B4、B5−
B6、B7−B8、B9′−B10ではトラツキングパタ
ーン４４ａが、B2−B3、B4−B5、B6−B7では
回送パターン４４ｂが、B8−B9で−2Pシフトパ
ターン４４ｃが選ばれている。

エラーカウンタ４１は制御部２８が出力する第
９図のCLCKに類似のエラー初期値設定指令信号
LOADによりエラー補正演算器兼メモリ４２の
エラー出力E_Nを初期値とし、テープ移動速度に
対応した速度パルスＶ pls（たとえばキヤプスタ
ンモータのFG信号）をカウントし、エラー信号
Ｅを得る。また、この結果、第１０図のA1−A3
のようなテープ移動パターン２７を得る。なお、
制御部２８からは、テープが順方向に移動してい
るか否かを示す信号Ｆ／Ｒが出力され。このＦ／
Ｒ信号によりエラーカウンタ４１はカウントアツ
プまたはカウントダウンする。

エラー補正演算器兼メモリ４２はエラーカウン
タ４１の出力（エラー信号）Ｅを第９図のCLCK
に類似の読込信号RD−ERによりサンプリング
し、エラーパターン（E_N）３４として駆動パタ
ーン演算器兼メモリ３２に伝達する。

一方、エラー補正演算器兼メモリ４２はトラツ
キングエラーを検出する比較演算器１５の出力に
よりエラーパターン（E_N）を補正する。今、E_N
を所定の値だけ増す必要があるとすれば、補正値
E_N ^*は E_N ^*＝E_N＋α ……(6) で、逆に減らす必要があるとすれば E_N ^*＝E_N−α ……(7) で表わされる。この様子を第９図に示す。なお、
当然のことながら、増減の必要がなければエラー
パターンE_Nは補正されない。

E_NまたはE_N ^*の値が所定の値を越えた場合、す
なわち駆動パターン３５ａ，３５ｂが一方向に片
寄りすぎた場合には、２トラツクピツチ分の補正
を行なう必要が生じる。この場合、エラー補正演
算器兼メモリ４２はこの補正指令を2Pシフト指
令信号2PSFTとして制御部２８に伝達する。

なお、駆動パターン演算器兼メモリ３２等の動
作については、上述の第５図において説明した従
来例の動作と同様である。

次に、第１０図を参照して、駆動パターンの生
成を説明する。

エラーパターン(E)４３は、トラツキングエラー
を検出しながら逐次補正されている。よつて、一
般に、第９図に示すような形になる。

一方、スチルパターン４４は、エラーE_Nが所
定値内である場合、トラツキングパターン４４ａ
と回送パターン４４ｂとの繰り返しとなる。この
とき、正方向1/4スロー再生時駆動パターン４５
は、A1→A2→A3→…→A8のごとく得られる。
今、A6〜A8の間で、−2Pシフトする必要が生じ
たとすると、2PSFT信号が、制御部２８に伝達
される。その結果、A8→A9′とすべく、−2Pシフ
トパターン４４ｃが選択される。そして、正方向
１／４スロー再生時駆動パターン４５がA9′に到達
したとき、エラーパターン(E)４３は、A9に到達
している。ここで、エラーパターン(E)４３を−２
トラツクピツチ分シフトすれば、A9′→A10→
A11…なる正方向1/4スロー再生時駆動パターン
４５は、トラツキングパターン４４ａと回送パタ
ーン４４ｂとからなるスチルパターン４４と、エ
ラーパターン４３から得られる。

なお、この−２トラツクピツチシフトにより、
もしビデオトラツク２ａが再生されていたとする
と、次に、ビデオトラツク２ｃが再生されること
になる。

第１１図に示す逆方向1/4スロー再生も同様に
行なわれる。

なお、上述の説明および構成においては、簡単
のために、テープ移動パターン２７とエラーパタ
ーン４３とを一致させた。しかしながら、これら
は必ずしも一致しているわけではなく、また一致
していないと不都合が生じるわけでもない。

以上のように、スロー再生時の駆動パターンを
ビデオトラツクをトレースするためのトラツキン
グ用パターン４４ａと、１フイールドおきに繰返
されるトラツキング用パターン４４ａの終点と始
点とをなめらかにつなぐ回送用パターン４４ｂ
と、可動ヘツドを隣々接のトラツクに移動するた
めの−2Pシフトパターン４４ｃ、＋2Pシフトパタ
ーン４４ｄからなる出力パターンと、テープ移動
速度に対応した速度パルスＶ plsを計数して得
られるエラーパターン(E)４３とにより得ているの
で、基本的に滑らかな駆動パターンが得られる。

また、エラーパターンの予測演算の必要もな
く、したがつて演算誤差の問題も生じくことな
く、テープ移動速度が変化するような場合にも十
分に追従できるという利点がある。

さらにまた、演算は単にエラーパターン(E)４３
とスチルパターン４４の合成のみで行なわれるの
で、その演算時間が従来の装置に比べて短くでき
る。したがつて、１フイールド当たりの分割数を
比較的大きくとれ、滑らかな駆動パターンを得る
ことができる。

さらにまた、駆動パターンが滑らかになること
から、平滑フイルタ１８ａ，１８ｂはたとえば非
常に簡単なＲ−Ｃ型の積分フイルタで対応できる
可能性が生じる。

なお、上記実施例ではCH1側についてのみ説
明したが、CH2側についても同様である。

また、CH1とCH2とが異なるアジマス角を持
つもので説明したが、同一アジマス角を有する場
合についても同様の効果が得られる。さらにま
た、正逆1/4スロー再生を例にとつて説明したが、
超低速、静止を含む他の速度での再生についても
有効であることを指摘しておく。

また、ヘツド駆動アクチユエータとして圧電素
子を例に説明したが、たとえばムービングコイル
等の他の装置であつても構わない。

また、１フイールドを８分割した場合について
説明したが、分割数は８より大でも小でもよい。

また、VTRの方式を4f方式として説明したが、
再生されるビデオ信号のレベルの増減によりエラ
ーパターンを得る方式のものにも応用できること
を付言しておく。

また、パターン発生回路１７は、この実施例で
はマイクロコンピユータとカウンタとデジタル／
アナログ変換器とで構成した。しかし、たとえば
カウンタも含めてマイクロコンピユータで構成す
ることもできる。逆に、マイクロコンピユータを
使用せずに、デイスクリートな回路で構成しても
よい。

以上のように、この発明によれば、スロー再生
時のヘツド駆動アクチユエータ駆動パターンをビ
デオトラツクをトレースするためのトラツキング
用パターンと、１フイールドおきに繰返されるト
ラツキング用パターンの終点と始点とをなめらか
につなぐ回送パターンと、可動ヘツドを隣々接の
トラツクに移動するための−2Pシフトパターン、
＋２シフトパターンから構成される出力パターン
と、テープ移動速度とトラツキングエラー信号に
基づいて得られるエラーパターンとの合成により
得ているので、テープ移動速度が変化するような
場合にも非常に滑らかでかつ忠実な可動ヘツド駆
動パターンを発生でき、良好な再生画面を得るこ
とができる。

【図面の簡単な説明】

第１図は4f方式におけるビデオテープの記録パ
ターンを示す原理図である。第２図は従来のAT
系ブロツク図である。第３図は1/4スロー再生時
の固定ヘツドとビデオトラツクとの関係を示す原
理図である。第４図は1/4スロー再生時の可動ヘ
ツド駆動パターンの波形関係図である。第５図は
従来の装置における可動ヘツド駆動パターン発生
回路の構成図である。第６図は従来の装置におけ
る可動ヘツド駆動パターン作成用パターンメモリ
の一例を示す図である。第７図は従来の装置にお
ける1/4スロー再生時の可動ヘツド駆動パターン
の波形関係図である。第８図はこの発明の一実施
例の可動ヘツド駆動パターン発生回路の構成図で
ある。第９図は第８図中の主要信号のタイミング
図である。第１０図はこの発明の一実施例による
正方向1/4スロー再生に対する駆動パターンの一
例を示す図である。第１１図はこの発明の一実施
例の逆方向1/4スロー再生に対する駆動パターン
の一例を示す図である。図において、１はビデオテープ（磁気テープ）、
２はビデオトラツク、３ａ，３ｂはビデオヘツ
ド、４ａ，４ｂは圧電素子（ヘツド駆動アクチユ
エータ）、６ａ，６ｂは再生信号、１０は再生さ
れたパイロツト信号、１５は比較演算器、１６は
VTR動作モード信号、１７は可動ヘツド駆動パ
ターン発生回路、１９は可動ヘツド駆動アンプ、
２０は固定ヘツド軌跡、２１は通常ヘツド軌跡、
２２は通常再生速度ベクトル、２３は1/4スロー
速度ベクトル、２４は1/4スロー時ヘツド軌跡、
２５は1/4スロー再生時可動ヘツド駆動パターン、
２６はスチルパターン、２７はテープ移動パター
ン、２８は制御部、２９はスチルパターンメモ
リ、３０はエラーパターンメモリ、３１はエラー
補正演算器、３２は駆動パターン演算器兼メモ
リ、３３はスチルパターン、３４はエラーパター
ン、３５は駆動パターン、３６はデジタル／アナ
ログ変換器、３７は駆動パターン発生回路出力、
４０はスチルパターンメモリ、４１はエラーカウ
ンタ、４２はエラー補正演算器兼メモリ、４３は
エラーパターン、４４はスチルパターン、４４ａ
はトラツキングパターン、４４ｂは回送パター
ン、４４ｃは−2Pシフトパターン、４４ｄは＋
2Pシフトパターン、４５，４６は正方向、逆方
向の1/4スロー再生時駆動パターンを示す。

Claims

【特許請求の範囲】１印加される電気信号に応じて変位するヘツド
駆動アクチユエータと、前記ヘツド駆動アクチユ
エータに結合されたビデオヘツドからなる少なく
とも１対の可動ヘツドを備え、ビデオ信号を記録
された磁気テープのビデオトラツク上を前記可動
ヘツドでトレースすることにより再生信号を得る
装置を含むビデオテープレコーダであつて、前記再生信号に基づいて、前記可動ヘツドのト
ラツキングエラーを検出するトラツキングエラー
検出手段と、静止再生時において、始点と終点を有し、１フ
イールドおきに繰返され、前記ビデオトラツクを
トレースするために前記１フイールド間にほぼ直
線的に１トラツクピツチ移動させるためのトラツ
キング用パターンと、前記トラツキング用パター
ンの終点と始点とをなめらかにつなぎ、前記可動
ヘツドを１トラツクピツチ戻すための回送パター
ンと、前記可動ヘツドを隣々接のトラツクに移動
するための２トラツクピツチシフト用パターンと
を記憶する手段と、前記トラツキングエラー検出手段により得られ
るトラツキングエラー信号と、前記磁気テープの
移動量を示す信号から前記トラツキングエラーを
補正するためのエラーパターンを作成する手段
と、スロー再生時に、前記磁気テープの移動に伴な
い隣々接のトラツクに前記可動ヘツドを移動させ
るか否かを前記エラーパターンに応じて判定し、
その判定結果に応じて前記トラツキング用パター
ンにつづくパターンとして前記回送用パターンま
たは前記２トラツクピツチシフト用パターンのい
ずれかを選択して合成しスチルパターンを形成す
る手段と、前記スチルパターンと前記エラーパターンとを
順次合成して前記可動ヘツドの駆動パターンを形
成する手段と、前記スチルパターンが前記２トラツクピツチシ
フト用パターンを含んだとき、前記２トラツクピ
ツチシフト用パターンの終了時点において前記エ
ラーパターンを２トラツクピツチ分補正する手段
と、前記可動ヘツドの駆動パターンにより、前記可
動ヘツドのヘツド駆動アクチユエータを変位さ
せ、前記可動ヘツドのトラツキングエラーを補正
する手段とを含み、それによつて前記磁気テープ
移動速度が変化するような場合においても、非常
に滑らかでかつ精度の良い前記可動ヘツド駆動パ
ターンの発生を可能とし、良好なスロー再生画面
を得ることができるビデオテープレコーダ。