JPH0151225B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はビデオテープレコーダやテープレコー
ダにおいて、テープの位置を知るために記録され
ているいわゆるタイムレコードを復調する信号復
調回路に関するものである。

従来の例えばSMPTE／EBUタイムレコード
と呼ばれる時刻の情報を含む信号はテープ上に、
第１図に示すようにパルスの周期Ｔ（以下基本周
期という）間で変化がなければ０を変化があれば
１を表わし、０と１でパルス幅が異なるパルス幅
変調信号として記録されるものである。このよう
なパルス幅変調信号を復調する方法は種々ある
が、代表的なものではPLL（Phase Locked
Loop）を用いてパルス幅変調信号に含まれる基
本クロツクを取り出して復調する方法や、実公昭
56−50579号公報及び特公昭52−2612号公報等に
示されるように単安定マルチバイブレータを用い
て、パルスの周期の差を検出する方法や、特公昭
57−31204号公報に示されるように現在のパルス
幅と直前のパルス幅はスピードが変化しても変化
量は等しいと仮定して、高い周波数のクロツクを
カウンタによつて計数しカウンタの上位桁を調べ
ることによりパルス幅を比較する方法が開示され
ている。

しかしながら、上記従来技術において、PLL
や単安定マルチバイブレータを用いた信号復調回
路は、早送りや手動でリールを回したり等してテ
ープの位置を知る際入力されるパルス幅変調信号
の周期が数十〜数百倍に変化した場合に復調可能
範囲を越えてしまい正常な復調がなされないこと
があり、又広い復調可能範囲を得るためには複雑
な回路構成を必要とする等の問題があつた。

本発明は上記事情に基づいてなされたものであ
り、パルス幅変調信号の周期が大幅に変化した
り、瞬間的にずれても、安定に復調可能な信号復
調回路を提供することを目的とする。

前記目的を達成するために本発明は、１と０で
パルス幅の異なるパルス幅変調信号から１と０を
復調する信号復調回路において、一定周期毎に変
化するパルス幅変調信号の周期より短い周期のク
ロツクパルスを発生するクロツクパルス発生回路
と、このクロツクパルスから第１のタイミングパ
ルスと、第１のタイミングパルスより周期の短い
第２のタイミングパルスと、第２のタイミングパ
ルスより周期の短い第３のタイミングパルスを生
成するタイミング生成回路と、前記パルス幅変調
信号のパルスの変位毎に変位パルス及びリセツト
パルスを発生する微分回路と、前記パルス幅変調
信号の周期の間で前記第１のタイミングパルスを
計数する第１のカウンタと、この第１のカウンタ
の計数内容を読み込んで第２のタイミングパルス
を計数し、計数終了時点で第１の計数終了信号を
出力する第２のカウンタと、前記第１のカウンタ
の計数内容を読み込んで第３のタイミングパルス
を計数し、計数終了時点で第２の計数終了信号を
出力する第３のカウンタと、前記微分回路から発
生する変位パルスと前記第１及び第２の計数終了
信号によつてパルス幅変調信号のパルス幅を検出
する検出回路と、前記第１、第２及び第３のカウ
ンタの制御を行うカウンタ制御回路を備え、前記
カウンタ制御回路は、前記微分回路からのリセツ
トパルスを第１のカウンタのリセツト端子に、変
位パルスを第２及び第３のカウンタのロード端子
にそれぞれ入力することを制御する機能を有し、
前記第３のカウンタの計数終了後前記第２のカウ
ンタの計数終了迄の間は前記各カウンタへの入力
を禁止し、前記第２のカウンタの計数が終了した
後、前記第３のカウンタの計数が終了する迄の間
前記各カウンタへの入力を可能とする制御を行う
ものであることを特徴とするものである。

以下本発明の一実施例を図面を参照して説明す
る。

第２図は本発明の信号復調回路のブロツク図で
ある。１は入力端子であり、パルス幅変調信号Ｓ
１が入力され、微分回路２へ出力される。微分回
路２はこのパルス幅変調信号Ｓ１の変位毎に変位
パルスＳ２とそれより遅れて後述するカウンタを
リセツトするリセツトパルスＳ３を出力する。３
はクロツクパルス発生回路であり、上記パルス幅
変調信号Ｓ１の最も短かい周期に対して十分短か
い（周波数の高い）クロツクパルスを発生し、タ
イミングパルス生成回路４へ出力する。タイミン
グパルス生成回路４は上記クロツクパルスから第
１のタイミングパルスＴ１と、第１のタイミング
パルスＴ１より周期の短かい第２のタイミングパ
ルスＴ２と、第２のタイミングパルスＴ２より周
期の短かい第３のタイミングパルスＴ３を生成す
る。５は第１のカウンタであり、このカウント入
力端子５ｂに前記第１のタイミングパルスＴ１が
入力される毎に加算計数を行なう。５ａはリセツ
ト入力端子であり後述する第４のAND回路１５
の出力信号が入力されると第１のカウンタ５はリ
セツトされる。さらに、第１のカウンタ５の計数
内容は第２及び第３のカウンタ６，７へ出力され
る。第２のカウンタ６は、カウント入力端子６ｂ
に前記第２のタイミングパルスＴ２が入力される
毎に減算計数を行ない、後述する第５のAND回
路１６の出力信号がロード端子６ａに入力される
と第１のカウンタ５の計数内容を読み込んで減算
計数を開始する初期値をプリセツトする。又、こ
の第２のカウンタ６は出力端子６ｃを備えてお
り、計数結果が零になつたときに第１の計数終了
信号Ｅ１を出力する。第３のカウンタ７は、カウ
ント入力端子７ｂに前記第３のタイミングパルス
Ｔ３が入力される毎に減算計数を行ない、後述す
る第５のAND回路１６の出力信号がロード端子
７ａに入力されると第１のカウンタ５の計数内容
を読み込んで減算計数を開始する初期値をプリセ
ツトする。又、この第３のカウンタ７は出力端子
７ｃを備えており、計数結果が零になつたときに
第２の計数終了信号Ｅ２を出力する。８はパルス
幅変調信号Ｓ１の微分回路２から出力される変位
パルスＳ２と第２、第３のカウンタ６，７から出
力される第１、第２の計数終了信号Ｅ１，Ｅ２に
よつて、パルス幅変調信号Ｓ１のパルス幅を検出
する検出回路である。その構成をさらに詳述する
と、第２のカウンタ６の第１の計数終了信号Ｅ１
は第１のNOT回路９で反転され、反転した第１
の計数終了信号Ｅ１と第３のカウンタ７の第２の
計数終了信号Ｅ２は２入力の第１のAND回路１
０へ入力され出力信号Ｓ４が得られる。次にこの
出力信号Ｓ４は第２のNOT回路１１で反転され
信号Ｓ５となる。又、出力信号Ｓ４は微分回路２
から出力される変位パルスＳ２とともに２入力の
第２のAND回路１２へ入力されて検出出力信号
Ｓ６が得られる。さらに、信号Ｓ５と変位パルス
Ｓ２は２入力の第３のAND回路１３へ入力され
て、基本周期出力信号Ｓ７が得られる。

１４は第１、第２及び第３のカウンタ５，６，
７の動作を制御するカウンタ制御回路であり、第
４のAND回路１５と第５のAND回路１６で構成
される。第４のAND回路１５は微分回路２から
出力されるリセツトパルスS3と第２のNOT回路
１１の出力信号Ｓ５を２入力とし、その出力は第
１のカウンタ５のリセツト入力端子５ａに与えら
れる。又、第５のAND回路１６は微分回路２か
ら出力される変位パルスＳ２と第２のNOT回路
１１の出力信号Ｓ５を２入力とし、その出力は第
２及び第３のカウンタ６，７のロード端子６ａ，
７ａに与えられる。

以上によつて構成される本発明の動作及び作用
を第３図をも参照して説明する。

第３図は各出力信号の動作を示すタイミングチ
ヤートである。

テープレコーダやビデオテープレコーダ等で磁
気テープに記録されたパルス幅変調波は磁気ヘツ
ドで再生された後、図示しない波形整形回路で波
形整形され、第３図Ｓ１に示すようなパルス幅変
調信号が入力端子１を通じて微分回路２へ供給さ
れる。微分回路２はパルス幅変調信号Ｓ１の立上
がり又は立下がりの変位毎に変位パルスＳ２とも
れより遅れてリセツトパルスＳ３を生成する。ク
ロツクパルス発生回路３から供給されるクロツク
パルスはタイミングパルス生成回路４において、
パルス幅変調信号Ｓ１の最も短いパルス幅Ｍと比
較して十分に短い周期のパルスである第１、第２
及び第３のタイミングパルスＴ１，Ｔ２，及びＴ
３として生成される。具体的に本実施例では第３
図に示すように、パルス幅変調信号Ｓ１の最も短
いパルス幅Ｍに対して第１のタイミングパルスＴ
１は1/5、第２のタイミングパルスＴ２は1/7、第
３のタイミングパルスＴ３は1/20程度に設定され
ている。尚、これらのタイミングパルスの周期
は、これらの値に限定されない。

第１のカウンタ５は第２のカウンタ６の計数内
容が“０”になりかつ、リセツトパルスＳ３が出
力された直後にリセツトされ、第１のタイミング
パルスＴ１が入力する毎に加算計数を行なう。こ
の動作を第３図で説明すると、第１のカウンタ５
の計数内容をV1と表わせば、第２のカウンタ６
の計数内容が“０”になり、かつ、リセツトパル
スＳ３が出力されるタイミングで矢印２６に示す
ように計数内容V1はリセツトされ、矢印２７に
示すように第１のタイミングパルスＴ１が入力さ
れる毎にV1は加算計数される。次に第２、第３
のカウンタ６，７は第２のカウンタ６の計数内容
が“０”でかつ変位パルスＳ２が出力されると第
１のカウンタ５の計数内容V1を初期値として入
力し、以後第２、及び第３のタイミングパルスＴ
２，Ｔ３が入力する毎に減算計数を行なう。この
動作を第３図で説明すると、第２、第３のカウン
タ６，７の計数内容をそれぞれV2、V3と表わせ
ば、第２のカウンタ６の計数内容V2が“０”で
かつ、変位パルスＳ２が出力されるタイミングで
矢印２８及び２９に示すように第１のカウンタ５
の計数内容V1が第２、第３のカウンタ６，７の
計数内容V2、V3の初期値となる。そして、第２
のカウンタ６は第２のタイミングパルスＴ２が入
力される毎に減算計数を行ない、計数内容V2が
零になつた時点で矢印３０に示すように第１の計
数終了信号Ｅ１を出力する。一方、第３のカウン
タ７は第３のタイミングパルスＴ３が入力される
毎に減算計数を行ない、計数内容V3が零になつ
た時点で矢印３１に示すように第２の計数終了信
号Ｅ２を出力する。

第１の計数終了信号Ｅ１は検出回路８の第１の
NOT回路９で反転された後、第２の計数終了信
号Ｅ２と共に第１のAND回路１０に入力され、
出力信号Ｓ４が得られる。この出力信号Ｓ４は、
上記操作によつて第２及び第３のカウンタ６，７
が同一の初期値から同時に減算計数を開始した場
合の計数終了の時間差をを表わしている。

次に、出力信号Ｓ４は検出回路８の第２の
NOT回路１１によつて反転され信号Ｓ５となる。

この信号Ｓ５はカウンタ制御回路１４の第４及
び第５のAND回路１５，１６に入力され、信号
Ｓ５が“Ｌ”レベルにあるとき、すなわち前述し
たように第２のカウンタ６の計数内容が“０”に
なつていないとき、変位パルスＳ２及びリセツト
パルスＳ３が第１、第２、第３のカウンタ５，
６，７に加わらないようにする。

一方、第２のAND回路１２は出力信号Ｓ４が
“Ｈ”レベルにあるとき、すなわち第２及び第３
のカウンタ６，７の計数終了の時間差の間に変位
パルスＳ２が存在すれば、変位パルスＳ２と同等
の検出出力信号Ｓ６を出力する。

又、第３のAND回路１３は、信号Ｓ５が“Ｌ”
レベルにあるとき、変位パルスＳ２を禁止するこ
とにより、変位パルスＳ２に含まれる基本周期出
力信号Ｓ７を出力する。

以上の動作により元のパルス幅変調信号が
“０”に相当するときは相となり合う基本周期出
力信号Ｓ７の間で検出出力信号Ｓ６は出力され
ず、又“１”に相当するときは検出出力信号Ｓ６
が出力されることになり、元のパルス幅変調信号
は復調されたことになる。

以上の構成において本発明の作用について述べ
る。

先ず、クロツクパルス発生回路から発生する周
期の短いクロツクパルス又はタイミングパルス生
成回路により周期の長い順に第１、第２、第３の
タイミングパルスに生成される。そして、入力端
子からパルス幅変調信号が微分回路に入力され、
パルス幅変調信号が変位する毎に微分回路は変位
パルスを出力する。第１のカウンタはパルス幅変
調信号の基本周期の区切りで第１のカウンタの計
数内容を第２、第３のカウンタに転送する。第
２、第３のカウンタは第２、及び第３のタイミン
グパルスによつて転送された計数内容を減算計数
する。そして、検出回路は第２と第３のカウンタ
の計数終了信号の時間差の間パルス幅変調信号の
変位の有無を調べることにより復調を行なう。

以上のように、第１、第２、第３のカウンタの
進数及びクロツクパルスの周期を適当に選ぶこと
により従来のPLL、アナログ回路及び単安定マ
ルチバイブレータを用いた復調回路と比較して、
タイムコードを記録したテープの走行速度が連続
的に大幅に変化しパルス幅変調信号の周期が大幅
に変化しても、広い範囲で誤まりなく安定して復
調できる。また、パルス幅変調信号の変位のタイ
ミングが瞬間的にずれても、変位の検出がデイジ
タル的に決まつた時間で行なわれるため安定して
復調できる。

本発明は前記実施例に限定されることはなく、
種々の変形が可能である。

例えば、検出回路８は実施例と同一である必要
はなく、カウンタ自身が反転及び非反転出力を備
えていれば第１のNOT回路９は不用となる。又、
検出回路８の論理は実施例と反対であつても良
い。さらにカウンタ制御回路１４の構成に関して
も、第１のカウンタ５の計数内容を第２、第３の
カウンタ６，７に転送した後、第１のカウンタ５
をリセツトするとともに、パルス幅変調信号の基
本周期以外では、リセツト及び転送が行なわれな
い構成であれば他の構成でも良く、又、専用の制
御回路を備えていても良い。

その他の応用例としては、さらに広い復調可能
範囲及び誤復調防止のため、クロツクパルス発生
回路３に制御端子を設けてクロツク発振の周期を
テープの走行速度に合わせて適当に変化させても
良く、又タイミングパルス生成回路４をテープの
走行速度に合わせて調整することにより、タイミ
ングパルスの周期を変化させるようにしても良
い。その具体的な構成は特に詳述しないが、クロ
ツク発振が電圧可変周期のものであれば、テープ
の走行速度に応じた信号を電圧として加えて周期
を制御しても良いし、又クロツク発振が周期固定
であれば分周比を変化させるようにしても良い。

又、第１のカウンタ５は加算計数を、第２、第
３のカウンタ６，７は減算計数を行なう構成とし
たが、加算・減算の組合わせは他の構成であつて
もよい。

【図面の簡単な説明】

第１図はパルス幅変調信号の波形図、第２図は
本発明の一実施例の構成を示すブロツク図、第３
図は本発明の動作説明のためのタイミングチヤー
トである。 ２……微分回路、４……タイミングパルス生成
回路、５……第１のカウンタ、６……第２のカウ
ンタ、７……第３のカウンタ、８……検出回路、
１４……カウンタ制御回路、Ｓ１……パルス幅変
調信号、Ｓ２……変位パルス、Ｓ３……リセツト
パルス、Ｓ６……検出出力信号、Ｓ７……基本周
期出力信号、Ｅ１……第１の計数終了信号、Ｅ２
……第２の計数終了信号。

Claims (1)

【特許請求の範囲】
1. １ １と０でパルス幅の異なるパルス幅変調信号
   から１と０を復調する信号復調回路において、一
   定周期毎に変化するパルス幅変調信号の周期より
   短い周期のクロツクパルスを発生するクロツクパ
   ルス発生回路と、このクロツクパルスから第１の
   タイミングパルスと、第１のタイミングパルスよ
   り周期の短い第２のタイミングパルスと、第２の
   タイミングパルスより周期の短い第３のタイミン
   グパルスを生成するタイミング生成回路と、前記
   パルス幅変調信号のパルスの変位毎に変位パルス
   及びリセツトパルスを発生する微分回路と、前記
   パルス幅変調信号の周期の間で前記第１のタイミ
   ングパルスを計数する第１のカウンタと、この第
   １のカウンタの計数内容を読み込んで第２のタイ
   ミングパルスを計数し、計数終了時点で第１の計
   数終了信号を出力する第２のカウンタと、前記第
   １のカウンタの計数内容を読み込んで第３のタイ
   ミングパルスを計数し、計数終了時点で第２の計
   数終了信号を出力する第３のカウンタと、前記微
   分回路から発生する変位パルスと前記第１及び第
   ２の計数終了信号によつてパルス幅変調信号のパ
   ルス幅を検出する検出回路と、前記第１、第２及
   び第３のカウンタの制御を行うカウンタ制御回路
   を備え、前記カウンタ制御回路は、前記微分回路
   からのリセツトパルスを第１のカウンタのリセツ
   ト端子に、変位パルスを第２及び第３のカウンタ
   のロード端子にそれぞれ入力することを制御する
   機能を有し、前記第３のカウンタの計数終了後前
   記第２のカウンタの計数終了迄の間は前記各カウ
   ンタへの入力を禁止し、前記第２のカウンタの計
   数が終了した後、前記第３のカウンタの計数が終
   了する迄の間前記各カウンタへの入力を可能とす
   る制御を行うものであることを特徴とする信号復
   調回路。