JPS6021658A - 信号復調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はビデオテープレコーダやテープレコーダにおい
て、テープの位置を知るために記録されているいわゆる
タイムレコードを復調する信号イ易調回路に関するもの
である。

従来の例えばＳＭＰＴＥ／ＥＨＵクィムコードと呼ばれ
る時刻の情報を含む信号はテープ上に、第１図に示すよ
うにパルスの基本周期１間で変化がなければ０を変化が
あれば１を表わし、０と１でパルス幅が異なるパルス幅
変調信号として記録されるものである。このようなパル
ス幅変調信号を復調する方法は種々あるが、代表的なも
のではＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）
を用いてパルス幅変調信号に含まれる基本クロックを取
り出して復調する方法や、実公昭５６−５０５７９号公
報及び特公昭５２−２６１２号公報等に示されるように
単安定マルチバイブレークを用いて、パルスの周期の差
を検出する方法や、特公昭５７−３１２０４号公報に示
されるように現在のパルス幅と直前のパルス幅はスピー
ドが変化しても変化量は等しいと仮定して、高い周波数
のクロックをカウンタによって計数しカウンタの上位桁
を調べることによりパルス幅を比較する方法が開示され
ている。

しかしながら、上記従来技術において、ＰＬＬや単安定
マルチバイブレータを用いた信号復調回路は、早送りや
手動でリールを回したり等してテープの位置を知る際入
力されるパルス幅変調信号の周期が数十〜数酒倍に変化
した場合に復調可能δ；α囲を越えてしまい正常な復調
がなされないことがあり、又広い復調可能範囲を得るた
めには複雑な回路構成を必要とする等の問題があった。

本発明は上記事情に基づいてなされたものであり、パル
ス幅変調信号の周期が大幅に変化したり、瞬間的にずれ
ても、安定に復調可能な信号復調回路を提供することを
目的とする。

本発明は上記目的を達成するために、１と０でパルス幅
の異なるパルス幅変調信号から１と０を復調する信号復
調回路において、パルス幅変調信号の周期より短い周期
のクロックパルスを発生−ｉ−るクロックパルス発生回
路と、このクロックパルスから第１のタイミングパルス
と、第１のタイミングパルスより周期の短い第２のタイ
ミングパルスと、第２のタイミングパルスより周期の燈
い第６のタイミングパルスを生成１−るタイミング生成
回路と、前記パルス幅変調信号のパルスの変位毎に変位
パルスを発生する微分回路と、前記パルス幅変調信号の
基本周期の間で前記第１のタイミングパルスを計数する
第１のカウンタと、この第１のカウンタの計数内容を読
み込んで第２のタイミングパルスを計数し計数終了時点
で第１の計数終了信号を出方する第２のカウンタと、前
記第１０カウンタの計数内容を読み込んで第３のタイミ
ングパルスを計数し計数終了時点で第２の計数終了信号
を出力する第３のカウンタと、前記微分回路から発生す
る変位パルスと前記第１及び第２の計数終了信号によっ
てパルス幅変調信号のパル、ス幅を検出する検出回路と
、前記第１．第２及び第６のカウンタの制御を行な５力
ウンタ制御回路とを備えたことを特徴とするものである
。

以下本発明の一実施例を図面を参照して説明する。

第２図は本発明の信号復調回路のブロック図である。１
は入力端子であり、パルス幅変調信号Ｓ１が入力され、
微分回路２へ出力される。微分回路２はこのパルス幅変
ρＭ信号Ｓ１の変位毎に変位パルスＳ２とそれより遅れ
て後述するカウンタをリセットするリセットパルスＳ６
を出力する。３はクロックパルス発生回路であり、上記
パルス幅変調信号Ｓ１の最も短かい周期に対して十分短
かい（周波数の高い）クロックパルスを発生し、タイミ
ングパルス生成回路４へ出力する。タイミングパルス生
成回路４は上記クロックパルスから第１のタイミングパ
ルスＴ１と、第１のタイミングパルスＴ１より周期の短
かい第２のタイミングパルｘ’ｒ２と、第２のタイミン
グパルスＴ２よす周期の短かい第６のタイミングパルス
Ｔ３を生成する。５は第１のカウンタであり、このカウ
ント入力端子５ｂに前記第１のタイミングパルスＴ１が
入力される毎に加算計数を行なう。５ａはリセット入力
端子であり後述する第４のＡＮＤ回路１５の出力信号が
入力されると第１のカウンタ５はリセットされる。さら
に、第１０カウンタ５の計数内容は第２及び第６のカウ
ンタ６．７へ出力される。第２のカウンタ６は、カウン
ト入力端子６１）に前記第２のタイミングパルスＴ２が
入力される毎に減算計数を行ない、後述する第５のＡＮ
Ｉ）回路１６の出力信号が口で７１子６ａに入力される
と第１のカウンタ５の計数内容を読み込んで減算計数を
開始する初期値をプリセットする。又、この第２のカウ
ンタ６は出力端子６ｃを備えており、計数結果が零にな
ったときに第１の計数終了信号Ｅ１を出力する。第６の
カウンタ７は、カウント入力端子７ｂに前記第６のタイ
ミングパルスＴ６が入力される毎に減算計数を行ない、
後述する第５のＡＮＤ回路１６の出力信号がロード端子
７ａに入力されると第１のカウンタ５の計数内容、を読
み込んで減算計数を開始する初期値をプリセットする。

又、この第６０カウンタ７は出力端子７Ｃを備えており
、計数結果が零になったときに第２の計数終了信号Ｅ２
を出力する。８はノくルス幅変調信号Ｓ１の微分回路４
から出力される変位パルスＳ２と第２．第６のカウンタ
６．７かも出力される第１．第２の計数終了信号Ｅ１．
Ｅ２によって、パルス幅変調信号Ｓ１のパルス幅を検出
する検出回路である。その４”１４成をさらに詳述する
と、第２のカウンタ６の第１の計数終了信号Ｅ１は第１
ＯＮＯＴ回路９で反転され１反転した第１の計数終了信
号Ｅ１と第６０カウンク７の第２の計数終了信号Ｅ２は
２人力の第１のＡＮＩ）回路１０へ入力され出力信号Ｓ
４が得られる。次にこの出力信号Ｓ４は第２のＮＯＴ回
路１１で反転され信号Ｓ５となる。又、出力信号Ｓ４は
微分回路２から出力される変位パルスＳ２とともに２人
力の第２のＡＮＤ回路１２へ入力されて検出出力信号Ｓ
６が得られる。さ、らに、信号Ｓ５と変位パルスＳ２は
２人力の第６のＡＮＤ回路１３へ入力されて、基本周期
出力信号Ｓ７が得られる。

１４は第１．第２及び第６のカウンタ５，６゜７の動作
を制御するカウンタ制御回路であり、第４のＡＮＤ回路
１５と第５のＡＮＤ回路１６で構成される。第４のＡＮ
Ｉ）回路１５は微分回路２から出力されるリセットパル
スＳ３と第２ＯＮＯＴ回路１１の出力信号Ｓ５を２人力
とし、その出力は第１のカウンタ５のリセット入力端子
５ａに与えられる。又、第５のＡＮＤ回路１６は微分回
路２から出力される変位パルスＳ２と第２ＯＮＯＴ回路
１１の出力信号Ｓ５を２人力とし、その出力は第２及び
第６のカウンタ６，７のロード端子６ａ、７ａに与えら
れる。

以上によって構成される本発明の動作及び作用を第６図
をも参照して説明する。

第６図は各出力信号の動作を示すタイミングチャートで
ある。

テープレコーダやビデオテープレコーダ等で磁気テープ
に記録されたパルス幅変調波は磁気ヘッドで再生された
後、図示しない波形、整形回路−で波形整形され、第３
図８１に示すようなパルス幅変調信号が入力端子１を通
じて微分回路２へ供給される。微分回路２はパルス幅変
調信号Ｓ１の立上がり又は立下がりの変位毎に変位パル
スＳ２とそれより遅れてリセットパルスＳ６を生成する
。クロックパルス発生回路６かも供給されるクロックパ
ルスはタイミングパルス生成回路４において、パルス幅
変調信号Ｓ１の最も短いパルス幅Ｍと比較して十分に短
い周期のパルスである第１．第２及び第６のタイミング
パルスＴＩ、Ｔ２．及びＴ６として生成される。具体的
に本実施例では第６図に示すように、パルス幅変調信号
８１の最も短いパルス幅Ｍに対して第１のタイミングパ
ルスＴ１は１１５．第２のタイミングパルスＴ２は１７
７゜第３のタイミングパルスＴ３は１７２０程度に設定
されている。尚、これらのタイミングパルスの周期は、
これらの値に限定されない。

第、１のカウンタ５は第２のカウンタ６の計数内容が”
０”になりかつ、リセットパルスＳ６が出力された直後
にリセットされ、第１のタイミングパルスＴ１が入力す
る毎に加算計数を行なう。この動作を第６図で説明する
と、第１のカウンタ５の計数内容なり１と表わせば、第
２０カウンク６の計数内容が＠０”になり、かつ、リセ
ットパルスＳ３が出力されるタイミングで矢印２６に示
すように計数内容■１はリセットされ、矢印２７に示す
ように第１のタイミングパルスＴ１が入力される毎にｖ
ｌは加算計数される。次に第２．第６のカウンタ６，７
は第２のカウンタ６の計数内容が“０＃でかつ変位パル
スＳ２が出力されると第１のカウンタ５の計数内容■１
を初期値として入力し、以後第２．及び第６のタイミン
グパルスＴ２、Ｔ６が入力する毎に減算計数を行なう。

この動作を第６図で説明すると、第２．第３のカウンタ
６．７の計数内容をそれぞれＶ２．Ｖ３と表わせば、第
２０カウンタ６の計数内容■２が１０＃でかつ、変位パ
ルスＳ２が出力されるタイミングで矢印２８及び２９に
示すように第１のカウンタ５の計数内容ｖ１が第２．第
６０カウンタ６．７の計数内容Ｖ２．Ｖ３の初期値とな
る。そして、第２のカウンタ６は第２のタイミングパル
スＴ２が入力される毎に減算計数を行ない、計数内容■
２が零になった時点で矢印３０に示すように第１の計数
終了信号Ｅ１を出力する。一方、第３０カウンタ７はＭ
６のタイミングパルスＴ６が入力される毎に減算計数を
行ない、計数内容■３が零になった時点で矢印６１に示
すよ５に第２の計数終了信号ｇ２を出力する。

第１の計数終了信号Ｅ１は検出回路８の第１のＮＯＴ回
路９で反転された後、第２の計数終了信号Ｅ２と共に第
１のＡＮＩ）回路１０に入力され、出力信号Ｓ４が得ら
れる。この出力信号Ｓ４は、上記操作によって第２及び
第６のカウンタ６．７が同一の初期値から同時に減算計
数を開始した場合の計数終了の時間差を表わしている。

次に、出力信号Ｓ４は検出回路８の第２ＯＮＯＴ回路１
１によって反転され信号Ｓ５となる。

この信号Ｓ５はカウンタ制御回路１４の第４及び第５の
ＡＮＤ回路１５．１５に入力され、信号Ｓ５が１Ｌ”レ
ベルにあるとき、すなわち前述したように第２のカウン
タ６の計数内存が′０＃になっていないとき、変位パル
スＳ２及びリセットパルスＳ６が第１．第２．第６のカ
ウンタ５．　６．　７に加わらないようにする。

一方、第２のＡＮＤ回路１２は出力信号Ｓ４が’Ｈ″レ
ベルにあるとき、すなわち第２及び第３のカウンタ６．
７の計数終了の時間差の間に変位パルスＳ２が存在すれ
ば、変位パルスＳ２と同等の検出出力信号Ｓ６を出力す
る。

又、第６のＡＮＤ回路１６は、イｄ号Ｓ５が”Ｌ＃レベ
ルにあるとき、変位パルスＳ２を禁止することにより、
変位パルスＳ２に含まれる基本周期出力信号Ｓ７を出力
する。

以上の動作により元のパルス幅変調信号が′０＃に相当
するときは相となり合う基本周期出力信号Ｓ７の間で検
出出力信号Ｓ６は出力されず、又１１＃に相当するとき
は検出出力信号Ｓ６が出力されることになり、元のパル
ス幅変調信号は復調されたことになる。

以上の構成において本発明の作用について述べる。

先ず、クロックパルス発生回路から発生する周期の短い
クロックパルス又はタイミングパルス生成回路により周
期の長い順に第１．第２．第６のタイミングパルスに生
成される。そして、入力端子からパルス幅変調信号が微
分回路に入力され、パルス幅変調信号が変位する毎に微
分回路は変位パルスを出力する。第１のカウンタはパル
ス幅変調信号の基本筒ル」の区切りで第１のカウンタの
計数内容を第２．第３のカウンタに転送する。第２゜第
６のカウンタは第２．及び第６のタイミングパルスによ
って転送された計数内存を減算計数する。

そして、検出回路は第２と第６のカウンタの計数終了信
号の時間差の間パルス幅変調信号の変位の有無を調べる
ことにより復調を行なう。

以上のように、第１．第２．第６のカウンタの進数及び
クロックパルスの周期を適当に選ぶことにより従来のＰ
ＬＬ、アナログ回路及び単安定マルチバイブレータを用
いた復調回路と比較して、タイムコードを記録したテー
プの走行速度が連続的に大幅に変化しパルス幅変調信号
の周期が大幅に変化しても、広い範囲で誤まりなく安定
して復調できる。また、パルス幅変調信号の変位のタイ
ミングが瞬間的にずれても、変位の検出がディジタル的
に決まった時間で行なわれるため安定して復調できる。

本発明は前記実施例に限定されることはな（、種々の変
形が可能である。

例えば、検出回路８は実施例と同一である必要はなく、
カウンタ自身が反転及び非反転出力を備えていれば第１
ＯＮＯＴ回路９は不用となる。又、検出回路８の論理は
実施例と反対であっても良い。

さらに、カウンタ制御回路１４の構成に関しても、第１
のカウンタ５の計数内容を第２．第６のカウンタ６．７
に転送した後、第１０カウンタ５をリセットするととも
に、パルス幅変調信号の基本周期以外では、リセット及
び転送が行なわれない構成であれば他の構成でも良く、
又、専用の制御回路を備えていても良い。

その他の応用例としては、さらに広い復調−可能範囲及
び誤復調防止のため、クロックパルス発生回路乙に制御
端子を設けてクロック発振の周期をテープの走行速度に
合わせて適当に変化させても良く、又タイミングパルス
生成回路４をテープの走行速度に合わせて調部すること
により、タイミングパルスの周期を変化させるようにし
ても良い。

その具体的な構成は特に詳述しないが、クロック発振が
電圧可変周期のものであれば、テープの走行速度に応じ
た信号な電圧として加えて周期を制（α１１シても良い
し、又クロック発振が周期固定であれば分局比を変化さ
せるようにしても良い。

又、第１のカウンタ５は加算計数を、第２．第６０カウ
ンク６，７は減算計数を行なう構成としたが、加計・減
算の組合わせは他の構成であってもよい。

【図面の簡単な説明】

第１図はパルス幅変調信号の波形図、第２図はは本発明
の動作説明のためのタイミングチャートである。 ２・・・微分回路、　４・・・タイミングパルス生成回
路、５・・・第１のカウンタ、６・・・第２のカウンタ
、７・・・第３のカウンタ、８・・・検出回路、１４・
・・カウンタ制御回路、Ｓｌ・・・パルス幅変調信号、
Ｓ２・・・変位パルス、Ｓろ・・・リセツしくルス、　
Ｓ６・・・検出出力信号、Ｓ７・・・基本周期出力信号
、　Ｅｌ・・・第１の計数終了信号、　Ｅ２・・第２の
計数終了信号。

Claims (1)

【特許請求の範囲】
1. １と０でパルス幅の異なるパルス幅変調信号から１とＯ
   を復調する信号復調回路において、パルス幅変調信号の
   周期より短い周期のクロックパルスを発生するクロック
   パルス発生回路と、このクロックパルスから第１のタイ
   ミングパルスと、第１のタイミングパルスより周期の短
   い第２のタイミングパルスと、第２のタイミングパルス
   より周期の短い第６のタイミングパルスを生成するタイ
   ミング生成回路と、前記パルス幅変調信号のパルスの変
   位毎に変位パルスを発生する微分回路と、前記パルス幅
   変調信号の基本周期の間で前記第１のタイミングパルス
   を計数する第１のカウンタと、この第１のカウンタの計
   数内容を読み込んで第２のタイミングパルスを計数し計
   数終了時点で第１の計数終了信号を出力する第２のカウ
   ンタと、前記第１のカウンタの計数内容を読み込んで第
   ６のタイミングパルスを計数し計数終了時点で第２の計
   数終了信号を出力する第３のカウンタと、前記微分回路
   から発生する変位パルスと前記第１及び第２の計数終了
   信号によってパルス幅変調信号のパルス幅を検出する検
   出回路と、前記第１．第２及び第６のカウンタの制御を
   行なうカウンタ制御回路とを備えたことを特徴とする信
   号復調回路。