JPH02252306A

JPH02252306A - Ｆｍ復調装置

Info

Publication number: JPH02252306A
Application number: JP7452489A
Authority: JP
Inventors: Juichi Hitomi; 寿一人見; Kazuyuki Oishi; 大石　一幸; Kazuo Konishi; 和夫小西; Hideyuki Naka; 秀之中; Mitsuo Yamazaki; 山崎　充夫
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-03-27
Filing date: 1989-03-27
Publication date: 1990-10-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、例えばビデオテープレコーダを利用した高
品位（Ｈｉ−Ｆｉ）音声記録再生システムに用いられる
Ｆ　Ｍｆｆ１３１装置に関する。

（従来の技術）ＦＭｆｆ１ｇ装置として、アナログＦＭ信号の復調処理
をデジタル回路で行うものが開発されている。

第２０図には、パルスカウント方式ＦＭ復調器を示して
いる。入力端子１に入力したアナログＦＭ信号は、リミ
ッタ２で波形整形され、零クロス検出回路３に供給され
る。零クロス検出回路３から出力された検出出力は、加
算器４ａ、ラッチ回路４ｂで構成される積分器４に入力
され、単位時間（量子化周期）積分される。積分器４の
出力は、ラッチ回路５に供給され、単位時間保持される
。ラッチ回路５の出力は、減算器６において、オフセッ
ト値が減算され、復調出力として導出される。

第２１図は上記ＦＭ復−器のタイミングチャートを示し
ている。ＣＫＩ、ＣＫ２はラッチ回路４ｂと５のラッチ
パルスを示し、ＣＬはラッチ回路４ｂのクリアパルスを
示している。このクリアパルスの周期は単位時間周期（
量子化周期）である。この復調器は、単位時間当りでの
零クロス数が、ＦＭ周波数に比例することを利用してい
る。

入力したアナログＦＭ信号が、搬送波（無信号）である
と、ラッチ回路５の出力は、オフセット値と同じであり
、復調出力は零となる。このように、出力端子７には、
ＦＭ信号の周波数変換の割合いに応じた出力（つまりＦ
Ｍ復調出力）を得ることになる。

上記のＦＭｕｌ調器によると、回路規模を小さく実現で
きるが、Ｓ／Ｎの高い精度のよいＦＭ復調器を得ようと
すると、積分器４におけるクロックＣＫＩの周波数を非
常に高くしなければならない。

たとえば、Ｈｉ−Ｆｉ　　ＶＴＲにおいては、高品質の
音声信号を満足しようとした場合、クロックＣＫＩは１
００　ＭＨｚ以上が必要であり、具体性に乏しい。

第２２図も従来のデジタルＦＭ復調器を示している。

入力端子１１に供給されるアナログＦＭ信号は、高速ク
ロックＣＫでラッチされ、そのラッチ出力は零クロス検
出回路１３に入力される。零クロス検出回路１３では、
先のラッチ出力の立上がり。

立下がり（即ちＦＭ信号の零クロス点に対応）を検出し
、検出出力をカウンタ１４に供給する・。ここでカウン
タ１４は、単位時間周期で零クロス検出出力を計数し、
その出力を低域フィルタ１５に与えている。この復調器
の場合も零クロス数は、ＦＭ周波数に比例することを利
用しており、カウンタ１４の出力を低域フィルタ１５に
通すことによりＦＭｕｉ調出力を得ている。

」二足の復調装置は、回路規模を小さく実現できるが、
復調信号のＳ／Ｎ及び歪みが、ラッチ回路のクロック周
波数及びその後段のクロックにより影響を受ける。特に
、ＶＨ８方式のＨｉ−ＦｉＶＴＲに組込むと、クロック
周波数と入力ＦＭ信号がある特定の周波数（位相関係）
になると、歪みが大きくなる。

例えば、ラッチ回路１２におけるクロック周波数ｆ　Ｃ
Ｋ　−１０，７ＭＩＩｚとしたとき、ＦＭ信号周波数ｆ
　−ｆ　ＣＫ／８　（−１，３３ＭＨ２）にあると、復
調レベル付近でビートのような現９が生じ、復調出力に
歪みが現れる。第２３図は、このような場合の復調出力
を示している。ＶＨ８方式のＨｉ−ＦｉＶＴＲでは、Ｌ
（左）チャンネルのＦＭ信号が、（１，３ＭＨｚ±１５
０Ｋｆｌｚ）の範囲で使用さレルたメニ、実際の使用範
囲で上記ビートが生じる。歪みを生じるＦＭ信号とクロ
ック周波数の関係は、上記の例以外の関係でも生じ、単
にクロック周波数の選定のみでは限界がある。

（発明が解決しようとする課題）上記ｌまたように、第２０図の復調器は、Ｓ／Ｎの良い
出力を得ようとすると、クロック周波数を非常に高くシ
なければならず、具体性に乏しい。

また、第２２図の復調器は、クロック周波数により復調
出力に歪みを生じるという間海がある。

そこでこの発明は、比較的周波数の低いクロック（ｌＯ
ＭＨｚ程度）でも、精度が高く、Ｓ／Ｎのよい復調出力
を得るＦＭ復調装置を提供することを目的とする。

さらにこの発明は、一定の高速クロックを用いても２人
力ＦＭ信号の周波数と該高速クロックの周波数の関係で
歪みが生じるのを低減し、　　Ｓ／Ｎを向上できるＦＭ
復調装置を提供することを目的とする。

［発明の構成］（課題を解決するための手段）この発明は、アナログＦＭ信号の零クロス点を検出し、
検出した零クロス点の数を単位時間積分またはカウント
し、単位時間当りの零クロス数がＦＭ周波数に比例して
いることを利用し、前記積分またはカウント出力からオ
フセット値を差引きＦＭ復調出力を得るＦＭ復調装置に
おいて、前記零クロス点の検出出力を積分またはカウン
トするにあたって、サンプル系列を、順次時間軸方向へ
ずらして積分またはカウントし１時間軸方向の移動平均
を得、その出力を単位時間周期で積分またはカウントす
るようにしている。

さらにこの発明は、アナログＦＭ信号を高速クロックで
ラッチ手段によりラッチして出力し、この出力の立上が
り、立下がりに対応するＦＭ信号の零クロス点を零クロ
ス検出手段により検出し、この検出した零クロス点の数
を単位時間積分またはカウントし、単位時間当りの雰ク
ロス数がＦＭ周波数に比例していることを利用し、前記
積分またはカウント出力からオフセット値を差引きＦＭ
復調出力を得るＦＭｍ調装置において、前記アナログＦ
Ｍ信号を高速クロックでラッチして出力し、この出力の
立上がり、立下がりに対応するＦＭ信号の零クロス点を
検出するにあたり、少なくたも前記ラッチ手段のラッチ
移相を制御して、前記零クロス検出の検出分解能を上げ
る手段を備えている。

（作　用）上記の第１の手段により、零クロス点の検出出力の所定
時間当りのサンプル系列が、順次時間軸方向へずらして
積分またはカウントされ、移動平均による積分またはカ
ウント出力を得るので、零クロス点の検出出力のサンプ
ル点のＳ／Ｎが向」二（つまりｙｉ調比出力精度向上）
を得ることになる。

さらに上記の第２の手段により、ラッチ手段のラッチ移
相が制御され、零クロス検出の検出分解能を上げること
ができるので、零クロス点の検出出力のＳ／Ｎが向上（
つまり復調出力の歪み低減）を得ることになる。

（実施例）以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例である。入力端子２１には
アナログＦＭ信号が入力され、リミッタ２２により波形
整形される。リミッタ２２の出力は、零クロス検出回路
２３に入力され、その零クロス点が検出される。零クロ
ス検出出力は、複数の積分器２４　（１）〜２４　（ｎ
）に供給される。各積分器２４　（１）〜２４　（ｎ）
は、同じ構成であり、積分器２４　（１）に示すように
加算器２４ａとラッチ回路２４ｂを有する。

各積分器２４　（１）〜２４　（ｎ）は、同じクロック
ＣＫＩで駆動されるが、クリアパルスのタイミングがそ
れぞれ１クロック分ずれいる。各クリアパルスＣＬ１〜
ＣＬｎの周期は、一定であり、ｎ個の積分器のサンプル
出力が連続してサイクル的に出力されるように設定され
ている。

各積分器２４　（１）〜２４　（ｎ）の出力は、セレク
タ２５に供給される。このセレクタ２５は、積分器２４
　（１）〜２４　（ｎ）の出力を順次、クロック周期で
選択して出力し、ラッチ回路２６に供給する。

ラッチ回路２６の出力は、減算器２７においてオフセッ
ト値が差引かれ、加算器２８ａとラッチ回路２８ｂから
なる最終積分器２８に供給される。

この積分器２８は、減算器２７の出力を単位時間周期（
量子化周期）で積分し、その積分出力をラッチ回路２９
に供給する。これによりラッチ回路２９からはＦＭ復調
出力が得られ出力端子３０に導かれる。

第２図は、上記実施例の動作を表わすタイミングチャー
トである。

積分器２４　（１）　〜２４　（ｎ）は、クロックＣＫ
Ｉで動作し、クリアパルスＣＬＩ〜ＣＬｎでクリアされ
る。クリアパルスＣＬＩ〜ＣＬｎは、クロック周期分位
相がずれているので、各積分器の積分範囲もクロック周
期分ずれている。そして、セレクタ２５からは、順次多
積分器２４　（１）〜２４（ｎ）の出力がサイクル的に
出力されることになる。

この結果、サンプル系列を、順次時間軸方向へずらして
積分することになる。従９て、零クロス検出点のサンプ
ル系列に対して移動平均を得ていることになる。このこ
とは、零クロス点のサンプル精度（Ｓ／Ｎ）を向上した
ことである。

減算器２７、積分器２８及びラッチ回路２９の部分は、
零クロス数が、ＦＭ周波数に比例することを利用して、
単位時間周期（量子化周期）で積分を行い、無信号（搬
送波）が入力したときは零出力、変調波が入力したとき
はそれに応じたＦＭ復調出力を取出す部分である。

上記の実施例によると、クロックＣＫＩの周波数が低く
ても（約１０ＭＨ２）、零クロス点のサンプルＳ／Ｎを
低下させることはなく、時間軸上での精度を従来に比べ
て数百倍（量子化周期５０Ｋｔｌｚ、クロック周波数１
０ＭＨｚとすると２００倍）にすることができる。前記
時間軸上の精度を上げることにより、復調出力のＳ／Ｎ
が向上される。通常時間軸上の精度をｎ倍上げると、ノ
イズレベルが１／Ｚ１−倍になる。即ち２００倍にした
場合、１／しＨｆ−０．０７倍となり、Ｓ／Ｎとしては
約２３ｄＢ改善される。

第３図はこの発明の他の実施例である。

上記の実施例は、多くの積分器を用いたが、この実施例
は積分器の数を低減している。第１図と同一部分には同
じ符号を付している。零クロス検出回路２３の出力は、
第１と第２の積分器３１（１）と３１　（２）に供給さ
れる。第１と第２の積分器３１　（１）と３１　（２）
は、所定時間周期の２倍の周期でクリアパルスＣＬ１と
Ｃｌ３によりクリアされる（第４図参照）。さらに零ク
ロス検出回路２３の出力は、遅延回路３３を介して第３
の積分器３１　（３）に供給される。第３の積分器３１
　（３）は、前記所定時間周期でクリアバルウＣＬ３に
よりクリアされる。また各積分器３１　（１）〜３１（
３）は同じクロックＣＫＩで駆動される。ここで、セレ
クタ３４は、積分器３１　（１）と３１　（２）の出力
を交互に選択して出力するが、その選択は、第４図に示
すように、所定周期毎に切替わる。

セレクタ３４の出力と第３の積分器３１　（３）の出力
とは、減算器３５１：：、供給されて減算処理される。

そして、減算器３５の出力は、ラッチ回路３６を介して
減算器２７に入力され、オフセット値を差引かれる。こ
の結果得られた出力は、ラッチ回路２７　（２）を介し
て最終積分器２８に入力される。この後の処理は先の実
施例と同じである。

第５図は、上記積分器３１　（１）〜３１　（３）の各
出力と、各クリアパルスＣＬＩ〜ＣＬ３、更ニセレクタ
３４の選択状態をタイミングチャートで示している。今
、所定時間が（２５６ｘ　ｔ　ＣＫ）、ｔＣＫはクロッ
ク周期であるものとして説明する。

積分器３１　（１）〜３１　（３）は、クリアパルスが
供給された時点から積分を始める。積分器３１（１）は
、０〜５１１までを計数し、積分器も０〜５１１までを
計数する。但し両者の位相は異なる。

また積分器３１　（３）には遅延回路３３を通った零ク
ロス検出出力が入力する。この例では、遅延回路３３の
遅延量は（２５６Ｘ　ｔＣに）である。このため、積分
器３１　（３）は、積分器３１　（１）が２５６のとき
、０を積分しはじめ、０〜２５５まで積分する。また、
２５５積分した時点でクリアパルスＣＬ３が、アクティ
ブ（この例ではローレベル）になるために、次の瞬間に
０を積分しはじめ、０〜２５５まで積分すると言う動作
を繰返す。

一方、セレクタ３４は、セレクト信号ＳＥＬが、ハイレ
ベルのとき積分器３〕、（１）の値を導出し、ローレベ
ルのとき積分器３１　（２）の値を導出する。

セレクト信号ＳＥＬがハイレベルになった瞬間、セレク
タ３４の出力は、積分器３１　（１）の値（０〜２５５
ｍｄｅの積分値）を出力している。そのとき積分ｉ　３
１　（３）の出力は、クリアパルスＣＬ３がアクティブ
状態であるために０である。よりて減算器３５の出力は
、先の積分器３１　（１）の積分出力、つまり０〜２５
５の積分値を出力する。１クロック分時間が経過すると
、セレクタ３４の出力は、積分器３１　（１）の積分出
力０〜２５６までの積分出力を得ることになる。このと
き、積分器３１　（３）の出力は、０番目の値を積分し
た値であり、減算器３５の出力は、０〜・２５６がら０
を減算した値、すなわち１〜２５６の積分値を出力する
。

同様に、次の時間では２〜２５７までの積分値というよ
うに、順番をずらしながら一定の個数（この例では２５
６個）を積分した値が連続的に出力される。以下、減算
器３５の出力は、オフセット値を減算され、オフセット
の無い値にされ、最終積分器２８で所望の周波数（量子
化周波数）に変換されＦＭ復調出力となる。

上記の実施例も、先の実施例と同様に零クロス点の移動
平均を取ることになり検出精度を向上１７Ｓ／Ｎを低減
できる。

第６図は、この発明の更に他の実施例である。

この実施例は、零クロス点のサンプル処理が、クロック
の周波数により影響されないように、ラッチ回路におけ
るクロックを制御するようにしている。

即ち、入力端子４１には、アナログＦＭ信号が供給され
ラッチ回路４２　（１）及び４２　（２）に導入される
。ラッチ回路４２（１）及び４２　（２）は高速クロッ
クにより駆動されるが、互いに反転位相関係にある高速
クロックＣＫで駆動される。ラッチ回路４２　（１）及
び４２　（２）の出力は、それぞれ零クロス検出回路４
３（１）　、４３（２）に供給される。

零クロス検出回路４３（１）　、４３（２）は、ラッチ
回路４３（１）　、４３（２）の出力の立上がり、立下
がり（ＦＭ信号の零クロス点に相当する位置）を検出（
計数）する。そして、零クロス検出回路４３　（１）と
４３　（２）の出力とは、加算器４４にて加算されて零
クロスカウンタ４６に入力される。

零クロスカウンタ４６の出力は低域フィルタ４７を通し
てＦＭ復調出力となり、出方端子４８に導出される。

第８図は、第６図に示した各部（ａ）〜（ｈ）の信号を
示している。ラッチ回路４３　（１）と４３（２）の高
速クロックは１８０”位相が異なり、零クロス検出回路
４３　（１）と４３　（２）のクロックは同じ位相のた
めに、ラッチ出力（ｅ）、（ａ）と零クロス検出出力（
ｅ）、（ｇ）は、第８図に示すようなタイミングで同期
化される。

通常、クロックが１位相の場合は、（ｅ）のようになり
、１ビツトの検出出力となるが、上記のように異なる２
位相のクロックを用いた場合は、加算器４４の出力（ｈ
）ｌ）＜２ピツ）　（０，１，２）となり、】クロック
期間で２となる場合ど、２クロック期間で１と１が連続
する場合がある。

このことは、あるクロックと次のクロックの間に零クロ
ック点があるとしても、その点を境にした区間の前半に
あるか後半にあるかを識別していることである。つまり
。クロックを２倍にすることなく時間軸の分解能を２倍
に向上していることである。零クロスカウンタ４６は、
これらの検出情報を一定期間（量子化期間）周期で加算
し、低域フィルタに供給する。この実施例は、クロック
の２位相を用いて、１位相のものに比べてビット数が増
加するが、復調出力の歪みは第７図に示すように低減さ
れた（第７図と第２３図の波形参照）。

この発明は上記の実施例に限らず、クロック位相は、更
に０＠、９０６１８０＠、２７０ｍのように４位相を利
用するように構成してもよい。

この場合の時間軸方向の零りロス点分解能はもとの４倍
となり、歪み改善項かは更に大きい。

上記のように、この実施例は、ＦＭ信号のサンプルクロ
ックの位相を多位相とすることにより、周波数をか低く
ても歪みを低減し、精度の良い復調出力を得ることがで
きる。

第９図は、更にこの発明の他の実施例である。

先の実施例は、クロック位相を多位相とするために、複
数系統の零クロス検出部を設けたが、クロック自体を第
９図の実施例のように変調してもよい。

入力端子５１のアナログＦＭ信号は、クロックの立上が
り毎に入力を取込むラッチ回路５２に供給される。ラッ
チ回路５２のラッチ出力は、零クロス検出回路５３に入
力される。零クロス検出回路５５は、ラッチ出力の立上
がり及び立下がりの情報を検出して出力する。この検出
出力は、先の実施例と同様にカウンタ５４に入力され、
単位時間周期（量子化周期）でカウントされ、低域フィ
ルタ５５に入力される。これにより出力端子５６からは
ＦＭ復調出力を得ることができる。

ここで、ラッチ回路５２を駆動するクロックＣＫは、セ
レクタ５７及びディザ回路５８により変調を受けている
。このためにＦＭ周波数とクロック周波数とが従来のよ
うにビートを生じるような関係になったとき、変調のた
めにその様な問題が生じにくい。

第１０図は、上記零クロスカウンタ５３の具体的な回路
例であり、第１１図はその動作を示すタイミングチャー
トである。この回路は、ラッチ回路５３からのラッチ出
力が供給されるラッチ回路５３１と、イクスクルーシブ
オア回路５３２により構成される。ラッチ回路５３１は
、クロックＣＫにより駆動される。イクスクルーシブオ
アロ路５３２は、ラッチ回路５３１の出力と入力との排
他的論理和を取り、入力の立下がり及び立上がりを検出
し、零クロス点検出出力として導出する。

第１２図はデイサ回路５８の例であり、例えばクロック
ＣＫを分周するｎ分周回路５８１により構成されている
。

第１３図は、デイサ回路５８により制御されるセレクタ
５７の出力と、デイサ回路５８の出力を示している。セ
レクタ５７は、デイサ回路５８の出力がハイレベルのと
きは正相のクロックを出力し、ローレベルのときは逆相
のクロックを出力する。この出力が、先のラッチ回路５
２を駆動している。よって、クロック周波数とＦＭ信号
の周波数とが特定の関係で、通常ならば零クロス点のサ
ンプルが得られず出力にビートを生じるような関係とな
っても、クロック位相が変調されるのでこのような問題
を回避できる。なお、上記実施例では、デイサ回路は一
定周期で、１８０＠位相の異なる２つのクロックを用い
たが、これに限らず例えば０６９０°　１８０°　２７
０＠位相の異なる４つのクロックを用いて、これを切換
えるようにしても良く、位相変調を施す場合にアナログ
的に変調しても良い。

上記したようにこの実施例は、ＦＭ復調を行うための情
報である零クロス点検出精度を改善するのに、ラッチ回
路５２におけるクロックの周波数を高くすることなく、
変：Ａ（多位相）とすることにより実現している。これ
により、復調出力の歪みを低減できる。

第１４図は、従来の復調器における零クロスカウンタ出
力波形と、低域フィルタ出力波形を示している。また第
１５図は、上記実施例における零クロスカウンタ出力波
形と、低域フィルタ出力波形を示している。この出力波
形の比較からもわかるように、この実施例による装置の
ほうが歪みを改善していることがわかる。

第１６図は、更にこの発明の他の実施例であり、第１７
図はこの回路の各部の信号波形である。入力ＦＭ信号は
、加算器６１の一方に供給され、この加算器６１の他方
にはディザ回路６２からの出力が供給されいる。これに
より、加算器６１からは、ＦＭ信号がディザ回路６２の
出力により変調された形で出力され、これが零クロス検
出回路６３に入力される。零クロス検出回路６３、零ク
ロスカウンタ６４及び低域フィルタ６５は、先の実施例
と同じ動作を得る。これにより出力端子６６からはＦＭ
復調出力が得られる。

ディザ回路６２からの出力によりＦＭ信号を変調せずに
、ＦＭ信号を直接零クロス検出回路６３に入力した場合
、ＦＭ信号の零クロス点と、取込みクロックとの立上が
りエツジが重なり場合、零クロス点を検出できなかった
り、できたりするという不規則な状態が生じる。これで
は、零クロス情報が不安定となり、復調出力に影響、つ
まりビートが生じる。そこで、この実施例では、ＦＭ信
号を例えば正弦波により変調して、零クロス点を時間軸
方向へずらすようにし、取込みクロックとＦＭ周波数と
が特定の関係になつたときのビートを低減できるように
するものである。

第１８図は、従来の復調器における零クロスカウンタ出
力波形と、低域フィルタ出力波形を示している。また第
１９図は、上記実施例における零クロスカウンタ出力波
形と、低域フィルタ出力波形を示している。この出力波
形の比較からもゎがるように、この実施例による装置の
ほうが歪みを改善していることがわかる。

「発明の効果〕以上説明したよう（ここの発明は、クロック周波数を増
大することなく、零クロス検出の分解能を向」二し、ま
たクロック周波数とＦＭ周波数との関係でビートが発生
するのを抑圧することができ、良好なＦＭ復調出力を得
ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は第
１図の回路の動作を説明するために示したタイミングチ
ャート、第３図はこの発明の他の実施例を示す回路図、
第４図および第５図は第３図の回路の動作を説明するた
めに示したタイミングチャート、第６図はこの発明の更
に他の実施例を示す回路図、第７図は第６図の回路の出
力信号波形例を示す図、第８図は第６図の回路の各部信
号波形を示す図、第９図は更にまた他の実施例を示す回
路図、第１０図は零クロス検出回路の構成例を示す図、
第１１図は零クロス検出回路の動作を説明するために示
したタイミングチャート、第１２図はディザ回路の例を
示す図、第１３図は第９図の回路の動作を説明するため
に示したタイミングチャート、第１４図と第１５図は従
来のデジタルＦＭ復調装置と本発明のＦＭｕｉ調装置で
得られる出力波形を比較ｊ２て示す説明図、第１６図は
更に他の実施例を示す回路図、第１７図は第１６図の回
路の各部信号波形図、第１８図と第１９図も従来のデジ
タルＦＭ復調装置と本発明のＦＭ復調装置で得られる出
力波形を比較して示す説明図、第２０図は従来のパルス
カウント方式ＦＭ復調器の回路図、第２１図は第２０図
の回路の動作を説明するために示したタイミングチャー
ト、第２２図は従来のデジタルＦＭ復調器を示す回路図
、第２３図は従来のＦＭ復調器の出方波形を示す図であ
る。２２・・・リミッタ、２３．４３（１）　、４３（２）
、４６．５３・・・零クロス検出回路、２４　（１）〜
２４（ｎ）、２８．３１　（１）〜３　］、　（３）・
・・積分器、２５．３４．５７・・・セレクタ、２６．
２９．４２　（１）、４２（２）、５２・・・ラッチ回
路、２７．３５・・・減算器、３３・・・遅延回路、４
４．６１・・・加′Ｊ！１．器、４６．５６・・・カウ
ンタ、４７．５５・・・低域フィルタ、５８．６２・・
・ディザ回路。出願人代理人　弁理士　鈴江武彦（ｂ）（ｅ）（ｆ）第８図第１４図第１７図第１８図イ閃

Claims

【特許請求の範囲】

（１）アナログＦＭ信号の零クロス点を検出し、検出し
た零クロス点の数を単位時間積分またはカウントし、単
位時間当りの零クロス数がＦＭ周波数に比例しているこ
とを利用してＦＭ復調出力を得るＦＭ復調装置において
、前記零クロス点の検出出力を積分またはカウントするに
あたって、上記検出出力のサンプル系列を、順次時間軸
方向へずらして積分またはカウントし、その時間軸上の
移動平均を得、この出力を上記単位時間周期で積分また
はカウントする手段を設けたことを特徴とするＦＭ復調
装置。
（２）上記移動平均を得る手段は、零クロス点の検出出力が供給され、それぞれ積分期間が
シフトされている複数の積分器と、この複数の積分器の
積分出力を順次選択するセレクタとで構成されることを
特徴とする請求項第１項記載のＦＭ復調装置。
（３）上記移動平均を得る手段は、前記零クロス点の検出出力が供給され、所定時間周期の
２倍の周期で積分する第１の積分器と、この第１の積分
器の積分周期に対して１８０°移相した周期で前記零ク
ロス点の検出出力を積分する第２の積分器と、前記第１
と第２の積分器の出力を前記所定時間周期で交互に選択
して導出するセレクタと、前記零クロス点の検出出力が
供給される遅延回路と、この遅延回路の出力を前記所定
時間周期で積分する第３の積分器と、前記セレクタ出力
から前記第３の積分器出力を減算する減算器とを備えた
ことを特徴とする請求項第１項記載のＦＭ復調装置。
（４）アナログＦＭ信号を高速クロックでラッチ手段に
よりラッチして出力し、この出力の立上がり、立下がり
に対応するＦＭ信号の零クロス点を零クロス検出手段に
より検出し、この検出した零クロス点の数を単位時間積
分またはカウントし、単位時間当りの零クロス数がＦＭ
周波数に比例していることを利用してＦＭ復調出力を得
るＦＭ復調装置において、前記アナログＦＭ信号を高速クロックでラッチして出力
し、この出力の立上がり、立下がりに対応するＦＭ信号
の零クロス点を検出するにあたり、少なくとも前記ラッ
チ手段のラッチ移相を制御して、前記零クロス検出の検
出分解能を上げる手段を具備したことを特徴とするＦＭ
復調装置。
（５）前記分解能を上げる手段は、入力ＦＭ信号が共通
に供給される複数のラッチ回路と、この複数のラッチ回
路に異なる位相のクロックを供給する手段と、前記複数
のラッチ回路の出力の零クロス点をそれぞれ検出して、
各検出出力を加算する手段とを備えたことを特徴とする
請求項第４項記載のＦＭ復調装置。
（６）前記分解能を上げる手段は、入力ＦＭ信号が供給
されるラッチ回路と、このラッチ回路に供給されるクロ
ックを変調するディザ回路とを備えたことを特徴とする
請求項第４項記載のＦＭ復調装置。
（７）前記分解能を上げる手段は、入力ＦＭ信号をディ
ザ回路の出力で変調して、その変調出力を零クロス検出
回路に供給する手段を備えたことを特徴とする請求項第
４項記載のＦＭ復調装置。