JPS6214785Y2 - - Google Patents
Info
- Publication number
- JPS6214785Y2 JPS6214785Y2 JP4578084U JP4578084U JPS6214785Y2 JP S6214785 Y2 JPS6214785 Y2 JP S6214785Y2 JP 4578084 U JP4578084 U JP 4578084U JP 4578084 U JP4578084 U JP 4578084U JP S6214785 Y2 JPS6214785 Y2 JP S6214785Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pulse
- monostable multivibrator
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【考案の詳細な説明】
録画再生機にて得られる再生カラー映像信号は
時間誤差を有している。この時間誤差を補正する
方法として、再生カラー映像信号をデイジタル信
号に変換してメモリーに書き込み、これを読み出
してアナログ信号に再変換するという方法があ
る。この場合、デイジタル信号への変換及びメモ
リーへの書き込みは、再生水平同期信号の周波数
に応じた周波数でかつ再生バースト信号に位相が
同期したクロツクパルスにより行い、メモリーか
らの読み出し及びアナログ信号への再変換は一定
周波数のクロツクパルスにより行う。
時間誤差を有している。この時間誤差を補正する
方法として、再生カラー映像信号をデイジタル信
号に変換してメモリーに書き込み、これを読み出
してアナログ信号に再変換するという方法があ
る。この場合、デイジタル信号への変換及びメモ
リーへの書き込みは、再生水平同期信号の周波数
に応じた周波数でかつ再生バースト信号に位相が
同期したクロツクパルスにより行い、メモリーか
らの読み出し及びアナログ信号への再変換は一定
周波数のクロツクパルスにより行う。
そして再生バースト信号に位相が同期したクロ
ツクパルスを得るには位相同期回路いわゆるPLL
を構成するが、このPLLにおける位相比較の基準
信号は少なくても数サイクル分必要である。とこ
ろが、バースト信号は８サイクル以上あるが、正
確な位相をもつているのはその中程の１〜２サイ
クルぐらいであり、その前後のサイクルのところ
では位相は必ずしも正確ではない。従つて８サイ
クル以上あるバースト信号をそのままPLLにおけ
る位相比較の基準信号とするときは、正確な位相
のクロツクパルスを得ることができなくなる。
ツクパルスを得るには位相同期回路いわゆるPLL
を構成するが、このPLLにおける位相比較の基準
信号は少なくても数サイクル分必要である。とこ
ろが、バースト信号は８サイクル以上あるが、正
確な位相をもつているのはその中程の１〜２サイ
クルぐらいであり、その前後のサイクルのところ
では位相は必ずしも正確ではない。従つて８サイ
クル以上あるバースト信号をそのままPLLにおけ
る位相比較の基準信号とするときは、正確な位相
のクロツクパルスを得ることができなくなる。
このため、バースト信号のうちの正しい位相を
もつた中程の１〜２サイクルを検出し、基準信号
として少なくとも数サイクル分を有し、その各々
のサイクルの位相がこの検出された中程の１〜２
サイクルの位相に同期したものを得ることが望ま
しい。
もつた中程の１〜２サイクルを検出し、基準信号
として少なくとも数サイクル分を有し、その各々
のサイクルの位相がこの検出された中程の１〜２
サイクルの位相に同期したものを得ることが望ま
しい。
本考案は、このような要望を満たすことのでき
る特殊な発振回路を提供するもので、以下その具
体例を図を参照して説明しよう。
る特殊な発振回路を提供するもので、以下その具
体例を図を参照して説明しよう。
第１図は本考案の一例で、入力端１よりのカラ
ー映像信号ＳV（第２図Ａ……ＳHは水平同期信
号、ＳBOはバースト信号）がバーストゲート回路
２に供給される。信号ＳVはまた、同期信号分離
回路３に供給されて水平同期信号ＳH（第２図
Ｂ）が取り出され、これがバーストゲートパルス
形成回路４に供給されてバーストゲートパルスが
形成され、これがバーストゲート回路２に供給さ
れる。そしてバーストゲート回路２よりバースト
信号ＳBO（第２図Ｃ）が抜き取られる。このバー
スト信号ＳBOはバンドパスフイルタ５に供給さ
れ、このバンドパスフイルタ５よりのバースト信
号ＳBF（第２図Ｄ）がレベル検出回路６に供給さ
れる。
ー映像信号ＳV（第２図Ａ……ＳHは水平同期信
号、ＳBOはバースト信号）がバーストゲート回路
２に供給される。信号ＳVはまた、同期信号分離
回路３に供給されて水平同期信号ＳH（第２図
Ｂ）が取り出され、これがバーストゲートパルス
形成回路４に供給されてバーストゲートパルスが
形成され、これがバーストゲート回路２に供給さ
れる。そしてバーストゲート回路２よりバースト
信号ＳBO（第２図Ｃ）が抜き取られる。このバー
スト信号ＳBOはバンドパスフイルタ５に供給さ
れ、このバンドパスフイルタ５よりのバースト信
号ＳBF（第２図Ｄ）がレベル検出回路６に供給さ
れる。
レベル検出回路６は、差動増幅器７の出力端が
抵抗８及び９を介して接地され、抵抗８及び９の
接続点が（＋）側入力端に接続されて構成され、
（−）側入力端子にバースト信号ＳBFが供給され
る。抵抗８及び９の抵抗値の比は例えば９：１に
選ばれ、従つて（＋）側入力端の電圧は出力電圧
の1/10とされる。そして、バースト信号ＳBFがは
じめのうち振幅が小さく0.5Vより大きくならな
いうちは、レベル検出回路６の出力電圧ＳRは5V
で、従つて（＋）側入力端の電圧は0.5Vであ
る。バースト信号ＳBFが0.5Vより大きくなる
と、その0.5Vを横切る点で出力電圧ＳRは0Vに、
従つて（＋）側入力端の電圧も0Vになる。そし
てこのようにバースト信号ＳBFが0.5Vより大き
くなつた後0Vを越えて負の電圧になると、その
0Vを横切る点で出力電圧は5Vに、従つて（＋）
側入力端の電圧は0.5Vになる。
抵抗８及び９を介して接地され、抵抗８及び９の
接続点が（＋）側入力端に接続されて構成され、
（−）側入力端子にバースト信号ＳBFが供給され
る。抵抗８及び９の抵抗値の比は例えば９：１に
選ばれ、従つて（＋）側入力端の電圧は出力電圧
の1/10とされる。そして、バースト信号ＳBFがは
じめのうち振幅が小さく0.5Vより大きくならな
いうちは、レベル検出回路６の出力電圧ＳRは5V
で、従つて（＋）側入力端の電圧は0.5Vであ
る。バースト信号ＳBFが0.5Vより大きくなる
と、その0.5Vを横切る点で出力電圧ＳRは0Vに、
従つて（＋）側入力端の電圧も0Vになる。そし
てこのようにバースト信号ＳBFが0.5Vより大き
くなつた後0Vを越えて負の電圧になると、その
0Vを横切る点で出力電圧は5Vに、従つて（＋）
側入力端の電圧は0.5Vになる。
従つて、レベル検出回路６の出力電圧ＳR（第
２図Ｅ）は、バースト信号ＳBFが0.5Vより大き
くなうとするところで「１」から「０」に立ち下
がり、その後0Vより小さくなろうとするところ
で「０」から「１」に立ち上がるものとなる。
２図Ｅ）は、バースト信号ＳBFが0.5Vより大き
くなうとするところで「１」から「０」に立ち下
がり、その後0Vより小さくなろうとするところ
で「０」から「１」に立ち上がるものとなる。
この出力電圧ＳRはインバータ１０にて極性反
転され、その反転電圧R（第２図Ｆ）がJKフリ
ツプフロツプ回路１１のＴ入力端に供給される。
転され、その反転電圧R（第２図Ｆ）がJKフリ
ツプフロツプ回路１１のＴ入力端に供給される。
一方、同期信号分離回路３から得られる水平同
期信号ＳH（第２図Ｂ）は単安定マルチバイブレ
ータ１２に供給されて、これより、水平同期信号
ＳHの後縁（立ち上がり）からバースト信号ＳBF
の中程の時点t1までの一定時間τ０の間「０」と
なるパルスＳM（第２図Ｇ）が得られる。そして
このパルスＳMがJKフリツプフロツプ回路１１の
Ｊ入力端に供給される。なお、水平同期信号ＳH
がJKフリツプフロツプ回路１１のリセツト端子
に供給される。
期信号ＳH（第２図Ｂ）は単安定マルチバイブレ
ータ１２に供給されて、これより、水平同期信号
ＳHの後縁（立ち上がり）からバースト信号ＳBF
の中程の時点t1までの一定時間τ０の間「０」と
なるパルスＳM（第２図Ｇ）が得られる。そして
このパルスＳMがJKフリツプフロツプ回路１１の
Ｊ入力端に供給される。なお、水平同期信号ＳH
がJKフリツプフロツプ回路１１のリセツト端子
に供給される。
従つて、JKフリツプフロツプ回路１１の出
力のパルスＳF（第２図Ｈ）は、水平同期信号ＳH
の前縁（立ち下がり）で立ち上がり、単安定マル
チバイブレータ１２の出力パルスＳMが立ち上が
つた時点t1の直後においてインバータ１０の出力
信号ＳRが立ち下がる時点t2で立ち下がる。
力のパルスＳF（第２図Ｈ）は、水平同期信号ＳH
の前縁（立ち下がり）で立ち上がり、単安定マル
チバイブレータ１２の出力パルスＳMが立ち上が
つた時点t1の直後においてインバータ１０の出力
信号ＳRが立ち下がる時点t2で立ち下がる。
バースト信号ＳBOは、従つてバースト信号ＳBF
は、上述のように中程の１〜２サイクルのみが正
しい位相をもつており、その前後のサイクルのと
こでは正しい位相をもつていないが、上述の単安
定マルチバイブレータ１２が準安定状態を保持す
る時間幅τ０を適当に選んでおくことにより、
JKフリツプフロツプ回路１１の出力パルスＳFが
立ち下がる時点t2は、バースト信号ＳBF中の正し
い位相をもつたサイクルにおける0Vを越えんと
する点となる。
は、上述のように中程の１〜２サイクルのみが正
しい位相をもつており、その前後のサイクルのと
こでは正しい位相をもつていないが、上述の単安
定マルチバイブレータ１２が準安定状態を保持す
る時間幅τ０を適当に選んでおくことにより、
JKフリツプフロツプ回路１１の出力パルスＳFが
立ち下がる時点t2は、バースト信号ＳBF中の正し
い位相をもつたサイクルにおける0Vを越えんと
する点となる。
そして、このJKフリツプフロツプ回路１１の
出力パルスＳFが発振器１３に供給される。発振
器１３は、この例では２個の単安定マルチバイブ
レータ１４及び１５にて構成され、出力パルスＳ
Fが一方の単安定マルチバイブレータ１４のトリ
ガー端子に供給され、この一方の単安定マルチバ
イブレータ１４の出力信号が他方の単安定マルチ
バイブレータ１５のトリガー端子に供給され、こ
の他方の単安定マルチバイブレータ１５の出力信
号が一方の単安定マルチバイブレータ１４の他の
トリガー端子に供給される。ここで、単安定マル
チバイブレータ１４及び１５の準安定状態を保持
する時間幅τ１及びτ２は、ともに、副搬送波周
波数の逆数の1/2、即ち１／２×３．５８μsecとされる
。
出力パルスＳFが発振器１３に供給される。発振
器１３は、この例では２個の単安定マルチバイブ
レータ１４及び１５にて構成され、出力パルスＳ
Fが一方の単安定マルチバイブレータ１４のトリ
ガー端子に供給され、この一方の単安定マルチバ
イブレータ１４の出力信号が他方の単安定マルチ
バイブレータ１５のトリガー端子に供給され、こ
の他方の単安定マルチバイブレータ１５の出力信
号が一方の単安定マルチバイブレータ１４の他の
トリガー端子に供給される。ここで、単安定マル
チバイブレータ１４及び１５の準安定状態を保持
する時間幅τ１及びτ２は、ともに、副搬送波周
波数の逆数の1/2、即ち１／２×３．５８μsecとされる
。
従つて、まず時点t2においてパルスＳFの立ち
下がりにより単安定マルチバイブレータ１４の出
力信号M1（第２図Ｉ）が立ち上がり、これより
τ１なる時間たつと信号M1は立ち下がる。そし
てこの信号M1の立ち下がりにより単安定マルチ
バイブレータ１５の出力信号M2（第２図Ｊ）が
立ち下がり、これよりτ２なる時間たつと信号
M2は立ち上がる。この信号M2の立ち上がりによ
り信号M1は立ち上がり、τ１なる時間たつと信
号M1は立ち下がる。この信号M1の立ち下がりに
より信号M2が立ち下がり、τ２なる時間たつと
信号M2は立ち上がる。以後同様である。
下がりにより単安定マルチバイブレータ１４の出
力信号M1（第２図Ｉ）が立ち上がり、これより
τ１なる時間たつと信号M1は立ち下がる。そし
てこの信号M1の立ち下がりにより単安定マルチ
バイブレータ１５の出力信号M2（第２図Ｊ）が
立ち下がり、これよりτ２なる時間たつと信号
M2は立ち上がる。この信号M2の立ち上がりによ
り信号M1は立ち上がり、τ１なる時間たつと信
号M1は立ち下がる。この信号M1の立ち下がりに
より信号M2が立ち下がり、τ２なる時間たつと
信号M2は立ち上がる。以後同様である。
従つて、単安定マルチバイブレータ１４及び１
５の出力信号M1及びM2はともに矩形状のパルス
が繰り返すものとなり、それぞれの「１」の区間
の幅は単安定マルチバイブレータ１４により決ま
るτ１となり、それぞれの「０」の区間の幅は単
安定マルチバイブレータ１５により決まるτ２と
なり、τ１とτ２が等しくかつ上述のような値に
選ばれていることから、出力信号M1及びM2はと
もに繰り返しの周波数が副搬送波周波数に等しく
かつデユーテイーが1/2のパルスとなる。
５の出力信号M1及びM2はともに矩形状のパルス
が繰り返すものとなり、それぞれの「１」の区間
の幅は単安定マルチバイブレータ１４により決ま
るτ１となり、それぞれの「０」の区間の幅は単
安定マルチバイブレータ１５により決まるτ２と
なり、τ１とτ２が等しくかつ上述のような値に
選ばれていることから、出力信号M1及びM2はと
もに繰り返しの周波数が副搬送波周波数に等しく
かつデユーテイーが1/2のパルスとなる。
そして、信号M1の最初の立ち上がりの時点t2
は、上述のようにバースト信号ＳBF中の正しい位
相をもつたサイクルにおける0Vを越えんとする
点であるから、信号M1及びM2の各々のパルスの
位相はバースト信号ＳBOの正しい位相を表わした
ものとなる。
は、上述のようにバースト信号ＳBF中の正しい位
相をもつたサイクルにおける0Vを越えんとする
点であるから、信号M1及びM2の各々のパルスの
位相はバースト信号ＳBOの正しい位相を表わした
ものとなる。
従つて、この発振器１３の出力信号即ち例えば
単安定マルチバイブレータ１４の出力信号M1を
必要パルス数分、例えば数パルスないし10数パル
ス分取り出せば、PLLに供給される基準信号とし
て、その各々のサイクルの位相がバースト信号Ｓ
BOの正しい位相を示すような、所望のものが得ら
れる。
単安定マルチバイブレータ１４の出力信号M1を
必要パルス数分、例えば数パルスないし10数パル
ス分取り出せば、PLLに供給される基準信号とし
て、その各々のサイクルの位相がバースト信号Ｓ
BOの正しい位相を示すような、所望のものが得ら
れる。
第３図は、上述の発振回路を冒頭に述べた時間
誤差補正装置に用いた場合で、入力端２１よりの
カラー映像信号がアナログ−デイジタル変換器２
２に供給され、一方このカラー映像信号が上述の
発振回路２３に供給されて、水平同期信号ＳH
と、各々がバースト信号ＳBOの正しい位相を示す
少なくとも数個のパルスを有する基準信号M1が
得られ、これらが書き込み用クロツクパルス形成
回路２４に供給されて、水平同期信号ＳHの周波
数に応じた周波数でかつ再生バースト信号ＳBOに
位相が同期したクロツクパルスが得られ、このク
ロツクパルスがアナログ−デイジタル変換器２２
に供給されて入力カラー映像信号がデイジタル信
号に変換される。このデイジタル信号はメモリー
２５に供給されて回路２４よりの同じクロツクパ
ルスにより書き込まれる。一方、読み出し用クロ
ツクパルス形成回路２６から一定周波数のクロツ
クパルスが得られ、これがメモリー２５に供給さ
れて書き込まれたデイジタル信号が読み出され、
この読み出されたデイジタルがデイジタル−アナ
ログ変換器２７に供給されて回路２６よりクロツ
クパルスによりアナログ信号に変換され、時間誤
差が補正されたカラー映像信号が得られる。
誤差補正装置に用いた場合で、入力端２１よりの
カラー映像信号がアナログ−デイジタル変換器２
２に供給され、一方このカラー映像信号が上述の
発振回路２３に供給されて、水平同期信号ＳH
と、各々がバースト信号ＳBOの正しい位相を示す
少なくとも数個のパルスを有する基準信号M1が
得られ、これらが書き込み用クロツクパルス形成
回路２４に供給されて、水平同期信号ＳHの周波
数に応じた周波数でかつ再生バースト信号ＳBOに
位相が同期したクロツクパルスが得られ、このク
ロツクパルスがアナログ−デイジタル変換器２２
に供給されて入力カラー映像信号がデイジタル信
号に変換される。このデイジタル信号はメモリー
２５に供給されて回路２４よりの同じクロツクパ
ルスにより書き込まれる。一方、読み出し用クロ
ツクパルス形成回路２６から一定周波数のクロツ
クパルスが得られ、これがメモリー２５に供給さ
れて書き込まれたデイジタル信号が読み出され、
この読み出されたデイジタルがデイジタル−アナ
ログ変換器２７に供給されて回路２６よりクロツ
クパルスによりアナログ信号に変換され、時間誤
差が補正されたカラー映像信号が得られる。
上述の本考案の発振回路によれば、簡単な構成
により、バースト信号の正しい位相を示す信号を
数サイクル分以上にわたつて得ることができる。
により、バースト信号の正しい位相を示す信号を
数サイクル分以上にわたつて得ることができる。
なお、本考案の発振回路は、時間誤差を補正す
る場合におけるクロツクパルスの形成用のPLLに
供給すべき基準信号を得る場合に限らず、例えば
録画再生機の再生系においていわゆるAPC回路
に供給すべき比較信号を得る場合などにも用いる
ことができる。
る場合におけるクロツクパルスの形成用のPLLに
供給すべき基準信号を得る場合に限らず、例えば
録画再生機の再生系においていわゆるAPC回路
に供給すべき比較信号を得る場合などにも用いる
ことができる。
第１図は本考案による発振回路の一例の系統
図、第２図はその説明のための波形図、第３図は
本考案による発振回路を用いた時間誤差補正装置
の一例の系統図である。 １はカラー映像信号の入力端、２はバーストゲ
ート回路、３は同期信号分離回路、４はバースト
ゲートパルス形成回路、５はバンドパスフイル
タ、６はレベル検出回路、１１はJKフリツプフ
ロツプ回路、１２は単安定マルチバイブレータ、
１３は発振器、１４及び１５はそれぞれその単安
定マルチバイブレータである。
図、第２図はその説明のための波形図、第３図は
本考案による発振回路を用いた時間誤差補正装置
の一例の系統図である。 １はカラー映像信号の入力端、２はバーストゲ
ート回路、３は同期信号分離回路、４はバースト
ゲートパルス形成回路、５はバンドパスフイル
タ、６はレベル検出回路、１１はJKフリツプフ
ロツプ回路、１２は単安定マルチバイブレータ、
１３は発振器、１４及び１５はそれぞれその単安
定マルチバイブレータである。
Claims (1)
- 水平同期信号から一定時間経たバースト信号区
間の中程の第１の時点を示す第１のパルスを形成
する第１の回路と、バースト信号を一定レベルと
比較しその比較出力に応じた第２のパルスを形成
する第２の回路と、上記第１及び第２の回路の出
力より上記第１の時点の直後においてバースト信
号が上記一定レベルを横切る第２の時点を示す第
３のパルスを形成する第３の回路と、上記第３の
パルスに基いて上記第２の時点を始点として、繰
り返しの周波数が副搬送波周波数に等しいパルス
を少なくとも数個分にわたつて形成する発振器と
を有する発振回路において、上記発振器を第１及
び第２の単安定マルチバイブレータより構成し、
上記第３のパルスを上記第１の単安定マルチバイ
ブレータの一方のトリガー端子に供給し、上記第
１の単安定マルチバイブレータの出力を上記第２
の単安定マルチバイブレータのトリガー端子に供
給し、上記第２の単安定マルチバイブレータの出
力を上記第１の単安定マルチバイブレータの他方
のトリガー端子に供給するようにして、上記発振
器の出力パルスの発生期間を上記第３のパルスに
応じて決まるようにしたことを特徴とする発振回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4578084U JPS59161786U (ja) | 1984-03-29 | 1984-03-29 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4578084U JPS59161786U (ja) | 1984-03-29 | 1984-03-29 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59161786U JPS59161786U (ja) | 1984-10-30 |
| JPS6214785Y2 true JPS6214785Y2 (ja) | 1987-04-15 |
Family
ID=30176323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4578084U Granted JPS59161786U (ja) | 1984-03-29 | 1984-03-29 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59161786U (ja) |
-
1984
- 1984-03-29 JP JP4578084U patent/JPS59161786U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59161786U (ja) | 1984-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6236430B2 (ja) | ||
| EP0146636B1 (en) | Synchronizing circuit | |
| JPS6214785Y2 (ja) | ||
| JPS61271666A (ja) | ドロツプアウト検出装置 | |
| JPS597272B2 (ja) | 色同期回路 | |
| JPH0339988Y2 (ja) | ||
| JPH02218278A (ja) | Ｆｍ変調回路 | |
| JPH026705Y2 (ja) | ||
| JPH0427014Y2 (ja) | ||
| JPS5837165Y2 (ja) | 同期信号処理装置 | |
| JPH054373Y2 (ja) | ||
| JPS6262Y2 (ja) | ||
| JP2930814B2 (ja) | 磁気記録再生装置 | |
| JPH0625103Y2 (ja) | 外部リセット機能付きｆｍ変調回路 | |
| JPH01305785A (ja) | ジッタ補正装置 | |
| JPH0763190B2 (ja) | ビデオ信号処理装置 | |
| JPS6261Y2 (ja) | ||
| JPS6244470B2 (ja) | ||
| JP2857396B2 (ja) | 同期信号発生回路 | |
| JP2606217B2 (ja) | 同期信号検出回路 | |
| JPS6048940B2 (ja) | 信号検出回路 | |
| JPS6212586B2 (ja) | ||
| JPS5853551B2 (ja) | キジユンシンゴウケイセイカイロ | |
| JPH0151225B2 (ja) | ||
| JPH07336649A (ja) | 時間軸変動補正装置 |