JPH01503495A - ブリツジ回路出力段 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ブリッジ回路出力段 従来の妖術 本発明は、例えばＶイツ連邦共和国特許出願公開気３．！１２０６１１号公報に 記載の、４つの電流制御機構から成り、一方の対角慧上に負荷が設けられている ブリッジ回路を有する電流の制御及び調整装置に関する。公知のこのような装置 においては、ブリッジ回路の一方の対角繰上には電磁負荷のみが設けられ、この ブリッジ回路には、別の１つの’ＩＩＬｍ制ｈｈｍと、１つの測定抵抗との直列 接続が後置接続されている。このようにして、負荷を流れるｘｇの制御と、この 電流の極性制御とを回路技術的に分離することができる。公知のブリッジ回路に おける電流制御機構は、それらのうちの一方の２つがＰＮＰ形であり、他方の２ つがＮＰＮ形であるバイポーラトランジスタである。このようなバイポーラは、 ＊ａ及び遮断のために、トランジスタにおける切換動作の間に損失エネルギーが 発生する。

米国特許第４５２０４３８号１＃薔により、４つのバイポーラトランジスタから 成るブリッジ回路が公知であり、このブリッジ回路の対角細土に電ｗＪ桜が設け られている。これらのトランジスタのそれぞれに、そのベース−エミッタ区間を 介してベース１１ＩＬ流分路トランジスタｄｉ、１つのインダクタンスと１つの ダイオードとに直列に付加接続されている。米国特許藁、ｉ！５２０４３８号明 細書によう会知の回路により、ベースｍＡが、動作条件が変化してもできる限り 僅かにしか変化しないことが笑現される。

ブリッジ回路における接続されているトランジスタの比較的高いエネルギー損失 は、例えば自動車に搭載されている電磁負荷の場合や、コンピュータに開運する 場合のように損失出力が小さｂことが１喪である場合には問題となる。更に、上 記文献には、短絡に対する、出力段の保護に胸しては何ら述べられていない。

発明の効果 ロジックレベル出力ＭＯ８ＦＥＴ　＆の４つの電流側ｔｑｌ［樽から成るブリッ ジ回路を備え、 前記ブリ、ツジ回路の一方の対角繰上に電磁負荷が設けられ、 前記電流制御機構にそれぞれ対で、デート電圧供給のための１つの電圧制御回路 と、デート電圧？ＩＩＩＪ麹のための１つの電流制御回路が接続され、 更に、第２の対角趣の１つの接続点に接続されている少なくとも１つの測定抵抗 を備えている、前記電磁負荷を扼れる電光の制御及び−整装置は従来の技術に比 して、回路を動作させるためのこのような出力ＭＯ８ＦＥＴＳの抵抗が非常に低 いので、これに対応して出力損失も非常に小さい利点を有する。測定抵抗の琺仇 値も非常に小さくすることができる。電圧？ｌ！ｌＪａ器を介してのデート電圧 供給により、電圧降下は典型的な１．２ｖの値を有することができ、負の電圧に 対する入力伽保りが可能である。′Ｉ／ｌ流源を介してデート電圧制御上行うの で、給電電圧における障害による間聴は社主せず、支に、！ｌＩＪ％’ａ路の出 力損失・が小さい。別の１つの利点は、本発明の装置は、出力段の電ｋｍ侮１＆ Ｒ栴の耐圧によってしか制限されな込、幅広い電圧領域で動作することができる 点である。

本発明の装置の１つの有利な実施例においては、電圧制鶴画路が集積回路を有す るので、構成が特に簡単である。

本発明の装置の別の１つの有利な実施例においては、個別回路部品から成る電圧 制麹画路がダイオ−ｒを有し、 前記ダイオードの陰極ｉ　１９ＰＮ　）　？ンジスタの＝レクタと、抵抗とに接 続し、 前記抵抗の他方の端子を前記ＮＰＮ　）ランジスタのベースと接続し、 前記ベースにツェナーダイオ−ｒの陽極ヲ法絖する。

このような檎既はハイブリッド化又は集積化が特に簡単である、何故ならばカえ ば、ｐシックレベル出力ＭＯ８ＦＥＴ　％流部」御徹樽のためのデート電圧コン デンサの容量を１、集積回路の１合に必貴な容量に１／１０００の係数で低減す ることができるからである。

この容量は、電流制御機構のデート制御のためのプートストラップ１路の重要な 構成素子である。有利にはこの容量の充電は電流制御機構の遮断時間の間のみ行 われる。

本発明の別の１つの有利な実施例においては、ｔＩＬ派制動制御回路流源回路を 有し、 前記電流源回路は比較回路により接続及び遮断が可能である。このようにして、 種々の動作条件に！合して調整を行うことができる他に、電流制御回路を僅かな 回路部品により簡単に構成することができる。

本発明の別の１つの有利な実施例においては、を光監視回路を設け、 前記電流監視回路は比較器回路を有し、前記比較器回路は最大電流の時に導通し 、容量を放電させ一電流制御扱樽を比較器回路を介して阻止する。

即ち、容量の充電時間及び放電時間を適切に央めることにより、電磁負荷が短絡 した場合に、投入接続比１１％の典型的僅にすることができる。

本発明の別の１″：）の有利な！１ｔｊＮ例においては、比較器回路の入力側に 印加されるオフセット電圧を発生するための補正回路を設け、このようにして、 ｆ？ｆｆＪ期間題なしに非常に迅速に電流測定を行い、切洪先湘（スパイク）を 発生させずに！磁負荷の７リーホイール電流を検出することができる。

本発明の別の１つの有利な実施例においては、測定抵抗と接続されている診断回 路を設け、前記診断回路は、負荷を流れる電流を、アースに対する電圧として検 出する差動増幅器を備えている。このようにして、制御／調整のために電磁負荷 の実際の動作パラメータを藺単に診断することができる。これを更に有利に行う ために併用することのできる別の１つの有利な！Ｉ！施例においでは、測定抵抗 に接続されている診断回路を設け、 前記診断回路は、負荷を流れる電流を、給電電圧に対する、反転された電圧とし て検出するための差動増幅器ｆ：ｍえている。このようにして、出力段の完全な 診断が可能であり、負荷が電動機である場合に、この診断においては、電動機分 路と、アースへの分路と、給電電圧につながっている分路とを確実に検出するこ とができる。

電磁負荷のフリーホイール電流は、測定抵抗に接続されている別の１つの診断回 路に、このフリーホイール電流を検出するための差動増幅器を設けた場合には、 診断において検出することができる。

測定抵抗と、一方及び／又は他方の診１１’ｒ［ｇ１路との間に補正回路と、こ れに後置接続されているカレントミラー回路とを設けた場合には、７リーホイー ルフエーズ（負の電圧降下）を支障なしにアース會基準とすることが可能である 。この場合に補正回路は、測定抵抗における正の電圧降下のみしか処理すること のできないカレントミラー回路のための正のバイアス電圧を供給する。大きな利 点は、負の電圧降下から正の電圧降下への移行の際に、それ以外の時には存在し な−切換先端（スパイク）が消失する点である。

本発明の別の１つの実施例においては、′Ｆｔ＃、源回路の中に１つの切換端子 が設けられ、この切換端子が遮断状態の時には電磁負荷は橋絡され、この結果、 外部の（有利には電ａ）スイッチを用いて電磁負荷の制動が電磁誘導の法則に従 って行われる。

本発Ｆ！Ａヲマイク９コンピュータシステムに使用するために有利な別の１つの 実施例においては、診Ｗｒ回路め差動増幅器の非反転入力側に、予測されるゼロ オフセット電圧の高さの正のオフセット電圧を印加する。

このようにして、との差動増幅器の出力側からは、ブリッジ回路に電流が流れて いなり時には、ゼロオフセット電圧の極性とは無関係に正の電圧が取出され、こ の正の電圧はマイクロコンピュータから例えばアナログ／デジタル変換器を介し て読出され、例えば電流請豊のための計算の原に計算機により減算される。

本発明の装置の動作のＭ相性を更に高めるために、集積形温度ヒユーズを有する 電流制御＆樽を使用する。

この場合には回路は、クリープ短絡電流、即ち遮＃閾値を僅かに下回る電磁に対 しても保護される。

特に１１喪な事実は、不発明の装置は、そのｍ責電力が小さいので、比較的簡単 に集積化又はハイブリッド化して構成することができる点である、何故ならば小 電力回路部品のみが、全消費電力が３００　ｍＷを大幅に下回るｆ！’ＩＪＮ回 路に使用することができるからである。

本発明の別の１つの１債な利点は、ロジックレベル比力ＭＯ８ＦＥＴＳを使用す るので本発明の装置は特に簡単な方法でマイクロコンピュータと共働させて使用 することができる点である。

図面 次に不発明を実施例に基づいて図を用いて説明する。

第１Ａ囚及び第１Ｂ図の統合図である第１囚は本発明の第１の実施例の回路図３ 、第２Ａ図及び４２Ｂ図の統合図である第２図は付加的な診断装置を備えている 別の１つの実施例の回路図、第６図は個別部品を有する電圧制御回路の１つの実 施例の回路図、８４図は電磁負荷の制動のための切換端子を有するデート電圧制 御のための電流を源の１つの実施例の回路図、第５図は動作中に発生する電圧及 び電流の線図である。

実施例 次の実施例は、内燃ｍ関と接続されている電磁負荷ｔ−流れる電光の？Ｉ！ＩＪ ＃及び調整装置に関する。電磁負荷には例えばいわゆる１エレクトロニツクアク セルペダル′のだめの絞り弁％１ＪＴｈ装置がある。

第１図には工Ｃ１１１′Ｉ：より５ｖ電圧源が示され、この５ｖ電圧源は別の実 施例で実現することも可能である。

集積回路工Ｃ１０入力＠Ｅは給電電圧＋ＵＢとＭ続され、入力ＩＩＭは給電線を 介して回路のアースと接続され、工Ｃ１の出力１１１１ＡはコンデンサＣ２を介 してアースと接続されている。更にＩＣ１の出力側Ａには、抵抗Ｒ３及びＲ４及 びＲ５から成る分圧器が接続されている。抵抗Ｒ４及びＲ５のそれぞれ他方の端 子は、導出されてｂる端子ＴＶ１又はＴＶ２と接続され、端子Ｔｖ１及びＴ’Ｖ ２は電磁負荷のＲ断７エーズにお込ては開放されて偽る。・更に抵抗Ｒ３の、工 Ｃ１の出力側ムとは反対側の端子は集積回路ＩＣ５／１の正の入力側と接続され ている。工Ｃ５／１の負の入力側は、Ｔ’Ｖ１（ＴＲ１）とＴＶ２（ＴＲ２）と ノ双方カ低イレベル、につながっている場合のみにしか出力段全制御しないよう にするために分圧器と接続されている。

工Ｃ５／１は比較器であり、この比較器は電泥源を電流制御＆＊（出力段トラン ジスタ）Ｔ１及びＴ４と接続する。

工Ｃ５／１の出力側に接続されているカレントミラー回路はトランジスタＴ５及 びＴ６及びＴ７から成り、トランジスタＴ１のデート電圧給電ノーｒ点に５　ｍ Ａの２倍のｔ流供給する。第１図及び第２図に示されている実施例においては工 Ｃ５／１の出力側はトランジスタＴ５及びＴ６及びＴ７のそれぞれのベースと接 続され、抵抗Ｒ７を介して別の九九＼久へ恣トランジスタＴ８のベースと接続さ れている。第４図には別の１つの実施例が示され、この実施例においてはＴ８の ベースの給電は開閉接点ｓ１及びｓ２を介して中断され、このようにして電磁負 荷が制動される。

４つの出力段トランジスタＴ１及びＴ２及びＴ６及びＴ４は１つのブリッジ回路 を形成している。トランジスタＴ１及びＴ２及びＴ３及びＴ４は互いに同一であ り、それぞれロジックレベルＭＯ８ＦＥＴ　、７１である。

９０ｍＱという典型的であり、有利には低いｒレーンーーソース抵抗ＲＤＳｏｎ 　ｔ”有する、ＢＵＺ　７１　Ｌ　（Ｌ＝Ｌｏｇｉｃ）型のシーメンス高出力Ｍ ＯＳＦＥＴ　（Ｅ；工ＰＭＯ８）が選択された。ＳＩＰＭＯ８ｆｉ　ＢＵＺ　Ｉ Ｑ　Ｌを、４１：ＬｍＱとｂう典型的な値を有する抵抗”ＤＳｏｎと共に使用す ると損失電力を更に低減することができる。

Ｓ工ＰＭＯ８）ランジスタＴ１なｌ、−ａｌ、Ｔ４はデート制御のためにブート ストラップ回路を必要とする。このためにＳ工ＰＭＯ８）ランジスタＴ１のため に、電圧制御回路Ｃ２を介して充電されるコンデンサｃ３が設けられている。第 １図及び第２図においてはこれらの分圧器は集積回路として集流され、第３図は 、個別の回路部品から成るこれらの分圧器の構成のための実施例を示している。

第１図において電圧７ＢＩＪ御器ＩＣ２の１つの入力側は給電電圧ＤＢ　Ｋ接続 されて１．ｈる。電圧Ｉｌｌ倫器工Ｃ２の端子Ａ及びＭはデート電圧コンデンｖ ｃ３６介して接続され、デート電圧コンダンサｃ３の正の端子はＩＣ２の端子Ａ と接続されている。夷にＩＣ２の端子ＡｉＣ抵ＫＲ１１が接続され、抵抗Ｒ１１ の他端はＳ工ＰＭＯ３）ランジスタＴ１のデート端子と接続されている。抵ＫＲ １２は工０２の端子Ｍと、コンデンサＣ３の負の端子とに接続され、抵抗Ｒ１２ の他方の端子はトランジスタＴ１のソース端子と、電磁負荷への接Ｒ端子Ｍ十に 接続されている。トランジスタτ１のデート端子と端子Ｍ＋との間には２つの互 いに導通方向が逆に接続されているツェナーダイオードＤ１とＤ２とが直列接続 されている。コンデンサＣ３の負の端子にはさらに電流源トランジスタＴ６のコ レクタが接続されている。カレントミラートランジスタＴ７のコレクタはＳ工Ｐ ＭＯ８）ランジスタＴ１のデートと接続されている。

相応の方法で、ＳＩＰＭＯ８）ランジスタＴ２のデート電圧供給のために、デー ト電圧コンデンサＣ６を有する電圧制御器工Ｃ３が設けられている。トランジス タＴ２の残りの回路は、トランジスタＴ１における対応する回路と同様に構成さ れて論る。これに対応して、ＳＩＰＭＯ８）ランジスタＴ２のために１　工Ｃ５ ／２によりｍＪ＠される電流源回路Ｔ１２及びＴ１１及びＴＩＯが設けられ、そ の際にＩＣ５／２により制御されて別のトランジスタＴ９がＳ工ＰＭＯ８）ラン ジスタＴ３の切換えを行う。工Ｃ５／２ｔ−１ｔｌＪＴｈするために端子ＴＲＩ 又はＴＲ２（ブリッジ回路の端子ｙ十及びＭ−に接続されている電磁負荷の回転 方向を基準として１逆方向′）（これに対応してＴＶｉ及びＴＶ２’前進方前進 方向膜けられている。

測定抵抗Ｒ１の一端はトランジスタＴ１及びＴ２のｒレーン端子と接続され、他 端は給電電圧−につながっている。別の測定抵抗Ｒ２の一端は、これに対称に訂 ＰＭＯ８）ランジスタＴ３及びＴ４のソース電子と接続され、他端はアース急に 接続されて因る。これらの抵抗Ｒ１及びＲ２は、後述の方法で、ブリッジ回路の 端子ｙ十及びＭ−に接続されている電磁負荷を流れる電流工Ｍ＋又はＩＭ−を検 出するために用いられる。

測定抵抗Ｒ１の、ブリッジ回路に対向している端子には抵抗Ｒ２５を介してトラ ンジスタ７１３のコレクタが接続され、トランジスタＴ１３のベースは工Ｃ１の 端子Ａと接続されている。トランジスタＴ１３のエミッタは分圧回路Ｒ２６及び Ｒ２７及びＲ２８及びＲ２９（可変）を介して比較器工Ｃ５／４の１つの入力側 （＋）と接続されている。電流源Ｔ１３及びＲ２５は、（Ｒ１に神ける正の電圧 降下のみで動作する〕カレントミラー回路Ｔ１４及びＴ１５及びＴＩ６及びＴ１ ７のための正のバイアス電圧ｔｂ生する。このカレントミラー回路は果槓形でＩ Ｃ４として構成することもできる。

カレントミラー回路を用いて、測定抵抗Ｒ１における電圧降下はアースを基準と して生ずる。カレントミラートランジスタＴ１４のエミッタはＩＣ５／４の纂２ の入力１ｉＩＩ（−）と接続されている。比較器工Ｃ５／４の出力側は別の比較 器工０５／３の出力側、及び端子工ＭＡＸと接続されている。Ｉ　Ｃ！　５／３ の正の入力側は分圧器Ｒ２７及びＲ２Ｂ及びＲ２９と接続され、負の入力側は、 測定抵抗Ｒ２の、ブリッジ側の端子と接続されている。

投入接続電流を監視するために２つの差動増幅器工Ｃ６／１及び工Ｃ６／２が設 けられている。工Ｃ６／２の正の入力側は抵抗Ｒ４５を介して５ｖ電圧電源に接 続され、抵抗Ｒ４６を介してカレントミラートランジスタＴ１５のエミッタと接 続されている。工Ｃ６／２の負の入力側は抵抗Ｒ４８を介して分圧器Ｒ２７及び Ｒ２Ｂ及びＲ２９と接続されている。従って差動増幅器ＩＣ６／２は投入接続電 流ｔｓ＋５ｖを基準として反転された電圧として供給する。このために工Ｃ６／ ２の出力側は、この電圧を取出すための端子Ｕ工、十と接続されている。同様の 方法で差動増幅器ＩＯ６／１の正の入力側は抵抗Ｒ６０に介して５ｖ電圧源と接 続され、抵抗Ｒ３６を介して測定抵抗Ｒ２の、ブリッジ側の端子と接続されてい る。差動増幅器工Ｃ６／１の負の端子は抵抗只３７を介して測定抵抗Ｒ２の、ア ース側の端子と接続されている。従って差動増＠器工Ｃ６／１は域る値の投入接 続電流を、反転された電圧として供給するが、この値はアース点１ｒ：基準とし ている。この電圧を検出するために工Ｃ６／１の出力側は端子Ｕエラーと接続さ れている。

第２図は本発明の装置の１つの別の実施例を示し、この実施例においては、第１ 図に示されている構成素子（従って以下において説明しない）に加えて、ブリッ ジ回路の端子Ｍ十及びＭ−と接続されている電磁負荷のフリーホイール電流を検 出するための２つの別の差動増幅器ｘｃ６７：ｓ及び工Ｃ６／４が設けられてい る。このために、工Ｃ６／４の正の入力側が分圧器Ｒ２７及びＲ２８及びＲ２９ と接続され、工Ｃ６／４の負の入力側が抵抗Ｒ５１を介してカレントミラートラ ンジスタＴ１５のエミッタと接続されている。差動増幅器工０６／４の出力側は 端子Ｕ工、十と接続されている。同様の方法で差動増幅器工０６／３の正の入力 側は抵抗Ｒ３８を介して測定抵抗Ｒ２の、ブリッジ側の端子と接続され、その負 の入力側は抵抗Ｒ４１を介して測定抵抗Ｒ２の゛、アース側の端子と接続されて いる。ＩＣ（５／　３の出力側は同様に端子Ｕ工、−と接続されている。

第１図及び第２図に示されている回路′ｔ−実除的に実現する場合に、次に示さ れているデータ又は値を有する部品が使用される。

次の集積回路のためには：ＩＣ１−ｘｃ２−工Ｃ３：２９３１．　ＩＣａ：ｃ− Ａ　３０９６　ｈｚ、工Ｃ５：ＯＡ　１３９及びＩＣ６：　ＴＡＸ　２４５３　 （第１図）又はＴＡＲ４４５３（第２図）。

次のトランジスタのためには：ＴＩ−７２−Ｔ３−ＴＡ　：　Ｓ工ＰＭＯ８ＢＵ Ｚ　７１　Ｌ、Ｔ　１４．　Ｔ１　５．　ＴＩ　６゜Ｔ１７：　（前述のように 集積形の）Ｃ！Ａ　３０９６ＡＸ又は個別：　Ｔ　ｉ　Ａ　−Ｔ　ｉ　５　：　 ＢＣＶ　６１　（ＩＪＰＮカレントミラー）及びＴ　１６−　Ｔ　１７　：　Ｂ ｌ：！Ｖ　６２　（ＰＮＰ　カレントミラー）。

次の抵抗のためには（単位はΩ９例えばＲ１−１Ｑｍ：１０ｍＱ）（第１図及び Ｔ２図におりて）：Ｒ１−１０ｍ＋　Ｒ２−１０ｎ、Ｒ３−２，１ｘ、Ｒ４−Ｉ 　Ｑｋ。

Ｒ５−１０に、Ｒ６−７８０，Ｒ７−１０に、Ｒ８−Ｉ　ＤＯ，Ｒ９−１００， Ｒ１０−３，１ｋ、Ｒ１１−１，５ｋ。

Ｒ１２−ｉ、ｓｋ、Ｒ１３−１，巨ｋＰ　１１　ａ−１，５ｋｙＲｌ　５−３． １　ｋ、Ｒ１６−１００，Ｒ１７−１ｏｏ。

Ｒ１８＝　１０　ｋ　−１１９−７８０ｖ　”　２０　＝　２１０　ｋ。

Ｒ２１−２，１ｋ、Ｒ２２−６８Ｃ１ｃ、Ｒ２３−１１：ｌ。

Ｒ２４−１０に、Ｒ２５−１［］］０．Ｒ２６−２．８３ｋＲ２７−Ｉ　ＤＯ， １２８−１１０，１２９−１ｋ（可変）ｅ　Ｒ３０−２，０５に、　Ｒ３１−２ ，０５に、　Ｒ３２−Ｉ　Ｍ、Ｒ３３−２，１５ｋｏ次の抵抗のためには（第１ 図におけるのみ）：Ｒ３６−１，５に、Ｒ３７−１，５ｋ。

Ｒ４０−７５に、Ｒ４５−ＩＭ、Ｒ４６−１，５ｋ。

１４７−７５ｈ、Ｒ４，８−１，５ｈ、Ｒ５，２−Ｉ　Ｍ＃Ｒ５，６−７５ｋｔ 　Ｒ５７−２ｋＪ　Ｒ５８−２ｋｔＲｓ９−７５ｃｏ次の抵抗のためには（第２ 図におけるのみ）：Ｒ３４−２１５に、Ｒ３５−２１５ｋ。

Ｒ３６−４，３に、Ｒ３７−４，５に、Ｒ３８−４，３ｋ。

Ｒ３９＝−４，６４に、Ｒ４０−２１５に、Ｒ４１纏４．３ｋ。

Ｒ４２−２１５ｈ、１４３−４．６４に、Ｒ４４−２１５に、’　Ｒ４−５−２ １５に、Ｒ４，６−、ａ−３ｋ。

Ｒ４７−２１５に、１４８＝−１３に、Ｒ４９麿４．３　ｋ。

Ｒ５０−２１５に、Ｒ５１−４，３ｋｌ　１５２−Ｉ　Ｒ６次のコンデンサのた めには（単位はファラッｒ１例えば０ｌ−２２Ｏｎ：２２０ナノフアラツド）（ 第１図及び第２図）：Ｃ１−２２０ｎ＊　（！２−１００．！ＩＩＣ！３−１０ ０μ、Ｃ４−２２０μ、ｃ（５−１００μ。

０７＝３．３ｎ、ａｓ−ｉ　００ｎ。

給電幇圧殆は１２　Ｖ　（５，５ないし６８ｖ）であり、最大ｔ＃Ｌは１８Ａで ある。

第１図及び第２図に示されている回路の動作を次に説明し、その除に、端子ＴＶ ｉ及びＴＶ２により動作が開始される前進方向分岐路を代表的に取り上げる。

同様のことが、端子ＴＲ１及びＴＲ２’ｉｉ作動する逆方向分岐路につｂて成豆 つ。既に述べたように、２つのダート電圧コンデンサＣ３及びＣ６ｔ−光電する ことは電圧制御器１０２及び工Ｃ３を用いて行われるが、しかしそれはＳ工ＰＭ Ｏ８出力段トランジスタＴ１及びＴ２及びＴ３及びＴ４の遮断期間の間のみであ る。

遮断フェーズの間に入力側ＴＶ１又はＴＶ２は開放（＋５Ｖ）であり、工Ｃ５／ １は出力働で阻止しくオープンコレクタ）、電流源回路Ｔ５及びＴ６及びＴ７の ノーｒ点に供給する。これらの２つの電流源により第１に、トランジスタＴ１の 遮断が行われ、第２に、電圧制伽器工Ｃ２を介してコンデンサｃ３が、電動機端 子ｙ＋におけるすべての発生電位 （−０，７７＝Ｍ＋≦１７Ｂ＋０．７７）Ｋ対しテ亀実に充電される。Ｓ工ＰＭ Ｏ８）ランジスタＴ４はトランジスタＴ８を介して遮断される。

投入接続フェーズにおいてはＴＶｉ及びＴＶ２はアースにつながり、工Ｃ５／１ は電流源Ｔ５及びＴ６及びＴ７を遮断し、同様にトランジスタＴ８も遮断する。

このようにしてＳ工ＰＭＯＥｔ　）ランジスタＴ１のデートにはデート電圧コン デンサＣ６を介して給電され、抵抗Ｒ１１／Ｒ１２を介して給電され、ＩＣ５／ ２はデアクテプ状態となる。Ｓ工ＰＭＯ８）ランジスタＴ４は抵抗Ｒ１０を介し て制動される。

比較６工Ｃ５／４はトランジスタＴＩ３に介してオフセット電圧Ｕ。ｆｆ５ｅｔ の分だけ補正され、鯉大電流工ＭＡＸ　”上回ると導通し、コンデンサ０７に放 電させる。この最大ｔｍｋ下画うた後に初めてコンデンサＣ７の充電は再び開始 される。コンデンサｃ７における電圧が約３．５ｖより小さじかぎり、出力段は 比較６工Ｃ５／１及び工Ｃ５／２’ｆｒ：介して阻止されている。

コンデンサＣ７の充電又は放電時間のための時定数は、ブリッジ回路の端子Ｍ十 及びＭ−に印加されて因る電磁負荷が短節した豚に投入接続比が１％となるよう に選定される。このようにして確実な短絡保護が保証される。ブリッジ回路の中 のトランジスタＴ１及びＴ２及びＴ３及びＴ４が集積形温度ヒユーズにより置換 されるとクリープ短絡、即ち遮断閾値より僅かに小さめ電流に対しても保護され る。工ＭＡＸを上回る電流における１ハード′な遮断は、対応する端子工ＭＡＸ 　”介して検出することができる。

ＴＬｆＲ，制知のために、電磁負荷の瞬時の電流工ｙは、抵抗Ｒ３０に印加され ている電圧から差動増幅器回路を用いて発生される。差動増幅器ＩＣ６／２は投 入接続電流を、＋５ｖを基準として反転された電圧として供給する。フリーホイ ール電流を検出したい場合にはＩＣ６／　４を付加する（第２図）。電圧Ｕエラ は次式により得られる。

”ｘｎ−５Ｖ−０，５ＶｘｒＭ／Ａ 同一の電流信号を、差動増幅器ＩＣ６／１及び工（！６／ｌａ−有する回路が供 給するが、これは、アース点で測定された電圧としてである。

ブリッジ回路の端子Ｍ十及びＭ−に接続されている電磁負荷は例えば電動機であ る場合には、信号Ｕ工、十及びＵ工、−上用いてブリッジ出方段の完全な診＃を 実現することができる。即ち、電動機分路の場合にはＵエラ＋はＵエラーに等し いが、投入接続フェーズの間にはＵ工、中は増加する。アースへの分路は、Ｕ工 、＋がＵ工□−より大ぎｂことにより示される。これに対してＤ工、十がＵ工、 −より小さい場合には、給電電圧ＤＢへの分路が形成されている。

しかし動作過程における有用な電流制御及び診断は、フリーホイール電流′ｔ− 検出しなくても可能であり、この場合には工Ｃ６／３及び工（！６／４’を省略 することができる（菓１囚）。

測定抵抗Ｒ１において、出力段に流れる電流は、カレントミラー回路Ｔ１４及び Ｔ１５及びＴＩ６及びＴ１７ｔ−介してアースを基準として電圧降下を発生する 。カレントミラー回路は、測定抵抗Ｒ１における正の電圧降下のみしか処理でき なりので、カレントミラー回路は、トランジスタＴ１３及び抵抗Ｒ２５から成る 電流源を用いて正にバイアスされる。このようにしてフリーホイール７エーズ（ 負の電圧降下）を支障なくアースを基準とすることができる。特に、負の電圧降 下から正の電圧降下への移行の際に、それ以外の時には存在する切換先ｆ！ｓ（ スパイク）が消失する。

第１図及び第２図に基づいて説明した、本発明の実施例の動作において発生する 典を的な電圧及び電流の時間変化が第５図の細図に示されている。−瞥上の籾層 は、端子ＴＶｉ又はＴＶ２に印加されている電圧の時間変化を示している。その 下の細面においては、端子Ｍ十及びＭ−の接続されている１１Ｅ磁負荷七匝れる 電流の、対応する時ｒａ’）　ｆ化が示されている。このようにして測定抵抗Ｒ １において降下する電圧の時間変化が３番目の細胞に示されている。−誉下の柄 図においては、抵抗Ｒ３０又はＲ３１において降下した電圧の時間変化が実線に より示され、オフセット電圧”０ｆｆｓｅｔ−００時以外には発生する、望まし くない先端？胃する篭圧入化が破嫁により示されている。

與３図は、第１図及び第２図にお込て東槍口路として示されている電圧制御器工 Ｃ２及び工Ｃ乙の別の１つの実施例を示している。第３図においてはこれらの電 圧制御器は個別回路部品から構成されている。この場合に、嬉３図において破線 により示されている方形により、個別回路部品により樽成されて因る電圧？！ｉ 制御器の一′＠が示され、この電圧側角・器の端子Ｅ及びＡ及びｙは、電圧Ｐ′ ＩＪ碑器ＩＣ２，工Ｃ３の代わりに、第１図及び第２図に示されている実施例に おける対応する端子に接続されている。

端子Ｅにはダイオ−１−１”Ｄの陽極が接続され、ダイオ−ｒＤの陰極は抵抗Ｒ と、トランジスタＴのコレクタとに接続されている。抵抗只の他方の端子はトラ ンジスタＴのベースと、ツェナーダイオードＤ２の陰極とに接続され、ツェナー ダイオ−ｒＤ２の陽極端子は端子Ｍと接続されている。トランジスタＴのエミッ タ端子は端子Ａと接続されている。明瞭に示アために、藁５図においては、第１ 図又は′＃、２図のＳ工ＰＭＯＳ　）ランジスタＴ１の、電圧制御器の端子Ａと Ｍ、との間に接続て勿論、Ｃ６の端子も）示されている。有利には、ダイオ−ｒ Ｄとしてショットキーダイオード、例えば０．２ないし０．３ｖの低い順方向電 圧を有するＢＡＴ　８５型のものが使用されζこのようにして、負の電圧に対し て確実な入力側保ｈｔ冥現することができる。トランジスタＴは例えばＢＣ６３ ９型であり、ツェナーダイオードＤ２は４．７ｖのツェナー電圧を有するもので ある。特に強調すべき点は、第３腸に示されて因る、前述の回路部品を有する実 施例においては、デート電圧コンデンサＣ３（及びこれに対応してＣ６）の容量 を、著しく即ち１０００分の１の係数で低減することができ、従って、第３図に 示されてｂる実施例Ｃ３（及びこれに対応してＣ６）のにおいては容量が僅か１ ００　ｎＦとなる。このようにして電圧制御器又は全回路を大幅に良好に集積化 又はノ・イブリッド化することができる。

１ｐＪ４図に示されている回路は、第１図及び第２図に示されている電＆？ＡＴ Ｓ及びＴ６及びＴ７と、スイッチτ８とのための切換端子を有する１つの付加的 実施例を示している。勿論、同様に構成されている電匪源回路ＴＩ２及びＴ１１ 及びＴ１０、又はスイッチＴ９において、第４図に示されている回路を使用する ことは可能である。この１合に、比ｗｂ工Ｃ５／１の出力側はそれぞれ（第１ふ 及び第２図の場合と同様に）、トランジスタＴ５又はＴ６又、はＴ７のベースに 接続されている。第４図に示されている実施例においては、工Ｃ５／１の出力側 は抵抗Ｒ７ひいてはトランジスタＴ８とは接続されず、切換端子Ｓ１及びＳ２と 接続されている。電磁負荷が電動機の場合には、端子Ｓ１及びＳ２に接続されて いるスイッチにより電動機の制動機能が実現される。即ち、このスイッチを開放 することにより、端子Ｓ１から端子Ｓ２への接続が中断さ瓢同＃に、出力段トラ ンジスタＴ３及びＴ４が導通状態となり、このようにして、電動機は橋絡される 。このようにし、公知、の方法で電動機は制動される。

ＦｉＧ、旧 ＦｉＧ、２日 ＦｉＧ−３ ＦＩＧ、５ 補正書の翻訳文提出書（特許法第１８４条の８）平成　１　年　１月　２４　Ｅ ｌ 特許庁長官　吉　１）文　毅　殿 １、国際出願番号 ＰＣＴ／ＤＥ　８７１００２８２ ２、発明の名称 ブリッジ回路出力段 ３、特許出願人 名称　ローベルトセラシュ　ゲゼルシャフト　ミツ）　Ｊシュレンクテルハフツ ング ４、代理人 （１）補正書の翻訳文　１通 関　細　書 ブリッジ回路の制御装置 従来の技術 本発明は、請求の範囲第１項の上位概念に記載の、４つの電流制御機構から成り 、一方の対角細土に負荷が設けられているブリッジ回路の制御装置に関する。

公知のこのような１つの装置はヨーロッパ特許出願公開第３８６２４号公報から 公知である。また西独特許出願公開第３４２０６１１号公報からブリッジ回路の 一方の対角林上には１１磁負荷のみが設けられた装置が公知である。このブリッ ジ回路には、別の１つの電流制御機構と、１つの測定抵抗との１列接続が後置接 続されている。このようにして、負荷を流れる電流の制御と、この電流の極性制 御とを回路技術的に分離することができる。公知のブリッジ回路における電流制 御機構は、それらのうちの一方の２つがＰＮＰ形であり、他方の２つがＮＰＮ形 であるバイポーラトランジスタである。このようなバイポーラは、接続及び遮断 のために、トランジスタにおける切戻動作の間に損失エネルギーが発生する。

米国特許Ｍ４５２０４３８号明細書により、４つのバイポーラトランジスタから 成るブリッジ回路が公知であり、このブリッジ回路の対角縁上に電動機が設けら れている。これらのトランジスタのそれぞれに、そのベース−エミッタ区間を介 してベース電流分路トランジスタが、１つのインダクタンスと１つのダイオード とに直列に付加接続されて偽る。米国特許第４５２０４３８号１１５細書により 公知の回路により、ベース電流が、動作条件が変化してもできる限り僅かにしか 変化しないことが実現される。

ブリッジ回路における接続されているトランジスタの比較的高いエネルギー損失 は、例えば自動車に搭載されている電磁負荷の場合や、コンピュータに関連する 場合のように損失出力が小さいことが１蚤である場合には問題となる。更に、上 記文部には、短絡に対する、出力段の保護に関しては何ら述べられていない。

発明の効果 ロジックレベル出力ＭＯ８ＦＥＴ型の４つのｔ流部」御機構から成るブリッジ回 路を備え、 前記ブリッジ回路の一方の対角組上に電磁負荷が設けられ、 前記電流制御機構にそれぞれ対で、デート電圧供給のための１つの電圧ｌ！ＩＩ Ｉ御画路と、デート電圧制−のための１つの電圧制御回路が接続され、 更に、第２の対角租の１つの接続点に接続されている少なくとも１つの測定抵抗 を備えている、前記１１薔負荷を眞れるｔ丸の制御及び調整装置は従来の技術に 比して、画路七動作させるためのこのような出力ＭＯ８Ｆ’ＥＴＳの抵抗が非常 に低いので、これに対応して出力損失も非常に小さい利点を有する。測定抵抗の 抵抗値も非常に小さくすることができる。電圧制侮器管介してのデート電圧供給 により、 請求の範曲 １、　電界効果トランジスタの形の４つの電流制御機構（Ｔｉｍ　ｒ２ｔ　Ｔ３ ．Ｔ４）により構成され、ブリッジ対角機上に設けられている負荷を給電するブ リッジ回路の制御装置において、 前記電流制御機構のそれぞれに対で、デート電圧供給のだめの１つの電圧、制御 回路と、ゲート電圧制御のための１つの電圧制御回路とを設け、 煎記電圧制侮回路はダイオード（Ｄ）を有し、前記ダイオードの陰極はＮＰＮ　 ）ランジスタ（Ｔ）の；レクタと、抵抗（Ｒ）の一端とに接続し、前記抵抗（、 Ｒ）の他端は前記トランジスタ（Ｔ）のベースに接続し、 前記ベースにはツェナーダイオード（Ｕ２）の京極を接続することをｔ＃徴とす るブリッジ回路の制御装置。

２、電圧制御回路の端子（Ａ）を、電流制御機構（ＴＩ、Ｔ２）のデート制御の ための容量（Ｃ３゜０６）に接続することを特徴とする請求の乾１１項に記載の ブリッジ回路の制御ｆｆ！装置。

６、容１ｉ（ｃ３ｐ　Ｃ６）の充電が電流制御機構（ＴＩＰ　Ｔ２＃　Ｔ３？　 Ｔ４）の遮断期間のシ〕のみに行われることを！＃徴とする誇Ｘの範囲第１項又 は第２項に記載のブリッジ回路のｉｉｊ御装置。

４、　１！訛監視画路（０７，’Ｘ　Ｃ５／４　）を設け、前記１を流監視回路 （Ｃ！　７．　工Ｃ！　５／Ａ　）は比較器回路（工Ｃ５／４）を有し、 前記比較器回路（ＩＣ５／Ａ　’）は最大電流（”ＭＡＸ　）の時に導通し、容 量（Ｃ７）を放電させ、電流？［ＩＩＪ　Ｔｈ概檎（Ｔｌｌ　Ｔ２１　Ｔ３ｔ　 Ｔ４）七比較器回路（工０５／１゜工Ｃ５／２　）　’に介して阻止することを 特徴とする請求の範１１項ないし第３項のうちのいす、れか１項に記載のブリッ ジ回路の制御装置。

５、比較器回路（Ｉ　Ｃ！　５／Ａ　）の入力側に印加するオフセット電圧（、 ”０ｆｆｓｅ１；　）　ｋ発生するための殉正回路（Ｔ１３．Ｒ２６，Ｒ２７， Ｒ２８，Ｒ２９）ｔ−設けること全特徴とする請求の範囲第１項ないし力４項の うちのいずれか１項に記載のブリッジ回路の制御装置。

６、測定抵抗（Ｒ２）に接続されている診断回路（Ｒ３６，Ｒ３７，工Ｃ６／１ ）を設け、前記診断回路ＣＲ５６，Ｒ３７，工Ｃ６／１）は、負荷を派れる電流 （工Ｍ）ｉ、アースを基準とする電圧（Ｕエラー）として検出する差動増＠器（ 工Ｃ６／１）’に有することを特徴とする請求の範囲第１埃ないし稟５項のうち のいずれか１項に記載のブリッジｂ路の詐」伽装置。

Ｚ　測定抵抗（Ｒ１）に接続されている＃断回路ＣＲ４６，ＲＡＧ、工（”６／ ’２）ｋ設け、削記診ＦｌｙＴ画路ＣＲＡ６．Ｒ４８，ＩＣ６／２　）は、負荷 を九れる１孔（ｍＭ）ｔ−、Ｘ源電圧（Ｕ３）に対して反転されている電圧（Ｕ 工、十）として検出するための差動増幅器（工ｆ：！６／２）ｔ−有することを 特徴とする請求の範囲第１項ないし第６項のうちのいずれか１項に記載のブリッ ジ回路の制御製置。

８、御」足抵Ｋ（Ｒ１；Ｒ２）に接続されている別の１つの診防回路（Ｒ３Ｂ、 Ｒｔｌ、工Ｃ６／３　；ＲＡ９．Ｒ５１，ＩＣ６／４）を設け、前記診断回路（ Ｒ３８，Ｒ４１，工０６／３；Ｒ４９゜Ｒ５１，工（：！　６／４　）は、フリ ーホイール１［冗を検出するための差動増幅器（工Ｃ６／３　；　工Ｃ６／４　 ）ｆ有することを特徴とする請求の範ｖ５第１項ないし第７項のうちのいずれか １項に記載のブリッジ回路のｌ！ＩＩＪ偽との間に補正回路（Ｔ１３１　Ｒ２， ６，Ｒ２７？　Ｒ２８゜Ｒ−２９）と、前記補正回路（Ｔｌ　３＊　Ｒ２（５， １２７゜Ｒ２−８ｔＲ２９）に後置従続されるカレントミラー回路（Ｔ１４．Ｔ １５．Ｔ１６．Ｔ１７）とを設けることｔ−特徴とする請求の範囲第１項ないし 第８項のうちのｂずれか１更に記載のブリッジ回路のｔ［ｊＪＴｈ装置。

１０、電流源回路（Ｔ５．Ｔ６．Ｔ７．Ｔ８）の甲に切換端子（ｓｌｙ　Ｓ２） を設け、 荷が橋絡されること′ｔ−籍徴とする請求の範１１項ないし第９項のうちのいず れか１項に記載のブリッジ回路の制御装置。

１１、差動増幅器（工Ｃ６／１　、工Ｃ６／２　）の非反転入力側に、予測され るゼロオフセット電圧の高さの正のオフセット電圧を印加することを特徴とする 請求の！８囲第１項ないし第１０項のうちのｂずれか１項に記載のブリッジ回路 の制に装置。

１２、電流制御機構（ＴＩ、Ｔ２．Ｔ３．Ｔ４）が業績形温度ヒユーズを有する ことを特徴とする請求の範ｖ５＆１項ないし第１１項のうちのめずれか１項に記 載のブリッジ回路の制衡装置。

隋　彩　ｍ　審　韻　失 ＡＭｈ””ｘＪ−Ｔｏ　’＝”　ＺＮＴＥＲＮＡＴＺＣＮＡＬ　５Ｅ−Ｐ、ＲＣ ＨＲＥＦＯＲＴ　ＯＮ

Claims (16)

【特許請求の範囲】
1. １．ロジツクレベル出力ＭＯＳＦＥＴ型の４つの電流制御機構（Ｔ１，Ｔ２，Ｔ ３，Ｔ４）から成るブリツジ回路を備え、 前記ブリツジ回路の一方の対角線上に電磁負荷が設けられ、 前記電流制御機構（Ｔ１，Ｔ２，Ｔ３，Ｔ４）にそれぞれ対で、ゲート電圧供給 のための１つの電圧制御回路と、ゲート電圧御御のための１つの電流制御回路が 接続され、 更に、第２の対角線の１つの接続点に接続されている少なくとも１つの測定抵抗 （Ｒ１，Ｒ２）を備えている、前記電磁負荷を流れる電流の制御及び調整装置。
2. ２．電圧制御回路が１つの集積回路（ＩＣ２，ＩＣ３）を備えていることを特徴 とする請求の範囲第１項に記載の電磁負荷を流れる電流の制御及び調整装置。
3. ３．電圧制御回路がダイオード（Ｄ）を有し、前記ダイオード（ｄ）の陰極をＮ ＰＮトランジスタ（Ｔ）のコレクタと、抵抗（Ｒ）とに接続し、前記抵抗（Ｒ） の他方の端子を前記ＮＰＮトランジスタ（Ｔ）のベースと接続し、 前記ベースにツエナーダイオード（ＤＺ）の陰極を接続することを特徴とする請 求の範囲第１項に記載の電磁負荷を流れる電流の制御及び調整装置。
4. ４．電圧制御回路の１つの端子（Ａ）に、電流制御機構（Ｔ１，Ｔ２）のゲート 制御のための容量（Ｃ３，Ｃ６）を接続することを特徴とする請求の範囲第１項 ないし第３項のうちのいずれか１項に記載の電磁負荷を流れる電流の制御及び調 整装置。
5. ５．容器（Ｃ３，Ｃ６）の充電が電流制御機構（Ｔ１，Ｔ２，Ｔ３，Ｔ４）の遮 断時間の間に行われることを特徴とする請求の範囲第４項に記載の電磁負荷を流 れる電流の制御及び調整装置。
6. ６．電流制御回路が電流源回路（Ｔ５，Ｔ６，Ｔ７；Ｔ１２，Ｔ１１，Ｔｌ０） を有し、 前記電流源回路（Ｔ５，Ｔ６，Ｔ７；Ｔ１２，Ｔ１１，Ｔ１０）は比較回路（Ｉ Ｃ５／１，ＩＣ５／２）により接続及び遮断が可能であることを特徴とする請求 の範囲第１項ないし第５項のうちのいずれか１項に記載の電磁負荷を流れる電流 の制御及び調整装置。
7. ７．電流監視回路（Ｃ７，ＩＣ５／４）を設け、前記電流監視回路（Ｃ７，ＩＣ ５／４）は比較器回路（ＩＣ５／４）を有し、 前記比較器回路（ＩＣ５／４）は最大電流（工ＭＡｘ）の時に導通し、容量（Ｃ ７）を放電させ、電流制御機構（Ｔ１，Ｔ２，Ｔ３，Ｔ４）を比較器回路（ＩＣ ５／１，ＩＣ５／２）を介して阻止することを特徴とする請求の範囲第６項に記 載の電磁負荷を流れる電流の制御及び調整装置。
8. ８．比較器回路（ＩＣ５／４）の入力側に印加されるオフセツト電圧（Ｕｏｆｆ ｓｅｔ）を発生するための補正回路（Ｔ１３，Ｒ２６，Ｒ２７，Ｒ２８，Ｒ２９ ）を設けることを特徴とする請求の範囲第７項に記載の電磁負荷を流れる電流の 制御及び調整装置。
9. ９．測定抵抗（Ｒ２）と接続されている診断回路（Ｒ３６，Ｒ３７，ＩＣ６／１ ）を設け、前記診断回路（Ｒ３６，Ｒ３７，ＩＣ６／１）は、負荷を流れる電流 （ＩＭ）を、アースに対する電圧（ＵＩＭ−）として検出する差動増幅器（ＩＣ ６／１）を備えていることを特徴とする請求の範囲第１ないし第８項のうちのい ずれか１項に記載の電磁負荷を流れる電流の制御及び調整装置。
10. １０．測定抵抗（Ｒ１）に接続されている診断回路（Ｒ４６，Ｒ４８，ＩＣ６／ ２）を設け、前記診断回路（Ｒ４６，Ｒ４８，ＩＣ６／２）は、負荷を流れる電 流（ＩＭ）を、給電電圧（ＵＢ）に対する、反転された電圧（ＵＩＭ＋）として 検出するための差動増幅器（ＩＣ６／２）を備えていることを特徴とする請求の 範囲第１項ないし第９項のうちのいずれか１項に記載の電磁負荷を流れる電流制 御及び調整装置。
11. １１．測定抵抗（Ｒ１；Ｒ２）に接続されている別の１つの診断回路（Ｒ３８， Ｒ４１，ＩＣ６／３；Ｒ４９，Ｒ５１，ＩＣ６／４）設け、 前記診断回路（Ｒ３８，Ｒ４１，ＩＣ６／３；Ｒ４９，Ｒ５１，ＩＣ６／４）） は、フリーホイール電流を検出するための差動増幅器（ＩＣ６／３；ＩＣ６／４ ）を備えていることを特徴とする請求の範囲第９項又は第１０項に記載の電磁負 荷を流れる電流の制御及び調整装置。
12. １２．測定抵抗（Ｒ１）と、診断回路（Ｒ４６，Ｒ４８，ＩＣ６／２）及び／又 は診断回路（Ｒ４９，Ｒ５１，ＩＣ６／４）との間に補正回路（Ｔ１３，Ｒ２６ ，Ｒ２７，Ｒ２８，Ｒ２９）と、前記補正回路（Ｔ１３，Ｒ２６，Ｒ２７，Ｒ２ ８，Ｒ２９）に後置接続されているカレントミラー回路（Ｔ１４，Ｔ１５，Ｔ１ ６，Ｔ１７）とを設けることを特徴とする請求の範囲第１０項に記載の電磁負荷 を流れる電流の制御及び調整装置。
13. １３．電流源回路（Ｔ５，Ｔ６，Ｔ７，Ｔ８）の中に切換端子（Ｓ１，Ｓ２）を 設け、 前記切換端子（Ｓ１，Ｓ２）の遮断状態において負荷が橋絡されることを特徴と する請求の範囲第１項ないし第６項のうちのいずれか１項に記載の電磁負荷を流 れる電流の制御及び調整装置。
14. １４．差動増幅器（ＩＣ６／１，ＩＣ６／２）の非反転入力側に、予測されるゼ ロオフセツト電圧の高さの正のオフセツト電圧を印加することを特徴とする請求 の範囲第９項ないし第１３項のうちのいずれか１項に記載の電磁負荷を流れる電 流の制御及び調整装置。
15. １５．電流制御機構（Ｔ１，Ｔ２，Ｔ３，Ｔ４）が集積形温度ヒユーズを備えて いることを特徴とする請求の範囲第１項ないし第１４項のうちのいずれか１項に 記載の電磁負荷を流れる電流の制御及び調整装置。
16. １６．電磁負荷を流れる電流の制御及び調整装置がハイブリツド化又は集積化さ れていることを特徴とする請求の範囲第１項ないし第１５項のうちのいずれか１ 項に記載の電磁負荷を流れる電流の制御及び調整装置。