JPH0135434B2 - - Google Patents
Info
- Publication number
- JPH0135434B2 JPH0135434B2 JP16112679A JP16112679A JPH0135434B2 JP H0135434 B2 JPH0135434 B2 JP H0135434B2 JP 16112679 A JP16112679 A JP 16112679A JP 16112679 A JP16112679 A JP 16112679A JP H0135434 B2 JPH0135434 B2 JP H0135434B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- input terminal
- memory
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 abstract description 4
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 abstract description 4
- 239000002131 composite material Substances 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000001419 dependent effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- XDLMVUHYZWKMMD-UHFFFAOYSA-N 3-trimethoxysilylpropyl 2-methylprop-2-enoate Chemical compound CO[Si](OC)(OC)CCCOC(=O)C(C)=C XDLMVUHYZWKMMD-UHFFFAOYSA-N 0.000 description 1
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
Landscapes
- Electrophonic Musical Instruments (AREA)
- Read Only Memory (AREA)
Description
【発明の詳細な説明】
本発明は半導体による大容量メモリを用いるこ
とによつて小型の記憶装置を得ることができる信
号処理装置を提供しようとするものである。
とによつて小型の記憶装置を得ることができる信
号処理装置を提供しようとするものである。
レコードやカセツトテープは任意の位置から正
確な再生やプログラムによる読み出しが不可能で
あり、また、回転駆動部を有し、小型化するには
限度がある。そこで本発明は小型化に適し、任意
の位置から正確な再生やプログラムによる読み出
しが可能な信号処理装置を提供しようとするもの
であり、以下本発明について説明する。
確な再生やプログラムによる読み出しが不可能で
あり、また、回転駆動部を有し、小型化するには
限度がある。そこで本発明は小型化に適し、任意
の位置から正確な再生やプログラムによる読み出
しが可能な信号処理装置を提供しようとするもの
であり、以下本発明について説明する。
近年半導体メモリの大容量化が進み、1000語程
度の発音を128Kbits×２のメモリに記憶させた
ものも既に商品化されている。従つて近い将来カ
セツトテープや、レコードを半導体ROMで置き
換える事も可能になる。その場合にはデイジタル
メモリの特徴を生かした信号処理が必要となる。
先ずメモリの容量について考えて見ると、音声だ
けの場合なら例えば12.5KHzの間隔でサンプリン
グし、８ビツトで量子化をし、帯域圧縮をし、
1.6Kbit／秒で何とか判別できる音声を合成する
試作品も発表されている。これは変化分のみを符
号化する等の手段により12.5×103×８＝105ビツ
ト／秒のデータを1.6Kbit／秒即ち約１／60に帯
域圧縮している。仮に圧縮比を１／50とし、12ビツ トで量子化し、サンプリング間隔を50KHzとする
と、１分間に720Kbit、10分間に7.2Mbitsとな
る。いわゆる超LSI技術を使えば１チツプ当り１
〜2Mbits程度のROMは実現されよう。従つて、
１パツケージに５チツプを集積した混成集積回路
を構成し、第１図に示すようにアドレスデコーダ
部１ａのロジツク素子も同一パツケージに収納す
れば、第２図に示すように8Pinの小型素子に10
分程度の音楽等を記録し、再生できる。第２図の
素子の外形は30×20×５ｍ／ｍ以下に小さくでき
ると思われるので、操作部を含めポケツト電卓並
か、それより小型薄型のレコードプレヤー或はテ
ープレコーダが実現可能となる。例えば第３図に
示すように、レコードプレーヤあるいはテープレ
コーダ本体に対して斜線部（第２図の小型素子に
相当）の付け替えで、各種の音楽や、英会話等の
内容の変更ができる。大きさも厚みｄ＝５〜６
mm、巾ｗ＝70〜80mm、高さＴ＝40〜50mmのものが
実現可能であろう。１２は５〜６桁のアドレス表
示部、４はイヤホーン端子である。但し、スピー
カーは省いてある。第３図から明らかな如く、電
卓と共用する事も可能である。第１図の破線内を
仮に複合ROM１と呼ぶことにする。ROMのチ
ツプサイズについて考察すると、１ビツトを50μ
m2とすると2Mビツトで100mm2即ち、3.2×3.2ｍ／
ｍ程度となる。従つて、2Mのチツプ５ケと、ア
ドレスデコーダ程度は前述の大きさに十分収納さ
れる。この場合ROMの出力は20KHz×12＝240K
Hzと十分低い速度である。アドレスの指定も同じ
周波数故240KHzのクロツクでよい。さてアドレ
スの指定を秒単位で行なう為には、アドレスの上
位のみを指定すればよく、（720／60）Ｋ＝12Kビ
ツト即ち、214以下の指定は省略できる。全部で
7.2Mビツトとすれば、600≒29即ち10桁のアドレ
スを指定すれば、秒単位での指定ができる。さて
第４図、第５図と共にアドレスの与え方を説明す
る。先ず、テンキーを操作して、MSBから２進
数の10桁分キーを入力する。これは、９桁、或は
８桁で入力を止めて、プレイにしてもほゞ希望の
位置から再生できるようにするためで入力されな
いアドレスはプリセツト時に「０」になるよう第
１図のアドレスデコーダ１ａを構成しておく。時
刻tpからtxの間に10キーＡを操作してアドレスを
入力する。アドレスデータメモリ７を10ビツト
RAM（或はシフトレジスタ）で構成し、10キー
入力を２進数に変換し、バツフアメモリに蓄える
事は公知であるので説明は省く。時刻t1で第３図
のST（STORE）キーＢを押すと第４図８のモノ
マルチガトリガーされ、第５図に示すようにt1〜
t2の中の出力φ3が出力から得られ、アドレスデ
ータメモリ７は読出し状態となり、クロツク発生
器５からφ2及びφ2よりやや前のφ2′を出力する。
φ2′で、アドレスデータメモリ７の内容１ビツト
ずつ読み出し、これを１ａのプリセツト用メモリ
に書込む。アドレスデータメモリ７の内容を複度
ROM１の10ビツトプリセツト用メモリ（１ａの
中のメモリ）に書込んだ後、t3で、プレイ
（Play）キーＣを操作すると、フリツプフロツプ
６はセツトされて、フリツプフロツプ６のが低
レベルになり、この時、１ａの中のプリセツトメ
モリの内容が１ａの中のアドレスデコーダにプリ
セツトされる。その後の最初のφ1から、アドレ
スデコーダ１ｂは１ビツトずつアドレスをインク
リメントして、ROM１ｂの内容を読み出す。t3
ではフリツプフロツプ１０もリセツトされるの
で、ROM１ｂのCEは低レベルで読出し状態とな
る。複合ROM１の出力データの位相はクロツク
発生器５から得られるφ1′即ち、φ1に対して一定
時間遅れて、アドレスデコーダ１ａのROM出力
の位相（各ビツトの中央）を示すクロツクと、量
子化及び圧縮されたデータを正しく再生する為の
クロツクφ0とがこのデコーダ２へ供給され、デ
コーダ２で音声に復元され、増幅器３で増幅さ
れ、イヤホン端子４へ出力される。イヤホーン端
子４にイヤホーン又は、オーデイオアンプＰをつ
なげば音が聞える。更に動作を補足すると、スト
ツプキーＤを１回押すとフリツプフロツプ１１が
反転し、そのＱ出力が高レベルになり、ROM１
ｂは読出しを停止する。もう一度ストツプキーＤ
を押すとフリツプフロツプ１１のＱは低レベルに
なり、ROM１ｂは読み出し状態になる。これら
の動作を第６図により補足説明する。１ｃはカウ
ンタとデコーダーから成りカウンタは４ビツトバ
イナリで、デコーダーはBCD―デシマル型で公
知であり、１ｃの出力10ケには入力パルスφ2数
に応じて、低レベル出力が現われる。この出力を
10ケのＤフリツプフロツプ群１ＦのCK入力に接
続しておけば、１ビツト目は１番号のＤ、フリツ
プフロツプに、２ビツト目は２番目のＤフリツプ
フロツプにという風にメモリされる。10ビツトの
アドレスデータを１Ｆに書込んだ後、3の立下
りで、１Ｆの出力10ビツトをプリセツタブルカウ
ンタ１Ｄの上位10ビツトにプリセツトする。１Ｆ
はt3でφ4が低レベルになるとクリアされ、１ｃの
カウンタもクリアされる。一方、１Ｄはt4以降１
ビツトずつインクリメントし、ROM１ｂのアド
レスを順次切換えて行く。従つてROMの出力は
プリセツトされた点から１ビツトずつ出力され
る。なお、１Ｄの下位14桁のプリセツト入力は零
に設定されている。なお第３図のMEMOキーは
例えば、５図の１Ｆを複数個用意し、アドレスの
始めと終りを設定し飛び飛びに再生するような、
いわゆるプログラム用として設けたキーである。
度の発音を128Kbits×２のメモリに記憶させた
ものも既に商品化されている。従つて近い将来カ
セツトテープや、レコードを半導体ROMで置き
換える事も可能になる。その場合にはデイジタル
メモリの特徴を生かした信号処理が必要となる。
先ずメモリの容量について考えて見ると、音声だ
けの場合なら例えば12.5KHzの間隔でサンプリン
グし、８ビツトで量子化をし、帯域圧縮をし、
1.6Kbit／秒で何とか判別できる音声を合成する
試作品も発表されている。これは変化分のみを符
号化する等の手段により12.5×103×８＝105ビツ
ト／秒のデータを1.6Kbit／秒即ち約１／60に帯
域圧縮している。仮に圧縮比を１／50とし、12ビツ トで量子化し、サンプリング間隔を50KHzとする
と、１分間に720Kbit、10分間に7.2Mbitsとな
る。いわゆる超LSI技術を使えば１チツプ当り１
〜2Mbits程度のROMは実現されよう。従つて、
１パツケージに５チツプを集積した混成集積回路
を構成し、第１図に示すようにアドレスデコーダ
部１ａのロジツク素子も同一パツケージに収納す
れば、第２図に示すように8Pinの小型素子に10
分程度の音楽等を記録し、再生できる。第２図の
素子の外形は30×20×５ｍ／ｍ以下に小さくでき
ると思われるので、操作部を含めポケツト電卓並
か、それより小型薄型のレコードプレヤー或はテ
ープレコーダが実現可能となる。例えば第３図に
示すように、レコードプレーヤあるいはテープレ
コーダ本体に対して斜線部（第２図の小型素子に
相当）の付け替えで、各種の音楽や、英会話等の
内容の変更ができる。大きさも厚みｄ＝５〜６
mm、巾ｗ＝70〜80mm、高さＴ＝40〜50mmのものが
実現可能であろう。１２は５〜６桁のアドレス表
示部、４はイヤホーン端子である。但し、スピー
カーは省いてある。第３図から明らかな如く、電
卓と共用する事も可能である。第１図の破線内を
仮に複合ROM１と呼ぶことにする。ROMのチ
ツプサイズについて考察すると、１ビツトを50μ
m2とすると2Mビツトで100mm2即ち、3.2×3.2ｍ／
ｍ程度となる。従つて、2Mのチツプ５ケと、ア
ドレスデコーダ程度は前述の大きさに十分収納さ
れる。この場合ROMの出力は20KHz×12＝240K
Hzと十分低い速度である。アドレスの指定も同じ
周波数故240KHzのクロツクでよい。さてアドレ
スの指定を秒単位で行なう為には、アドレスの上
位のみを指定すればよく、（720／60）Ｋ＝12Kビ
ツト即ち、214以下の指定は省略できる。全部で
7.2Mビツトとすれば、600≒29即ち10桁のアドレ
スを指定すれば、秒単位での指定ができる。さて
第４図、第５図と共にアドレスの与え方を説明す
る。先ず、テンキーを操作して、MSBから２進
数の10桁分キーを入力する。これは、９桁、或は
８桁で入力を止めて、プレイにしてもほゞ希望の
位置から再生できるようにするためで入力されな
いアドレスはプリセツト時に「０」になるよう第
１図のアドレスデコーダ１ａを構成しておく。時
刻tpからtxの間に10キーＡを操作してアドレスを
入力する。アドレスデータメモリ７を10ビツト
RAM（或はシフトレジスタ）で構成し、10キー
入力を２進数に変換し、バツフアメモリに蓄える
事は公知であるので説明は省く。時刻t1で第３図
のST（STORE）キーＢを押すと第４図８のモノ
マルチガトリガーされ、第５図に示すようにt1〜
t2の中の出力φ3が出力から得られ、アドレスデ
ータメモリ７は読出し状態となり、クロツク発生
器５からφ2及びφ2よりやや前のφ2′を出力する。
φ2′で、アドレスデータメモリ７の内容１ビツト
ずつ読み出し、これを１ａのプリセツト用メモリ
に書込む。アドレスデータメモリ７の内容を複度
ROM１の10ビツトプリセツト用メモリ（１ａの
中のメモリ）に書込んだ後、t3で、プレイ
（Play）キーＣを操作すると、フリツプフロツプ
６はセツトされて、フリツプフロツプ６のが低
レベルになり、この時、１ａの中のプリセツトメ
モリの内容が１ａの中のアドレスデコーダにプリ
セツトされる。その後の最初のφ1から、アドレ
スデコーダ１ｂは１ビツトずつアドレスをインク
リメントして、ROM１ｂの内容を読み出す。t3
ではフリツプフロツプ１０もリセツトされるの
で、ROM１ｂのCEは低レベルで読出し状態とな
る。複合ROM１の出力データの位相はクロツク
発生器５から得られるφ1′即ち、φ1に対して一定
時間遅れて、アドレスデコーダ１ａのROM出力
の位相（各ビツトの中央）を示すクロツクと、量
子化及び圧縮されたデータを正しく再生する為の
クロツクφ0とがこのデコーダ２へ供給され、デ
コーダ２で音声に復元され、増幅器３で増幅さ
れ、イヤホン端子４へ出力される。イヤホーン端
子４にイヤホーン又は、オーデイオアンプＰをつ
なげば音が聞える。更に動作を補足すると、スト
ツプキーＤを１回押すとフリツプフロツプ１１が
反転し、そのＱ出力が高レベルになり、ROM１
ｂは読出しを停止する。もう一度ストツプキーＤ
を押すとフリツプフロツプ１１のＱは低レベルに
なり、ROM１ｂは読み出し状態になる。これら
の動作を第６図により補足説明する。１ｃはカウ
ンタとデコーダーから成りカウンタは４ビツトバ
イナリで、デコーダーはBCD―デシマル型で公
知であり、１ｃの出力10ケには入力パルスφ2数
に応じて、低レベル出力が現われる。この出力を
10ケのＤフリツプフロツプ群１ＦのCK入力に接
続しておけば、１ビツト目は１番号のＤ、フリツ
プフロツプに、２ビツト目は２番目のＤフリツプ
フロツプにという風にメモリされる。10ビツトの
アドレスデータを１Ｆに書込んだ後、3の立下
りで、１Ｆの出力10ビツトをプリセツタブルカウ
ンタ１Ｄの上位10ビツトにプリセツトする。１Ｆ
はt3でφ4が低レベルになるとクリアされ、１ｃの
カウンタもクリアされる。一方、１Ｄはt4以降１
ビツトずつインクリメントし、ROM１ｂのアド
レスを順次切換えて行く。従つてROMの出力は
プリセツトされた点から１ビツトずつ出力され
る。なお、１Ｄの下位14桁のプリセツト入力は零
に設定されている。なお第３図のMEMOキーは
例えば、５図の１Ｆを複数個用意し、アドレスの
始めと終りを設定し飛び飛びに再生するような、
いわゆるプログラム用として設けたキーである。
以上述べた如く構成すれば、大容量ROM内の
音楽・音声等を１秒単位で正確に読み出す事がで
きる小型化も可能である。
音楽・音声等を１秒単位で正確に読み出す事がで
きる小型化も可能である。
第１図は本発明の信号処理装置の一部分のブロ
ツク線図、第２図は同装置の斜視図、第３図は同
装置の斜視図、第４図は同装置のブロツク線図、
第５図は同装置説明のための波形図、第６図は同
装置の一部分のブロツク線図である。 １…複合ROM、１ａ…アドレスデコーダ、１
ｂ…ROM、２…デコーダ、５…クロツク発生
器、６，８，１０，１１…フリツプクロツプ、７
…アドレスデータ。
ツク線図、第２図は同装置の斜視図、第３図は同
装置の斜視図、第４図は同装置のブロツク線図、
第５図は同装置説明のための波形図、第６図は同
装置の一部分のブロツク線図である。 １…複合ROM、１ａ…アドレスデコーダ、１
ｂ…ROM、２…デコーダ、５…クロツク発生
器、６，８，１０，１１…フリツプクロツプ、７
…アドレスデータ。
Claims (1)
- １ 複数のデータが書込まれた大容量メモリと、
上記大容量メモリのアドレスを指定するプリセツ
ト可能なバイナリカウンタと、上記アドレス指定
用のバイナリカウンタをプリセツトするデータを
直列に入力する１つの入力端子と、プリセツトさ
れたアドレスを１番地ずつインクリメントするク
ロツク入力端子と、上記大容量メモリを読み出し
状態に設定するCEデータを入力するCE入力端子
と、上記データのプリセツトのタイミングを設定
する信号を入力するためのプリセツト入力端子
と、上記複数のデータ中の任意のものをアドレス
指定により読出しそのデータを直列に出力する１
つの出力端子とを備えたメモリユニツトと、上記
メモリユニツトへ上記バイナリカウンタをプリセ
ツトするデータ、クロツク、CEデータ及びプリ
セツトタイミング設定用信号等の制御信号を供給
する制御部、キーボード及び表示部を有する機器
本体とを別体に設け、かつ上記メモリユニツトは
１つの薄いパツケージに組込まれその１つの辺に
上記入力端子及び出力端子が配置されており、上
記機器本体に着脱自在に設置されていることを特
徴とする信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16112679A JPS5683877A (en) | 1979-12-11 | 1979-12-11 | Signal processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16112679A JPS5683877A (en) | 1979-12-11 | 1979-12-11 | Signal processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5683877A JPS5683877A (en) | 1981-07-08 |
| JPH0135434B2 true JPH0135434B2 (ja) | 1989-07-25 |
Family
ID=15729089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16112679A Granted JPS5683877A (en) | 1979-12-11 | 1979-12-11 | Signal processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5683877A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5841493A (ja) * | 1981-09-07 | 1983-03-10 | Oki Electric Ind Co Ltd | ディジタルレコ−ド再生装置 |
| JPS58149094A (ja) * | 1982-03-02 | 1983-09-05 | 沖電気工業株式会社 | 固体音楽装置 |
| JPH0631959B2 (ja) * | 1983-09-28 | 1994-04-27 | 沖電気工業株式会社 | 音楽装置 |
| JPS62101200U (ja) * | 1985-12-14 | 1987-06-27 | ||
| JPH0770210B2 (ja) * | 1987-05-30 | 1995-07-31 | 富士写真フイルム株式会社 | 着脱可能なコネクタ端子を有するメモリ装置 |
-
1979
- 1979-12-11 JP JP16112679A patent/JPS5683877A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5683877A (en) | 1981-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100204720B1 (ko) | 디지탈신호 수수시스템과 디지탈음성신호 처리회로 및 신호 변환회로 | |
| JPH10187199A (ja) | 半導体記憶媒体記録装置及び半導体記憶媒体再生装置 | |
| US4591929A (en) | Interactive learning programming and like control circuitry | |
| JPH0135434B2 (ja) | ||
| JPH05242688A (ja) | フラッシュｅｅｐｒｏｍを用いた記録再生装置 | |
| JP3968392B2 (ja) | データ記憶装置 | |
| JPS59100500A (ja) | 音声録音再生機器 | |
| JP2594899B2 (ja) | 音声記録装置、音声再生装置、及び音声記録再生装置 | |
| JPS6353638B2 (ja) | ||
| JPH05135228A (ja) | デイジタル信号受け渡しシステムとデイジタル音声信号処理回路及び信号変換回路 | |
| JP2566904B2 (ja) | 音声入力装置 | |
| JPS6390098A (ja) | 録音装置 | |
| JP2605663B2 (ja) | 録音機能付電子機器 | |
| JPS59193389A (ja) | 音声記憶機能付電子時計 | |
| JPH0641416Y2 (ja) | オ−トダイアラ装置 | |
| JPH0263271B2 (ja) | ||
| JPS61163397A (ja) | 電子式録音装置 | |
| JPH01205630A (ja) | メモリー付ラジオ受信機 | |
| JPS6232797B2 (ja) | ||
| JP3036702B2 (ja) | 録音再生装置 | |
| JPH0213398B2 (ja) | ||
| JPH07334200A (ja) | メッセージの再生装置 | |
| JPH05100060A (ja) | 音響装置 | |
| JPS61284898A (ja) | 音声録音装置 | |
| KR19980026673A (ko) | 저장용 메모리를 사용한 고성능 음성 기록장치 |