JPH01321640A - 圧接型半導体装置 - Google Patents

圧接型半導体装置

Info

Publication number
JPH01321640A
JPH01321640A JP15354688A JP15354688A JPH01321640A JP H01321640 A JPH01321640 A JP H01321640A JP 15354688 A JP15354688 A JP 15354688A JP 15354688 A JP15354688 A JP 15354688A JP H01321640 A JPH01321640 A JP H01321640A
Authority
JP
Japan
Prior art keywords
stress
semiconductor substrate
temperature compensating
temperature compensator
compression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15354688A
Other languages
English (en)
Inventor
Hiroyasu Yoshizawa
吉沢 弘泰
Noriyasu Kawamura
法靖 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP15354688A priority Critical patent/JPH01321640A/ja
Publication of JPH01321640A publication Critical patent/JPH01321640A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は圧接型半導体装置の特に半導体基体が温度補償
体とろう付(半田付)されていない構造のサイリスタ及
びゲートターンオフサイリスタ(GTO)トランジスタ
等lこ関する◇(従来の技術) 一般にサイリスタあるいはGTO等の半導体素子を加圧
圧接する圧接型半導体装置lこおいては、電力用として
用いられているがその構成として第4図に示すようにな
っている@即ち、半導体基体1の両側に半導体と近似の
熱膨脹係数を有する温度補償体2.3を介して熱および
電気伝導率の高い円柱状の金属ポスト4,5を設け、こ
の金属ポスト電極4,5で半導体基体1を矢印の方向に
圧接する構成となっているり 半導体基体1と金属ポスト4,5との間に温度補償体2
.3を設けた理由は、半導体基体1と金属ポスト4,5
との熱膨張に大きな差が生ずるために装置の稼動時に生
ずる温度変化に伴って両者間のバイメタル効果による機
械的ストレスが前記半導体基体1に影響することを防ぐ
ためである。
したがって、温度補償体2.3として用いられる材料は
前記半導体基体1がシリコン(Si)の場合はMO,W
などを用いている。
この種の圧接型半導体装置lこおいては、基本的に半導
体基体1fζ生ずる応力の分布は牛無限板の緑の一部を
銅体で圧接する場合とほぼ等価である。
即ち、第5図に示すよりに半無限弾性体21を円柱体ポ
スト22で圧接した場合半無限弾性体21中に生ずるa
E接面lこ垂直な方向の応力Pは周縁部では無限大の大
きさとなり、半無限弾性体21内の応力分布は部分的に
著しく不均一になってしまうことになる。
したがって、半導体基体1(半無限弾性体21)をポス
ト電極22で加圧接合させた場合においても上記同様半
導体基体1内にも同じ様に応力分布が同縁と中央部で不
均一となり、電気的特性の不均一化の問題が発生する。
これを少しでも緩和するだめの手段として特開昭60−
257142号にて公開されているよりに、ポスト電極
の一部面を傾斜させた構成のものが開発されている◎ しかしながら、上記手段では満足な結果が得られず更に
特性の向上が望まれていた。
(発明が解決しようとする課題) 本発明は、半導体基体と温度補償体とを圧接接合するが
故に発生する周縁と内部の応力の不均一化を軽減するた
めのものである。
〔発明の構成〕
(d題を解決するための手段) 本発明は上記欠点を除去するために金属ポストと温度補
償体とを直接接合し、この圧接接合面の周縁部を横Fl
が7字、U字状となる様な溝を形成することにより、周
縁部の応力を内部応力に近似せしめることにより(バイ
メタル作用をなくした)応力の均一化を図ったものであ
る。
(作用) 上記のように金属ポストと温度補償体との圧接接合部の
周縁を双方から面取り等lこよって切削し、V字状また
はU字状の溝を設けることlζよって金属ポストによっ
て加圧された温度補償体の周縁が弾性変形することを巧
みに利用して半導体基体と温度補償体との接触圧を内部
と周縁とでほぼ均一となるようlこしたものであり、こ
れlこよって半導体基体へは均等圧力が加えられること
になり、電気的特性も接触面或いは半導体基体全体にお
いて明するもので、31は半導体基体でその上下の面に
は複数個の主電極36及び1個の主電極37と更に田辺
側に制御電極38が固定しである。
一方の面に固定した主電極36の面には温度補償体32
の主要面が圧接してあり、他のIN(主電極36接合面
とは反対の面]を応力歪緩衝面32aが形成されである
。この応力歪緩衝面は円形のエッチ面を切削して作った
いわゆる面取り加工を施したものである(第3図)。
この応力歪緩衝m32aの形成されている側の面には面
取り加工により応力軽減面34aの施された第1金属ボ
スト34が圧接状態に固定されている。
半導体基体31の他方の面に形成された複数個の主電極
37の外面には温度補償体33の主要面が圧接固定され
、その他の面には応力歪緩衝面33aが形成されている
し、この応力歪緩衝面33aを有する側の面には予め面
取り加工により応力軽減面35aの形成しである第2金
属ボスト35の押圧作用lこよって押圧接合されている
すなわち全体として、両側(上下)に位置する第1及び
第2金属ポスト34.35の圧接力によって固定される
ものであり、半導体基体31の両面に形成された主電極
36及び37は応力歪緩衝面を有する温度補償体32.
33及びこれと同様の形状を有する接合面の形成された
各金属ボス) 34.35で構成される断面形状がV字
形の溝401ζよって応力歪を除去するようにして圧接
型半導体装置を形成した。
第2図は本発明圧接型半導体装置の第2の実施例を示す
もので、半導体基体31の−1の面の周辺に複数個の主
電極37を設け、中央部に制御電極38を形成しである
。この制御電極31こはリード39が接続されており後
述する第1の金属ポスト35との間を弾性体30によっ
て圧接せしめるようになっている。
上記複数の主電極37には応力歪緩衝面33aを有する
温度補償体33の主要面が圧接され、応力歪緩衝面33
aの形成された側の面には上記第1金属ボスト35の一
部が圧接されている。
この第1金属ボスト35の圧接部分には応力歪緩衝作用
に協力するために形成された応力軽減面35aを有して
いる。すなわち上記応力歪緩衝面33aとの相乗作用の
期待が大きい面取り加工の施された接合面を押圧するこ
とによって上記温度補償体33を圧接している。従って
、この圧接部と上記温度補償体33とを接合したときl
こ応力軽減面35aと応力歪緩衝面33aとの対向によ
り、U字状の溝40が形成されるようになる。
半導体基体31の他の面には1個の主電極36が固定さ
れており、この面には応力歪緩衝面32aを有する温度
補償体32の主要面が圧接される。
また他の面には予め応力歪緩衝作用を有する面取りによ
り、応力軽減面34aの施された第2金属ボスト34の
面が圧接状態に固定されている。
この接合によって温度補償体32の応力歪緩衝面32a
と第2金属ボスト34の応力軽減面34aとの間におい
て、それぞれを接合した際に32aと34aとが対向し
て断面がU字状の?#40が形成されるようになる。こ
のよりにして圧接型半導体装置を形成して成る。
本発明圧接型半導体装置は、温度補償体32.33の夫
々は応力歪緩衝面32g 、 33aを保有しており、
これ等に接合される各金属ボス)34.35に予め形成
しである応力歪緩衝作用を助長する応力軽減面34a、
35Bとの相乗作用により、温度補償体32.33はそ
の圧接応力が中央部と周縁部とでtヨとんど差異がなく
なり、均一な圧力で半導体基体31(主電極を含む)l
こ圧接されるので圧接に伴なう半導体の電気的特性を損
なうことがなぐなった。
以上本発明の実施例1ζおいては、この発明をGTOサ
イリスタに適用した場合について述べたが、GTOサイ
リスタ以外の圧接型半導体装置にこの発明を適用した場
合も同様の効果を得ることは明らかである。
〔発明の効果〕
以上詳述したよ51こ本発明圧接型半導体装置は温度補
償体lこ形成しである応力歪緩衝面と金属ボストlこ形
成された応力軽減面とで形成される溝の作用メこよって
半導体基体jこ与える圧接応力を全体にわたって均一に
することが始めて可能となり、特性の優れた圧接型半導
体装置を得ることが出来た0
【図面の簡単な説明】
第1図及び第2図は本発明圧接型半導体装置の一部を断
面した側面図、第3図は本発明圧接型半導体装置に用い
る温度補償体及び金属ボストの斜視図、第4図は従来の
圧接型半導体装置の断面図、第5図は半導体基体の応力
状態を説明するための説明図である。 31・・・半導体基体、36.37・・・主電極、32
.33・・・応力歪緩衝面を有する温度補償体、34.
35・・・金属ボスト% 34a、35a・・・応力軽
減面、40・・・溝。

Claims (1)

    【特許請求の範囲】
  1. (1)半導体基体の少なくとも一面に圧接され、熱膨脹
    係数が半導体基体に近い金属から成る温度補償体と、こ
    の温度補償体を介して前記半導体基体を圧接する金属ポ
    ストを備えた圧接型半導体装置において、前記温度補償
    体に応力歪緩衝面、前記金属ポストに応力軽減面が形成
    され、これ等応力歪緩衝面と応力軽減面とを対向させる
    ようにして温度補償体及び金属ポストを圧接し接合断面
    が溝状に構成されていることを特徴とする圧接型半導体
    装置。
JP15354688A 1988-06-23 1988-06-23 圧接型半導体装置 Pending JPH01321640A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15354688A JPH01321640A (ja) 1988-06-23 1988-06-23 圧接型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15354688A JPH01321640A (ja) 1988-06-23 1988-06-23 圧接型半導体装置

Publications (1)

Publication Number Publication Date
JPH01321640A true JPH01321640A (ja) 1989-12-27

Family

ID=15564874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15354688A Pending JPH01321640A (ja) 1988-06-23 1988-06-23 圧接型半導体装置

Country Status (1)

Country Link
JP (1) JPH01321640A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8745571B2 (en) 2011-02-14 2014-06-03 International Business Machines Corporation Analysis of compensated layout shapes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8745571B2 (en) 2011-02-14 2014-06-03 International Business Machines Corporation Analysis of compensated layout shapes

Similar Documents

Publication Publication Date Title
JPH01321640A (ja) 圧接型半導体装置
JP2594278B2 (ja) 加圧接続型gtoサイリスタ
JPH0246742A (ja) 圧接平型半導体装置
JPH04251942A (ja) 半導体素子
JP2699855B2 (ja) 半導体装置のボンディング方法
JPS62291122A (ja) 半導体装置
US5063436A (en) Pressure-contacted semiconductor component
JPS5846177B2 (ja) 半導体装置
JPH03228339A (ja) ボンディングツール
JPH04355953A (ja) 半導体装置およびそれに用いられる絶縁積層体並びにその半導体装置の製造方法
JPH02159739A (ja) 加圧接触型半導体装置
JPH04152558A (ja) 圧接型半導体装置
JPS60257142A (ja) 圧接型半導体装置
JP2001211667A (ja) 圧電アクチュエータ
JP2800763B2 (ja) ボンディングツール
JPS62216367A (ja) 圧接型半導体装置
JP2604997B2 (ja) 圧接型半導体装置
JPH05218397A (ja) 圧接型半導体素子
JP3258146B2 (ja) 半導体装置
JP2587450B2 (ja) 半導体装置の圧接構造
JPS6364345A (ja) 半導体装置
JPS61134064A (ja) 半導体装置
TW202125734A (zh) 半導體裝置及其製作方法
JPH0231432A (ja) 圧接型半導体装置
JPS5978539A (ja) 半導体装置