JPH0131985Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、修正用タツチスイツチを有する時計
の改良に関し、特に誤つて２つの修正用タツチス
イツチに触れてしまつた時の誤動作を防止しよう
としたものである。

（従来技術） 従来から、実開昭58−52824号、実開昭57−
162590号のように、時計の修正スイツチに表示カ
バーガラス上に透明電極を配設しただけでなるタ
ツチスイツチを用いることが提案されている。こ
れは通常の機械的スイツチに比べて部品が格段に
少ない利点があるためであり、低コスト化、薄形
化をめざす時計の必要条件を満たしているからで
ある。

しかし、このような修正用タツチスイツチは、
透明電極でできているため、視覚的にとらえにく
く、かつ厚みもなく感触もないため、使用者は誤
つて修正すべき桁用の修正スイツチの他に隣接す
る他桁の修正用タツチスイツチまで触れてしま
い、誤修正を起こすことがしばしばあつた。

（考案の目的） 本考案は上記従来の課題に鑑み為されたもので
あり、その目的は、修正用タツチスイツチを有す
る時計の誤修正を防止することにある。

（考案の構成） 本考案は上記目的を達成するために、前に操作
の行なわれた修正用タツチスイツチは修正は終了
しておりもはや操作が必要ないことに着目し、２
つ以上の修正用タツチスイツチが同時操作された
時で、その中に前述のような以前操作の為された
修正用タツチスイツチがある場合は、その操作を
無効とすることにより誤動作を防止することを特
徴とする。

（実施例） 以下図面に基づき本考案の実施例を説明する。
第１図は、本考案の一実施例に係るタツチスイツ
チ付時計の表示構成図である。

図において、表示部２の中央には左からAM・
PM表示部４、時桁表示部６、10分桁表示部８、
分桁表示部１０および秒桁表示部１２が配置され
ており、各時桁表示部６、10分桁表示部８、分桁
表示部１０および秒桁表示部１２の下部にあたる
表示カバーガラス上には、それぞれ各表示部に対
応して時桁修正用タツチスイツチ１４、10分桁修
正用タツチスイツチ１６、分桁修正用タツチスイ
ツチ１８および秒桁修正用タツチスイツチ２０用
の透明電極が配設されている。そして各修正用タ
ツチスイツチ１４〜２０の透明電極が配設されて
いる領域内の表示部２上には、各修正用タツチス
イツチの位置を示す位置表示素子２２〜２８が設
けられている。

また、表示部２の左端のカバーガラス上には前
記修正用タツチスイツチの操作の有効・無効を制
御する誤動作防止用タツチスイツチ３０の透明電
極が配設されており、またこれと同一の領域に前
記タツチスイツチ３０の位置を位置表示素子３２
が印刷されている。

第２図は、本考案の実施例に係るタツチスイツ
チ付時計の回路図である。

発振器３４は時刻計時用の基準信号を発生し、
分周器３６は、基準信号を分周して１Hz信号φ₁
および修正信号φ₂を出力する回路である。

秒カウンタ３８、分桁カウンタ４０、10分桁カ
ウンタ４２、時桁カウンタ４４およびAM・PM
カウンタ４６は、前記１Hz信号φ₁によりそれぞ
れ時刻の秒、１分桁、10分桁、時桁およびAM・
PMをカウントする。そして、秒カウンタ３８と
分桁カウンタ４０、分桁カウンタ４０と10分桁カ
ウンタ４２、10分桁カウンタ４２と時桁カウンタ
４４の間には、それぞれ同構成の修正回路４８，
５０，５２が挿入されている。各修正回路４８，
５０，５２はそれぞれアンドゲート５４，５６お
よびオアゲート５８の切替ゲートから成り、アン
ドゲート５４には下位桁カウンタからのキヤリー
信号が入力し、アンドゲート５６には修正信号
φ₂が入力している。そしてこのアンドゲート５
４，５６の切替制御入力には修正制御信号Ｂが入
力している。

一方秒カウンタ３８、分桁カウンタ４０、10分
桁カウンタ４２、時桁カウンタ４４およびAM・
PMカウンタ４６の各カウント出力はデコーダ・
ドライバ６０を介して表示部２の各時刻表示部に
供給される。また位置表示素子２２〜２８にはド
ライバ６２を介した修正制御信号Ｂが入力してい
る。

そして表示部２をおおう表示カバーガラス６４
上に配設された各修正用タツチスイツチ２２〜２
８からの信号は、容量検出回路６６に入力する。
この容量検出回路６６は、透明電極をタツチ操作
することによる容量の変化を検出して「Ｈ」の信
号を出力する回路であり、該回路６６を介した誤
動作防止用タツチスイツチ３０の操作信号A₁は
トリガ回路６８を介してFF７０のクロツク入力
φに入力する。このFF７０のＱ出力は修正制御
信号Ｂであり、従つて使用者が該スイツチ３０を
タツチ操作する毎にFF７０のＱ出力、すなわち
修正制御信号Ｂは「Ｈ」又は「Ｌ」に反転する。

一方容量検出回路６６を介した各修正用タツチ
スイツチ１４〜２０の操作信号A₂〜A₅はアンド
ゲート群７２に入力する。このゲート群７２の制
御入力には修正制御信号Ｂが入力しており、該信
号Ｂが「Ｈ」の時のみ操作信号A₂〜A₅は有効と
なる。

アンドゲート群７２を介した操作信号A₂〜A₅
はゲート回路７４内のアンドゲート７６〜８２に
入力する。ゲート回路７４は後述する二重操作検
出回路および記憶回路からの信号により、以前操
作されたタツチスイツチは同時操作された時は無
効とする回路である。アンドゲート７６〜８０に
はそれぞれナンドゲート８４，８６，８８の出力
F₁〜F₃が入力しており、アンドゲート８２には
インバータ９０の出力F₄が入力している。そし
てアンドゲート７６〜８２からの修正桁選択信号
D₁〜D₄のうち、信号D₁のみはトリガ回路９２を
介して秒カウンタ３８のリセツト入力Ｒに供給さ
れ、信号D₂〜D₄は修正回路４８，５０，５２の
それぞれに入力する。

二重操作検出回路９４は２つの修正用タツチス
イツチが同時にタツチ操作されたことを検出する
回路であり、操作信号A₄とA₅の入力したアンド
ゲート９６、操作信号A₄とA₃の入力したアンド
ゲート９８および操作信号A₃とA₂の入力したア
ンドゲート１００と、から成る。アンドゲート９
６，９８，１００からの検出信号C₁，C₂，C₃は
それぞれナンドゲート８４，８６，８８のそれぞ
れに入力する。

記憶回路１０２は、誤動作防止用タツチスイツ
チ３０が操作されて修正可能となり、その後再び
スイツチ３０が操作されて修正不可となるまでの
間にタツチ操作された修正用タツチスイツチがど
れかを記憶する回路であり、FF１０４〜１１０
から成る。このFF群１０４〜１１０のリセツト
入力Ｒには、前述のFF７０の出力が入力し、
各FF１０４〜１１０のクロツク入力φには、そ
れぞれ修正桁選択信号D₁〜D₄が入力している。
そして、各FF１０４〜１０８の各Ｑ出力である
記憶信号G₁〜G₃は、ナンドゲート８４，８６，
８８に入力し、FF１１０のＱ出力である記憶信
号G₄はインバータ９０に入力する。

以下この回路の動作について、第３図のタイム
チヤートおよび第４図〜第８図の動作説明図を用
いて説明する。

時刻修正が行なわれていない時は、第４図に示
すように、修正用タツチスイツチ１４〜２０内に
ある位置表示素子２２〜２８は消灯し、この時の
修正制御信号Ｂは「Ｌ」であるためアンドゲート
群７２は閉状態にあり、使用者が修正用タツチス
イツチ１４〜２０に触れても修正は為されない。

ところが、時刻t₁において第５図に示すよう
に、使用者が誤動作防止用タツチスイツチ３０を
タツチ操作すると、操作信号A₁は「Ｈ」となり、
これによつてFF７０のＱ出力である修正制御信
号Ｂも「Ｈ」となる。この結果位置表示素子２２
〜２８は点灯し、修正回路４８，５０，５２内の
下位桁からの桁上げ信号の入力するアンドゲート
５４を閉状態とする。そしてさらにアンドゲート
群７２を開状態として、修正用タツチスイツチ１
４〜２０を有効とする。また出力が「Ｌ」とな
ることにより記憶回路１０２内のFF群１０４〜
１１０のリセツトを解除する。

このあとの時刻t₂において、第６図に示すとお
り、使用者がまず秒修正用タツチスイツチ２０を
タツチ操作すると、操作信号A₅は「Ｈ」となる。
該信号A₅は、ゲート回路７４内のアンドゲート
７６に入力するが、この時は記憶信号G₁〜G₄お
よび検出信号C₁〜C₃共に全て「Ｌ」であるため、
ナンドゲート８４〜８８、インバータ９０の出力
は「Ｈ」となり、アンドゲート群７６〜８２はす
べて開状態にある。このため、修正桁選択信号
D₁は「Ｈ」となり、これに伴つてトリガ回路９
２からは正のシングルパルスが発生して、秒カウ
ンタ３８を一時リセツトする。この結果秒表示部
１２の表示は「00」となる。また修正桁選択信号
D₁が「Ｈ」となると同時に、FF１０４のＱ出力
である記憶信号G₁は「Ｈ」となる。

この秒リセツトの後の時刻t₃において、今度は
第７図に示すように分桁修正用タツチスイツチ１
８をタツチ操作すると、操作信号A₄が「Ｈ」と
なり、アンドゲート群７２を介してアンドゲート
７８に入力し、修正桁選択信号D₂を「Ｈ」とす
る。これによつて修正回路４８内のアンドゲート
５６を開き、修正信号φ₂を分桁カウンタ４０に
供給し、分桁を早送り修正する。これと同時に
FF１０６のＱ出力である記憶信号G₂も「Ｈ」と
なる。

このあともし、10分桁修正用タツチスイツチ１
６、時桁修正用タツチスイツチ１４をタツチ操作
すれば、10分桁、時桁の修正が為され、これと同
時にFF１０８，１１０のＱ出力である記憶信号
G₃，G₄も「Ｈ」となる。

このように、記憶回路１０２は、いつたん修正
用タツチスイツチが操作されると、そのスイツチ
に対応した記憶信号が「Ｈ」となるように作用す
る。

ところが、秒、分桁の修正が終了後の時刻t₄に
おいて、第８図に示すように、使用者が10分桁修
正用タツチスイツチ１６をタツチ操作しようとし
て、誤つて前に操作した分桁修正用タツチスイツ
チ１８まで触れると、操作信号A₄とA₃が同時に
「Ｈ」となり、アンドゲート７８，８０に入力す
る。ところがこの時は二重操作検出回路９４のア
ンドゲート９６の検出信号C₁は「Ｈ」となり、
前述の記憶回路１０２の「Ｈ」の記憶信号G₂と
相まつてナンドゲートの出力F₂を「Ｌ」とする。
この結果修正桁選択信号D₃のみが「Ｈ」となり、
10分桁の修正が為される。またこれと同時にFF
１０８のＱ出力である記憶信号G₃も「Ｈ」とな
る。

このあと、時桁修正用タツチスイツチ１４をタ
ツチ操作すれば、時桁が修正され、ここでももし
10分桁修正用タツチスイツチ１６まで触れてしま
つても10分桁には影響ない。また秒リセツト後、
分桁修正を行おうとして誤つて秒修正用タツチス
イツチ２０まで触れてしまつた場合も分桁のみの
修正が為される。

このように本実施例によれば、同時に２つの修
正用タツチスイツチをタツチ操作した場合、タツ
チ操作されているタツチスイツチの中にすでに修
正の終了した修正桁に対応する修正用タツチスイ
ツチがあつた場合は、その修正用タツチスイツチ
のを無効とすることにより、せつかく修正した時
刻を誤まつて狂わせることがなくなる。

本実施例においては、２つの隣接する修正用タ
ツチスイツチが同時に操作された時のみ検出する
ように構成されているが、３つ以上の修正用タツ
チスイツチが同時に操作されている時に検出する
ように構成することも実施可能である。

（効果） 以上述べたように本考案によれば、２つ以上の
修正用タツチスイツチを同時操作した場合、その
中にすでに修正操作が為された修正用タツチスイ
ツチがあつた場合は、その修正用タツチスイツチ
の操作を無効とすることにより、前に修正して正
しい時刻になつていたものを、使用者の誤操作に
よつて狂わすことがなくなる、という効果があ
る。

【図面の簡単な説明】

第１図は、本考案の実施例に係るタツチスイツ
チ付時計の表示構成図。第２図は、本考案の実施
例に係るタツチスイツチ付時計の回路図。第３図
は、第２図の回路の動作を示すタイムチヤート
図。第４図〜第８図は、本考案の実施例に係るタ
ツチスイツチ付時計の動作を示す動作説明図。 ２……表示部、１４，１６，１８，２０……修
正用タツチスイツチ、４８，５０，５２……修正
回路、７４……ゲート回路、９４……二重操作検
出回路、１０２……記憶回路。

Claims (1)

【実用新案登録請求の範囲】
1. 時刻表示部をおおう表示カバーガラス上に各時
   刻表示桁に対応して配設された透明電極より成る
   修正用タツチスイツチと、前記各修正用タツチス
   イツチをタツチ操作することにより対応する時刻
   表示桁を計時する時刻カウンタに修正信号を供給
   することにより修正を行う修正回路と、を有する
   タツチスイツチ付時計において、前記修正用タツ
   チスイツチからのタツチ操作信号を検出してその
   タツチ操作信号を保持する記憶回路と、前記修正
   用タツチスイツチが同時に２つ以上タツチ操作さ
   れたことを検出する二重操作検出回路と、前記二
   重操作検出回路からの検出信号により二重操作さ
   れている修正用タツチスイツチのタツチ操作信号
   の１つが前記記憶回路に保持されているタツチ操
   作信号と同一であるときにそのタツチ操作信号を
   無効とするゲート回路と、を有することを特徴と
   する修正用タツチスイツチの誤動作防止装置。