JPH0145036B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、修正用タツチスイツチを有する時計
の改良に関し、特に誤つて前に修正の為された修
正用タツチスイツチに触れてしまつた時の誤動作
を防止しようとするものである。

（従来技術） 従来から、実開昭58−52824号、実開昭57−
162590号のように、時計の修正スイツチに表示カ
バーガラス上に透明電極を配設しただけでなるタ
ツチスイツチを用いることが提案されている。こ
れは通常の機械的スイツチに比べて部品が格段に
少ない利点があるためであり、低コスト化、薄形
化をめざす時計の必要条件を満たしているからで
ある。

しかし、このような修正用タツチスイツチは、
透明電極でできているため、視覚的にとらえにく
く、かつ厚みもなく感触もないため、使用者は誤
つて修正すべき桁用の修正スイツチの他にすでに
修正の終了した桁の修正用タツチスイツチまで触
れてしまつて、せつかく修正した時刻が狂つてし
まうことがたびたびあつた。

（発明の目的） 本発明は上記従来の課題に鑑み為されたもので
あり、その目的は、修正用タツチスイツチを有す
る時計の誤修正を防止することにある。

（発明の構成） 本発明は上記目的を達成するために、前に操作
の行なわれた修正用タツチスイツチは修正が終了
しておりもはや操作が必要ないことに着目し、以
前操作の為された修正用タツチスイツチが操作さ
れた場合は、その操作を無効とすることにより誤
動作を防止することを特徴とする。

（実施例） 以下図面に基づき本発明の実施例を説明する。
第１図は、本発明の一実施例に係るタツチスイツ
チ付時計の表示構成図である。

図において、表示部２の中央には左からAM・
PM表示部４、時桁表示部６、10分桁表示部８、
分桁表示部１０および秒桁表示部１２が配置され
ており、各時桁表示部６、10分桁表示部８、分桁
表示部１０および秒桁表示部１２の下部にあたる
表示カバーガラス上には、それぞれ各表示部に対
応して時桁修正用タツチスイツチ１４、10分桁修
正用タツチスイツチ１６、分桁修正用タツチスイ
ツチ１８および秒桁修正用タツチスイツチ２０用
の透明電極が配設されている。そして各修正用タ
ツチスイツチ１４〜２０の透明電極が配設されて
いる領域内の表示部２上には、各修正用タツチス
イツチの位置を示す位置表示素子２２〜２８が設
けられている。

また、表示部２の左端のカバーガラス上には前
記修正用タツチスイツチの操作の有効・無効を制
御する誤動作防止用タツチスイツチ３０の透明電
極が配設されており、またこれと同一の領域に前
記タツチスイツチ３０の位置を示す位置表示素子
３２が印刷されている。

第２図は、本発明の実施例に係るタツチスイツ
チ付時計の回路図である。

発振器３４は時刻計時用の基準信号を発生し、
分周器３６は、基準信号を分周して１Hz信号φ₁
および修正信号φ₂を出力する回路である。

秒カウンタ３８、分桁カウンタ４０、10分桁カ
ウンタ４２、時桁カウンタ４４およびAM・PM
カウンタ４６は、前記１Hz信号φ₁によりそれぞ
れ時刻の秒、１分桁、10分桁、時桁およびAM・
PMをカウントする。そして、秒カウンタ３８と
分桁カウンタ４０、分桁カウンタ４０と10分桁カ
ウンタ４２、10分桁カウンタ４２と時桁カウンタ
４４の間には、それぞれ同構成の修正回路４８，
５０，５２が挿入されている。各修正回路はそれ
ぞれアンドゲート５４，５６およびオアゲート５
８の切替ゲートから成り、アンドゲート５４には
下位桁カウンタからのキヤリー信号が入力し、ア
ンドゲート５６には修正信号φ₂が入力している。
そしてこのアンドゲート５４，５６の切替制御入
力には修正制御信号Ｂが入力している。

一方秒カウンタ３８、分桁カウンタ４０、10分
桁カウンタ４２、時桁カウンタ４４およびAM・
PMカウンタ４６の各カウント出力はデコーダ・
ドライバ６０を介して表示部２の各時刻表示部に
供給される。また位置表示素子２２〜２８にはド
ライバ６２を介した修正制御信号Ｂが入力してい
る。

そして表示部２をおおう表示カバーガラス６４
上に配設された各修正用タツチスイツチ１４〜２
０からの信号は、容量検出回路６６に入力する。
この容量検出回路６６は、透明電極をタツチ操作
することによる容量の変化を検出して「Ｈ」の信
号を出力する回路であり、該回路６６を介した誤
動作防止用タツチスイツチ３０の操作信号A₁は
トリガ回路６８を介してFF７０のクロツク入力
φに入力する。このFF７０のＱ出力は修正制御
信号Ｂであり、従つて使用者が該スイツチ３０を
タツチ操作する毎にFF７０のＱ出力、すなわち
修正制御信号Ｂは「Ｈ」又は「Ｌ」に反転する。

一方容量検出回路６６を介した各修正用タツチ
スイツチ１４〜２０の操作信号A₂〜A₅はアンド
ゲート群７２に入力する。このゲート群７２の制
御入力には修正制御信号Ｂが入力しており、該信
号Ｂが「Ｈ」の時のみ操作信号A₂〜A₅は有効と
なる。

アンドゲート群７２を介した操作信号A₂〜A₅
はゲート回路７４内のアンドゲート７６〜８２に
入力する。ゲート回路７４は後述する記憶回路か
らの信号により、以前操作されたタツチスイツチ
は無効とする回路である。アンドゲート７６〜８
２にはそれぞれFF１０４，１０６，１０８およ
び１１０のの出力G₁〜G₄が入力している。そ
してアンドゲート７６〜８２からの修正桁選択信
号D₁〜D₄のうち、信号D₁のみはトリガ回路９２
を介して秒カウンタ３８のリセツト入力Ｒに供給
され、信号D₂〜D₄は修正回路４８，５０，５２
のそれぞれに入力する。

記憶回路１０２は、誤動作防止用タツチスイツ
チ３０が操作されて修正可能となり、その後再び
スイツチ３０が操作されて修正不可となるまでの
間にタツチ操作された修正用タツチスイツチがど
れかを記憶する回路であり、FF１０４〜１１０
から成る。このFF群１０４〜１１０のリセツト
入力Ｒには、前述のFF７０の出力が入力し、
各FF１０４〜１１０のクロツク入力φには、そ
れぞれ修正桁選択信号D₁〜D₄が入力している。

以下この回路の動作について、第３図〜第６図
のタイムチヤートおよび第７図〜第１３図の動作
説明図を用いて説明する。

時刻修正が行なわれていない時は、第７図に示
すように、修正用タツチスイツチ１４〜２０内に
ある位置表示素子２２〜２８は消灯し、この時の
修正制御信号Ｂは「Ｌ」であるためアンドゲート
群７２は閉状態にあり、使用者が修正用タツチス
イツチ１４〜２０に触れても修正は為されない。

ところが、時刻t₁において第８図に示すよう
に、使用者が誤動作防止用タツチスイツチ３０を
タツチ操作すると、操作信号A₁は「Ｈ」となり、
これによつてFF７０のＱ出力である修正制御信
号Ｂも「Ｈ」となる。この結果位置表示素子２２
〜２８は点灯し、修正回路４８，５０，５２内の
下位桁からの桁上げ信号の入力するアンドゲート
５４を閉状態とする。そしてさらにアンドゲート
群７２を開状態として、修正用タツチスイツチ１
４〜２０を有効とする。また出力が「Ｌ」とな
ることにより記憶回路１０２内のFF群１０４〜
１１０のリセツトを解除する。

このあとの時刻t₂において、第９図に示すとお
り、使用者がまず秒修正用タツチスイツチ２０を
タツチ操作すると、操作信号A₅は「Ｈ」となる。
該信号A₅は、ゲート回路７４内のアンドゲート
７６に入力するが、この時は記憶信号G₁〜G₄共
に全て「Ｈ」であるため、アンドゲート群７６〜
８２はすべて開状態にある。このため、修正桁選
択信号D₁は「Ｈ」となり、これに伴つてトリガ
回路９２からの正のシングルパルスが発生して、
秒カウンタ３８を一時リセツトする。この結果秒
表示部１２の表示は「00」となる。また修正桁選
択信号D₁が「Ｈ」となると同時に、FF１０４の
Ｑ出力である記憶信号G₁は「Ｌ」となる。

この秒リセツトの後の時刻t₃において、今度は
第１０図に示すように分桁修正用タツチスイツチ
１８をタツチ操作すると、操作信号A₄が「Ｈ」
となり、アンドゲート群７２を介してアンドゲー
ト７８に入力し、修正桁選択信号D₂を「Ｈ」と
する。これによつて修正回路４８内のアンドゲー
ト５６を開き、修正信号φ₂を分桁カウンタ４０
に供給し、分桁を早送り修正する。これと同時に
FF１０６の出力である記憶信号G₂も「Ｌ」と
なる。

このあともし、10分桁修正用タツチスイツチ１
６、時桁修正用タツチスイツチ１４をタツチ操作
すれば、10分桁、時桁の修正が為され、これと同
時にFF１０８，１１０の出力である記憶信号
G₃，G₄も「Ｌ」となる。

このように、記憶回路１０２は、いつたん修正
用タツチスイツチが操作されると、そのスイツチ
に対応した記憶信号が「Ｌ」となるように作用す
る。

ところが、秒および分桁の修正が終了後の時刻
t₄（第４図）において、第１１図に示すように、
使用者が10分桁修正用タツチスイツチ１６をタツ
チ操作しようとして、誤つて前に操作した分桁修
正用タツチスイツチ１８に触れると、操作信号
A₄が「Ｈ」となる。しかしこの時、アンドゲー
ト８０に入力している記憶信号G₂が「Ｌ」であ
るため、修正桁選択信号D₃は「Ｈ」とならず、
分桁の修正は為されない。

また、第１２図に示すように、10分桁修正スイ
ツチ１６をタツチ操作しようとして誤つて隣りの
すでに修正の終了した分桁修正用タツチスイツチ
１８までいつしよに触れた場合（第５図のt₄′）
は、操作信号A₃，A₄が同時に「Ｈ」となる。し
かしこの時も記憶回路１０２の記憶信号G₂は
「Ｌ」、G₃は「Ｈ」であるから、アンドゲート７
８は閉状態にあり、アンドゲート８０は開状態に
ある。このため、修正桁選択信号D₃のみが「Ｈ」
となり、10分桁の修正のみが為される。

さらに、10分桁、分桁および秒桁修正終了後の
時刻t₅（第６図）において、第１３図に示すよう
に、使用者が誤つて再び分桁修正用タツチスイツ
チ１８に触れると、操作信号A₃は再び「Ｈ」と
なる。ところが、この時はすでに記憶信号G₁〜
G₃は「Ｌ」となつており、アンドゲート７６〜
８０は閉状態にある。したがつてこの時の操作で
は修正は全く為されない。

このように本実施例によれば、修正の終了した
表示桁に対応するタツチスイツチはその後誤つて
タツチ操作しても修正は為されないため、せつか
く修正の終了した表示桁を、使用者の誤操作から
狂わすことがなくなる。もし、再び修正を行なう
なら、誤動作防止用タツチスイツチ３０を２回続
けてタツチ操作して記憶回路１０２をクリアすれ
ばよい。

（発明の効果） 以上述べたように本発明によれば、修正の終了
した表示桁を再び誤つて操作しても修正は為され
ず、せつかく修正した桁を使用者の操作ミスから
狂わせることがなくなる。また、誤つて修正の終
了した桁に対応するスイツチまでいつしよにタツ
チ操作した場合も同様に修正の終了した桁は修正
されずに所望の桁のみ修正されるため、誤修正は
防止される。

【図面の簡単な説明】

第１図は、本発明の実施例に係るタツチスイツ
チ付時計の表示構成図。第２図は、本発明の実施
例に係るタツチスイツチ付時計の回路図。第３図
〜第６図は、第２図の回路の動作を示すタイムチ
ヤート図。第７図〜第１３図は、本発明の実施例
に係るタツチスイツチ付時計の動作を示す動作説
明図。 ２……表示部、１４，１６，１８，２０……修
正用タツチスイツチ、４８，５０，５２……修正
回路、７４……ゲート回路、１０２……記憶回
路。

Claims (1)

【特許請求の範囲】
1. １ 時刻表示部をおおう表示カバーガラス上に各
   時刻表示桁に対応して配設された透明電極より成
   る修正用タツチスイツチと、前記各修正用タツチ
   スイツチをタツチ操作することにより対応する時
   刻表示桁を計時する時刻カウンタに修正信号を供
   給することにより修正を行う修正回路と、を有す
   るタツチスイツチ付時計において、前記各修正用
   タツチスイツチからのタツチ操作信号消失に応答
   してそのタツチ操作信号を保持する記憶回路と、
   前記各修正用タツチスイツチからのタツチ操作信
   号が入力し、前記記憶回路にタツチ操作信号の保
   持された修正用タツチスイツチからのタツチ操作
   信号の出力を無効とするゲート回路と、を有する
   ことを特徴とする修正用タツチスイツチの誤動作
   防止装置。