JPH01316991A - 厚膜集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、セラミック板、表面を絶縁化された絶縁性
基板などの基板の表面に導体、抵抗体、誘電体などを形
成して回路を形成する厚膜集積回路の製造方法に関する
。

〔従来の技術〕。

従来、厚膜集積回路では、たとえば、第３図の（ａ）に
示すように、基板２の表面に任意の回路パターンによっ
てＡｇ−Ｐｄ合金から成る導体ペーストをスクリーン印
刷を以て形成した後、焼成して導体４が形成されている
。そして、この導体４は、第３図の（ｂ）に示すように
、−様な膜厚に設定される。

導体４を形成する導電ペーストには、半田濡れ性、導電
率、コスト、ワイヤボンディング性などを考慮してＡｇ
を主体としたものが用いられるが、このようなＡｇを主
体にした導体ペーストを用いた厚膜導体では、半田付け
の際に半田によって離脱など、半田くわれを生じるので
、膜厚を厚く設定することが行われている。従来、膜厚
を厚くすることは、導体の他、厚膜抵抗体、厚膜コンデ
ンサの誘電体層、眉間絶縁層などで所望の特性値を得る
場合にも行われている。

そして、スクリーン印刷による場合、膜厚は、スクリー
ンの厚み、スキージの印圧、ペーストの粘性などの各種
の要因によって変動するが、従来、印刷される膜厚を厚
くする方法には、スクリーンの厚みを変更する方法、厚
膜ペーストを印刷して乾燥させた後、重ねて厚膜ペース
トを印刷する二層以上の印刷を行う多層印刷法などが用
いられている。

〔発明が解決しようとする課題〕

ところで、導電ペーストは、流動性を持つので、膜厚を
設定した場合には、印刷後に印刷パターンを逸脱して拡
がるという、いわゆるダレ現象を生じ、ダレ現象を想定
してパターン間隔を設定していない場合には厚膜間で短
絡を生じ、回路機能を損なうとともに、製造上歩留りの
低下を来す。そして、ダレ現象による短絡防止のため、
十分な安全幅を以てパターン間隔の設定を行った場合、
間隔幅の基板上を占める割合が大きくなるので、厚膜の
高密度化を妨げる原因になる。

また、スクリーンの厚みを調整する膜厚設定では、ペー
ストがスクリーンの厚みに応じて設置されるので、ペー
ストの厚みとその粘性とによって一部ダレを生じ易くな
り、ファインパターンを実現することが困難になる。し
かも、全パターンの膜厚を厚（した場合には、回路上不
要な箇所までも膜厚が厚く形成されるので、ペーストが
無駄になり、製造コストが高くなる。

そして、多層印刷法では、膜厚設定を行うために、多重
印刷処理によって選択的にペーストが設定されるので不
要箇所へのペーストの設置が防止でき、経済的であるが
、スクリーンのアライメント設定誤差を皆無にすること
は困難であるとともに、同一パターンの印刷で複数のス
クリーンを用いるなど、印刷工程が複雑になるという欠
点があった。

そこで、この発明の第１の目的は、簡単な膜厚設定操作
によって任意の膜厚を設定可能にした厚膜集積回路の製
造方法の提供にある。

次に、この発明の第２の目的は、基板上に設置される膜
厚設定突部によって任意の膜厚を設定する厚膜集積回路
の製造方法の提供にある。

次に、この発明の第３の目的は、導体、抵抗体または素
子の一部の膜厚を任意に設定する厚膜集積回路の製造方
法の提供にある。

〔課題を解決するための手段〕

この発明の厚膜集積回路の製造方法は、基板の表面に膜
厚設定突部を設置し、この膜厚設定突部に選択的に透過
部分を持つスクリーンを当て前記膜厚設定突部に隣接す
る位置に任意のパターンに対応した厚膜体を前記膜厚設
定突部の厚みに応じた膜厚で印刷して焼成するものであ
る。

この発明の厚膜集積回路の製造方法において、前記膜厚
設定突部は電気的絶縁性を有する材料で形成することが
できる。

また、この発明の厚膜集積回路の製造方法において、厚
膜体は、導体、抵抗体または素子の一部として構成する
ことができる。

〔作　　　用〕

この発明では、基板上に設定すべき膜厚に設定された膜
厚設定突部にスクリーンを当て前記膜厚設定突部に隣接
する位置にペーストを印刷するので、前記膜厚設定突部
に応じた膜厚を持つペーストを印刷することができ、焼
成によって厚い膜厚を持つ厚膜体が得られる。この場合
、印刷されたペーストが厚くなっても、膜厚設定突部に
よって絶縁間隔が維持されるので、ダレ現象による厚膜
体間の短絡が防止される。

次に、前記膜厚設定突部は、電気的絶縁性を有する材料
で形成すれば、厚膜体をたとえば、端子部とした場合に
は、十分な膜厚とともに、膜厚設定突部による必要最小
限の絶縁間隔を以て十分な電気的な絶縁性が得られる。

次に、厚膜体は、導体、抵抗体または素子の一部として
形成でき、その厚みを膜厚設定突部によって任意に制御
することができる。

〔実　施　例〕

第１図は、この発明の厚膜集積回路の製造方法の実施例
を示す。

第１図の（Ａ）に示すように、セラミック板などから成
る基板２の表面に、所望の膜厚を設定した膜厚設定突部
６をスクリーン印刷などによって設置する。この膜厚設
定突部６は、任意のパターンで、設定すべき厚さを持っ
たスクリーンを用いて誘電体ペーストを印刷し、たとえ
ば１５０°Ｃの雰囲気に３分間以上放置させて乾燥させ
て設置する。

次に、第１図の（Ｂ）に示すように、膜厚設定突部６が
設置された基板２上にスクリーン８を載せ、このスクリ
ーン８の上に導体ベースト１０を載せてスキージ１２を
基板２に対し垂直方向に印圧を加えつつ、図中の矢印Ｘ
の方向へ移動させる。

スクリーン８には、導体を設置すべき部分に透過部１４
とエマルジッン１６とを持つパターンが形成されている
ので、この透過部１４から導体ペースト１０が通過する
。そして、膜厚設定突部６の近傍では、基板２とスクリ
ーン８との間に膜厚設定突部６の厚みだけ隙間１日が形
成されるので、ペースト状の導体１０がスクリーン８の
透過部１４を通過して隙間１８へ入り込み、印刷される
。

この結果、第１図の（Ｃ）に示すように、膜厚設定突部
６とほぼ等しい膜厚の導体１０が形成される。

次に、導体１０を乾燥させた後、誘電体と導体１０とを
８５０℃で同時に焼成する。

したがって、第１図の（Ｄ）に示すように、導体ｌＯに
ダレ現象が生じても、ダレによって流れた導体１０が膜
厚設定突部６で完全に阻止されるので、導体１０間の電
気的絶縁が確保され、導体１０間の短絡が減少し、歩留
りが向上する。また、膜厚設定突部６を必要最小限の幅
に設定できるので、導体１０の間隔を狭くでき、高密度
化が可能となる。また、第１図の（Ｃ）のＥ−Ｅ線断面
図である第１図の（Ｅ）に示すように、導体１０は、膜
厚設定突部６に隣接している部分のみ膜厚設定突部６の
厚みに設定され、必要な部分のみ厚くできるので、材料
に無駄を生じることがない。

このようにして厚膜体としての導体１０が形成されると
、第１図の（Ｅ）に示すように、膜厚設定突部６の影響
を受けない導体１０の膜厚Ｈ１膜厚設設定部６に隣接し
ている導体１０の膜厚■、膜厚設定突部６を成す誘電体
の膜厚Ｊは、焼成前に各々２０μｍ、５０μｍ、５０μ
ｍであったものが９、焼成後に各々１０μｍ、２５μｍ
、２５μｍになった。

また、膜厚設定突部６には、電気的絶縁材料であるレジ
ストを用いてもよく、その場合には、導体１０を乾燥さ
せた後にレジストを有機溶剤で除去するか、または、導
体１０の焼成時に焼却することにより、基板２上から除
去してもよい。

そして、実施例では誘電体またはレジストを以て膜厚設
定突部６を形成し、その間に導体１０を設置した場合に
ついて説明したが、この発明の厚膜集積回路の製造方法
は、たとえば、第２図に示すように、厚膜コンデンサの
誘電体や眉間絶縁層など、基板２の表面に電気的絶縁性
を有する部材の印刷と同時に同材料で膜厚設定突部６を
形成し、この膜厚設定突部６に隣接して任意の導体を設
置する場合にも通用できる。

すなわち、第２図の（Ａ）に示すように、基板２の表面
に、導体２０を印刷した後、焼成することにより、厚膜
コンデンサの下部電極など一部目の厚膜導体を形成する
。

次に、第２図の（Ｂ）に示すように、誘電体ペーストを
印刷・焼成して厚膜コンデンサの誘電体２２、膜厚設定
突部６、層間絶縁層２４などを形成する。

次に、第２図の（Ｃ）に示すように、導体ベーストを印
刷・焼成して、厚膜コンデンサの上部電極２６、膜厚設
定突部６に隣接する導体２８、二層目の導体３０を形成
する。

この方法によれば、膜厚設定突部６を設置する工程を別
に設けなくてよく、従来と全く同じ工程で、任意の部分
に任意の膜厚で高密度に厚膜導体が形成できる。

なお、実施例では厚膜体が導体である場合について説明
したが、この発明の厚膜集積回路の製造方法は、抵抗体
や′誘電体などの膜厚の場合にも導体と同様に厚く形成
することができ、所望の特性値を有する高密度のファイ
ンパターンを得ることができる。

〔発明の効果〕

以上説明したように、この発明によれば、基板の表面に
膜厚設定突部を形成し、この膜厚設定突部に隣接する位
置に厚膜体を印刷によって形成するので、前記膜厚設定
突部の膜厚に応じた膜厚が設定された厚膜体が形成でき
るとともに、膜厚設定突部によって厚膜体の形成に用い
られるペーストの印刷後のダレを阻止でき、ファインパ
ターンが得られ、厚膜体間での短絡が減少し歩留りが向
上でき、また、厚膜体の間隔を狭くできるので高密度化
が図られる。しかも、任意の部分に任意の厚みで膜厚設
定突部を設置して、厚膜ペーストを印刷することにより
、部分的に膜厚を厚くしたファインパターンが得られる
。

また、この発明によれば、基板の表面に電気的絶縁性を
有する部材と同材料で同時に前記膜厚設定突部を形成す
る場合には、膜厚設定突部を設置する工程を別に設ける
ことなく、標準パターンによって任意の膜厚を持つ厚膜
体を得ることができる。

さらに、この発明によれば、厚膜体は、導体、抵抗体ま
たは素子の一部として形成でき、その厚みを膜厚設定突
部によって任意に制御することができ、導体、抵抗体ま
たは素子の一部を成す所望の厚膜体を得ることができる
。

【図面の簡単な説明】

第１図はこの発明の厚膜集積回路の製造方法の実施例を
示す平面図および縦断面図、第２図はこの発明の厚膜集
積回路の製造方法の他の実施例を示す縦断面図、第３図
は従来の厚膜集積回路を示す平面図および縦断面図であ
る。 ２・・・基板 ６・・・膜厚設定突部 ８・・・スクリーン １Ｏ１２８・・・導体（厚膜体） と 第２図 （ｂ） 第３図

Claims (1)

1. 【特許請求の範囲】 １、基板の表面に膜厚設定突部を設置し、この膜厚設定
   突部に選択的に透過部分を持つスクリーンを当て前記膜
   厚設定突部に隣接する位置に任意のパターンに対応した
   厚膜体を前記膜厚設定突部の厚みに応じた膜厚で印刷し
   た後、焼成する厚膜集積回路の製造方法。 ２、前記膜厚設定突部は、電気的絶縁性を有する材料で
   形成する請求項１記載の厚膜集積回路の製造方法。 ３、前記厚膜体は、導体、抵抗体または素子の一部を構
   成する請求項１記載の厚膜集積回路の製造方法。