JPH01305588A - 混成集積回路基板 - Google Patents
混成集積回路基板Info
- Publication number
- JPH01305588A JPH01305588A JP13647788A JP13647788A JPH01305588A JP H01305588 A JPH01305588 A JP H01305588A JP 13647788 A JP13647788 A JP 13647788A JP 13647788 A JP13647788 A JP 13647788A JP H01305588 A JPH01305588 A JP H01305588A
- Authority
- JP
- Japan
- Prior art keywords
- board
- depression
- unit
- integrated circuit
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 description 12
- 230000002950 deficient Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
Landscapes
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業」二の利用分野〉
本発明は、多層基板に電子部品素子を実装した混成集積
回路基板に関する。
回路基板に関する。
〈従来の技術〉
従来から、この種の混成集積回路基板として、第2図に
示すものが知られている。これは、多層基板30内に階
段状凹部3Iを形成し、その底部に電子部品、例えば、
ベアデツプIC32を載置し、このペアチップIC32
の電極と段部33に露出している多層基板30の電極と
をワイヤボンデインク゛して構成されている。階段状凹
部31の開口は、通常最上層の基板34によって密閉さ
れている。
示すものが知られている。これは、多層基板30内に階
段状凹部3Iを形成し、その底部に電子部品、例えば、
ベアデツプIC32を載置し、このペアチップIC32
の電極と段部33に露出している多層基板30の電極と
をワイヤボンデインク゛して構成されている。階段状凹
部31の開口は、通常最上層の基板34によって密閉さ
れている。
この混成集積回路基板は、基板の同−而」二に多数の電
子部品を載置したものに比へ、(1)グランド用電極と
他の電極とを」−下に分離して設けることができるので
、配線の自由度が高い、(2)ボンディングワイヤが短
くて済み、ポンディングの信頼性が高い、等の長所があ
り、最近よく用いられている。
子部品を載置したものに比へ、(1)グランド用電極と
他の電極とを」−下に分離して設けることができるので
、配線の自由度が高い、(2)ボンディングワイヤが短
くて済み、ポンディングの信頼性が高い、等の長所があ
り、最近よく用いられている。
〈発明が解決しようとする課題〉
ところで、この従来の混成集積回路基板には、(イ)電
子部品を実装するスペースは、同一平面に配置する場合
と余り変わらず、高密度化実装しにくい、(ロ)複数の
電子部品素子を実装した場合、素子の一つでもボンデイ
ンクミスや接触不良を起こすと、基板全体が不良となり
歩留まりが悪化する、といった問題があった。
子部品を実装するスペースは、同一平面に配置する場合
と余り変わらず、高密度化実装しにくい、(ロ)複数の
電子部品素子を実装した場合、素子の一つでもボンデイ
ンクミスや接触不良を起こすと、基板全体が不良となり
歩留まりが悪化する、といった問題があった。
本発明は、」二連の課題に鑑みてなされたものであって
、部品実装を高密度化するごとができ、しかも、不良品
の発生を低減することかできろ混成集積回路基板を提供
することを課題としている。
、部品実装を高密度化するごとができ、しかも、不良品
の発生を低減することかできろ混成集積回路基板を提供
することを課題としている。
〈課題を解決するための手段〉
本発明(j、」二記の目的を達成するたぬ?こ、階段状
凹部が形成された多層基板と、電子部品素子を搭載した
少なくとも2枚のユニット基板とからなり、前記階段状
凹部の2個以」−の段部」−に、それぞれ段部の開口を
閉蓋する状態で、前記ユニノトコi(板を実装して混成
集積回路基板を構成した。
凹部が形成された多層基板と、電子部品素子を搭載した
少なくとも2枚のユニット基板とからなり、前記階段状
凹部の2個以」−の段部」−に、それぞれ段部の開口を
閉蓋する状態で、前記ユニノトコi(板を実装して混成
集積回路基板を構成した。
〈作用〉
上記構成によれば、電子部品素子を搭載しノコ複数のユ
ニット基板が階段状凹部内に」三下に間隔をおいて重な
って配置されるようになる。
ニット基板が階段状凹部内に」三下に間隔をおいて重な
って配置されるようになる。
〈実施例〉
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。第1図は混成集積回路基板の断面図である。
する。第1図は混成集積回路基板の断面図である。
この混成集積回路基板1は、多層基板2と、複数(本実
施例では3枚)の平板状のユニット基板3a、3b、3
cとからなっている。
施例では3枚)の平板状のユニット基板3a、3b、3
cとからなっている。
多層基板2には裏面側から表面側(Jと大きい開1]が
順次設(Jられ、これら開]]によって階段状凹部4が
形成されている。そして、階段状四部4の各段部5 a
、5 b、 5 c上に(J外部接続用電極6が露出し
ている。
順次設(Jられ、これら開]]によって階段状凹部4が
形成されている。そして、階段状四部4の各段部5 a
、5 b、 5 c上に(J外部接続用電極6が露出し
ている。
一方、ユ= )) 基板3 a、 3 b、 3 cに
は、ベアヂソ7’IC,:lンテンザ等の電子部品素子
7がその両面に搭載されている。そして、ユニノI・基
板3a。
は、ベアヂソ7’IC,:lンテンザ等の電子部品素子
7がその両面に搭載されている。そして、ユニノI・基
板3a。
3b、3cそれぞれは、多層基板2の各段部5 a、
5 b。
5 b。
5cに載置しうる大きざを有し、その端部下面には外部
接続用の電極8が形成されている。
接続用の電極8が形成されている。
上記のように構成された多層基板2とユニット基板3a
、3b、3cとの組立(J以下のように行なわれる。
、3b、3cとの組立(J以下のように行なわれる。
最下位の段部5a−1−にその大きさに相当するユニッ
ト基板3aが該段部5aの開口を閉蓋する状態て載置さ
れ、その接続用電極8が多層箔板2の接続用電極6に接
続される。この接続(Jい例えば、半■]例(Jや導電
性接着制の接着によって行なわれるが、他の接続手段で
もよい。同様に、ユニット基板3 b、 3 cも対応
する段部5 b、 5 c上に載置され接続される。最
上位のユニット基板5cは、この階段状凹部4全体の蓋
も兼ねており、接着剤によって段部5Cに接着され階段
状四部4内部を気密封止している。
ト基板3aが該段部5aの開口を閉蓋する状態て載置さ
れ、その接続用電極8が多層箔板2の接続用電極6に接
続される。この接続(Jい例えば、半■]例(Jや導電
性接着制の接着によって行なわれるが、他の接続手段で
もよい。同様に、ユニット基板3 b、 3 cも対応
する段部5 b、 5 c上に載置され接続される。最
上位のユニット基板5cは、この階段状凹部4全体の蓋
も兼ねており、接着剤によって段部5Cに接着され階段
状四部4内部を気密封止している。
このようにしてユニット基板3 a、 3 b、3 c
の実装は行なわれるが、階段状四部4の各段部5a、5
b、5cを利用しているので、各ユニット基板3a。
の実装は行なわれるが、階段状四部4の各段部5a、5
b、5cを利用しているので、各ユニット基板3a。
3b、3cは互いに間隔をおいて」二下に重なり合って
階段状凹部4の内部空間に収納されるようになる。その
ため、限られた階段状四部イの内部空1用を有効に部品
実装に利用することができる。
階段状凹部4の内部空間に収納されるようになる。その
ため、限られた階段状四部イの内部空1用を有効に部品
実装に利用することができる。
なお、上記実施例においては、ユニット基板3a、3b
、3cを、その両面に電子部品素子7を搭載した平板状
の基板としたが、これに限らず、片面に電子部品素子7
を搭載した平板状の基板でもよく、また、電子部品素子
7を搭載した多層基板としてもよい。
、3cを、その両面に電子部品素子7を搭載した平板状
の基板としたが、これに限らず、片面に電子部品素子7
を搭載した平板状の基板でもよく、また、電子部品素子
7を搭載した多層基板としてもよい。
〈発明の効果〉
−+
以」二のように、本発明によれば、多層基板に階段状凹
部を形成して、その段部を利用してその内部空間に、電
子部品素子を搭載した複数のユニット基板を」―−トに
重なり合う状態で実装置2だので、階段状凹部の内部空
間を立体的?こ部品実装に利用することができるように
なり、部品実装の高密度化が可能となった。
部を形成して、その段部を利用してその内部空間に、電
子部品素子を搭載した複数のユニット基板を」―−トに
重なり合う状態で実装置2だので、階段状凹部の内部空
間を立体的?こ部品実装に利用することができるように
なり、部品実装の高密度化が可能となった。
また、組み(=Iけ前に、ユニット基板単位で品質検査
をすることが可能になるので、全体として不良品の発生
か抑えられ、歩留まりか向上した。
をすることが可能になるので、全体として不良品の発生
か抑えられ、歩留まりか向上した。
そのうえ、ユニット基板単位で設計を考慮することがで
き、部分的設計変更が容易になった。
き、部分的設計変更が容易になった。
第1図(J本発明の一実施例の断面図である。第2図は
従来例の断面図である。 ■・混成集積回路基板 2 多層基板 3a、3b、3c ユニット基板 4・階段状四部 5a、5b、5c=段部 7 電子部品素子 出願人 株式会社村11[]製作所 代理人 弁理士 岡10 和秀 第 1 図 第 2 図
従来例の断面図である。 ■・混成集積回路基板 2 多層基板 3a、3b、3c ユニット基板 4・階段状四部 5a、5b、5c=段部 7 電子部品素子 出願人 株式会社村11[]製作所 代理人 弁理士 岡10 和秀 第 1 図 第 2 図
Claims (1)
- (1)階段状凹部が形成された多層基板と、電子部品素
子を搭載した少なくとも2枚のユニット基板とからなり
、 前記階段状凹部の2個以上の段部上に、それぞれ段部の
開口を閉蓋する状態で、前記ユニット基板を実装したこ
とを特徴とする混成集積回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13647788A JPH01305588A (ja) | 1988-06-02 | 1988-06-02 | 混成集積回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13647788A JPH01305588A (ja) | 1988-06-02 | 1988-06-02 | 混成集積回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01305588A true JPH01305588A (ja) | 1989-12-08 |
Family
ID=15176047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13647788A Pending JPH01305588A (ja) | 1988-06-02 | 1988-06-02 | 混成集積回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01305588A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111447734A (zh) * | 2020-03-27 | 2020-07-24 | 绍兴上虞锴达电子有限公司 | 一种便捷式线路板 |
-
1988
- 1988-06-02 JP JP13647788A patent/JPH01305588A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111447734A (zh) * | 2020-03-27 | 2020-07-24 | 绍兴上虞锴达电子有限公司 | 一种便捷式线路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5404273A (en) | Semiconductor-device package and semiconductor device | |
US5083189A (en) | Resin-sealed type IC device | |
US7551040B2 (en) | Surface mount crystal oscillator | |
JPH09134975A (ja) | 半導体装置及びその製造方法 | |
US5581382A (en) | Liquid crystal display device having connection pads insulated by double layered anodic oxide material | |
US20060202335A1 (en) | Tape ball grid array package with electromagnetic interference protection and method for fabricating the package | |
JPH04307769A (ja) | 電子デバイス及びその形成方法 | |
JPS58128754A (ja) | 混成集積回路 | |
JPH01305588A (ja) | 混成集積回路基板 | |
JP2901356B2 (ja) | 混成集積回路 | |
JP2524482B2 (ja) | Qfp構造半導体装置 | |
JPH05211256A (ja) | 半導体装置 | |
JPH08250651A (ja) | 半導体パッケージ | |
JPH1093012A (ja) | 高周波集積回路装置 | |
JP3201893B2 (ja) | 半導体レーザ装置 | |
JP2906756B2 (ja) | 電子部品搭載用基板 | |
JPH012399A (ja) | 半導体装置 | |
JPH01175296A (ja) | 多層印刷配線板装置 | |
JP2522182B2 (ja) | 半導体装置 | |
JPH08250542A (ja) | 電子部品および電子部品の実装構造 | |
JPH0314486A (ja) | 電子部品用パッケージ | |
JPH09139441A (ja) | 半導体装置およびその製造方法 | |
JPH04283722A (ja) | 液晶表示装置 | |
JPH10185722A (ja) | 圧力検出器 | |
JPH05259793A (ja) | 高周波デバイス用パッケ−ジの構造 |