JPH01305588A - 混成集積回路基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業」二の利用分野〉 本発明は、多層基板に電子部品素子を実装した混成集積
回路基板に関する。

〈従来の技術〉 従来から、この種の混成集積回路基板として、第２図に
示すものが知られている。これは、多層基板３０内に階
段状凹部３Ｉを形成し、その底部に電子部品、例えば、
ベアデツプＩＣ３２を載置し、このペアチップＩＣ３２
の電極と段部３３に露出している多層基板３０の電極と
をワイヤボンデインク゛して構成されている。階段状凹
部３１の開口は、通常最上層の基板３４によって密閉さ
れている。

この混成集積回路基板は、基板の同−而」二に多数の電
子部品を載置したものに比へ、（１）グランド用電極と
他の電極とを」−下に分離して設けることができるので
、配線の自由度が高い、（２）ボンディングワイヤが短
くて済み、ポンディングの信頼性が高い、等の長所があ
り、最近よく用いられている。

〈発明が解決しようとする課題〉 ところで、この従来の混成集積回路基板には、（イ）電
子部品を実装するスペースは、同一平面に配置する場合
と余り変わらず、高密度化実装しにくい、（ロ）複数の
電子部品素子を実装した場合、素子の一つでもボンデイ
ンクミスや接触不良を起こすと、基板全体が不良となり
歩留まりが悪化する、といった問題があった。

本発明は、」二連の課題に鑑みてなされたものであって
、部品実装を高密度化するごとができ、しかも、不良品
の発生を低減することかできろ混成集積回路基板を提供
することを課題としている。

〈課題を解決するための手段〉 本発明（ｊ、」二記の目的を達成するたぬ？こ、階段状
凹部が形成された多層基板と、電子部品素子を搭載した
少なくとも２枚のユニット基板とからなり、前記階段状
凹部の２個以」−の段部」−に、それぞれ段部の開口を
閉蓋する状態で、前記ユニノトコｉ（板を実装して混成
集積回路基板を構成した。

〈作用〉 上記構成によれば、電子部品素子を搭載しノコ複数のユ
ニット基板が階段状凹部内に」三下に間隔をおいて重な
って配置されるようになる。

〈実施例〉 以下、本発明を図面に示す実施例に基づいて詳細に説明
する。第１図は混成集積回路基板の断面図である。

この混成集積回路基板１は、多層基板２と、複数（本実
施例では３枚）の平板状のユニット基板３ａ、３ｂ、３
ｃとからなっている。

多層基板２には裏面側から表面側（Ｊと大きい開１］が
順次設（Ｊられ、これら開］］によって階段状凹部４が
形成されている。そして、階段状四部４の各段部５　ａ
、５　ｂ、　５　ｃ上に（Ｊ外部接続用電極６が露出し
ている。

一方、ユ＝　））　基板３　ａ、　３　ｂ、　３　ｃに
は、ベアヂソ７’ＩＣ，：ｌンテンザ等の電子部品素子
７がその両面に搭載されている。そして、ユニノＩ・基
板３ａ。

３ｂ、３ｃそれぞれは、多層基板２の各段部５　ａ、　
５　ｂ。

５ｃに載置しうる大きざを有し、その端部下面には外部
接続用の電極８が形成されている。

上記のように構成された多層基板２とユニット基板３ａ
、３ｂ、３ｃとの組立（Ｊ以下のように行なわれる。

最下位の段部５ａ−１−にその大きさに相当するユニッ
ト基板３ａが該段部５ａの開口を閉蓋する状態て載置さ
れ、その接続用電極８が多層箔板２の接続用電極６に接
続される。この接続（Ｊい例えば、半■］例（Ｊや導電
性接着制の接着によって行なわれるが、他の接続手段で
もよい。同様に、ユニット基板３　ｂ、　３　ｃも対応
する段部５　ｂ、　５　ｃ上に載置され接続される。最
上位のユニット基板５ｃは、この階段状凹部４全体の蓋
も兼ねており、接着剤によって段部５Ｃに接着され階段
状四部４内部を気密封止している。

このようにしてユニット基板３　ａ、　３　ｂ、３　ｃ
の実装は行なわれるが、階段状四部４の各段部５ａ、５
ｂ、５ｃを利用しているので、各ユニット基板３ａ。

３ｂ、３ｃは互いに間隔をおいて」二下に重なり合って
階段状凹部４の内部空間に収納されるようになる。その
ため、限られた階段状四部イの内部空１用を有効に部品
実装に利用することができる。

なお、上記実施例においては、ユニット基板３ａ、３ｂ
、３ｃを、その両面に電子部品素子７を搭載した平板状
の基板としたが、これに限らず、片面に電子部品素子７
を搭載した平板状の基板でもよく、また、電子部品素子
７を搭載した多層基板としてもよい。

〈発明の効果〉 −＋ 以」二のように、本発明によれば、多層基板に階段状凹
部を形成して、その段部を利用してその内部空間に、電
子部品素子を搭載した複数のユニット基板を」―−トに
重なり合う状態で実装置２だので、階段状凹部の内部空
間を立体的？こ部品実装に利用することができるように
なり、部品実装の高密度化が可能となった。

また、組み（＝Ｉけ前に、ユニット基板単位で品質検査
をすることが可能になるので、全体として不良品の発生
か抑えられ、歩留まりか向上した。

そのうえ、ユニット基板単位で設計を考慮することがで
き、部分的設計変更が容易になった。

【図面の簡単な説明】

第１図（Ｊ本発明の一実施例の断面図である。第２図は
従来例の断面図である。 ■・混成集積回路基板 ２　多層基板 ３ａ、３ｂ、３ｃ　　ユニット基板 ４・階段状四部 ５ａ、５ｂ、５ｃ＝段部 ７　電子部品素子 出願人　　株式会社村１１［］製作所 代理人　　弁理士　岡１０　和秀 第　１　図 第　２　図

Claims (1)

【特許請求の範囲】
1. （１）階段状凹部が形成された多層基板と、電子部品素
   子を搭載した少なくとも２枚のユニット基板とからなり
   、 前記階段状凹部の２個以上の段部上に、それぞれ段部の
   開口を閉蓋する状態で、前記ユニット基板を実装したこ
   とを特徴とする混成集積回路基板。