JPH01296626A - プラズマ気相反応装置 - Google Patents

プラズマ気相反応装置

Info

Publication number
JPH01296626A
JPH01296626A JP12757888A JP12757888A JPH01296626A JP H01296626 A JPH01296626 A JP H01296626A JP 12757888 A JP12757888 A JP 12757888A JP 12757888 A JP12757888 A JP 12757888A JP H01296626 A JPH01296626 A JP H01296626A
Authority
JP
Japan
Prior art keywords
film
plasma
insulating film
substrate
reaction device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12757888A
Other languages
English (en)
Other versions
JP3134875B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP63127578A priority Critical patent/JP3134875B2/ja
Publication of JPH01296626A publication Critical patent/JPH01296626A/ja
Application granted granted Critical
Publication of JP3134875B2 publication Critical patent/JP3134875B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔イ〕発明の利用分野 本発明は、プラズマ化学気相反応により被形成面上に平
坦または概略平坦な高品質の絶縁膜を減圧下で形成する
プラズマ気相反応装置を提供するものである。
本発明は、カソード側に基板に配設する等の方法により
、異方性プラズマCVD法で絶縁被膜を形成する工程と
、アノード側に基板を配設する等の等方性プラズマエツ
チング方法とを併用して、凹凸表面を有する被形成面上
に被膜作製を行い、かつその上表面を平坦または概略平
坦(上部と底部との間の高低差が少ないまたは滑らかに
連続した形状)に形成するプラズマ気相反応装置を提供
するものである。
〔口〕従来の技術 最近LSIの高集積化、大規模化に伴いICチップに占
める配線の面積が増えている。
そのため、配線の多層化、パターン、配線巾の微細化が
ますます重要となりつつある。
配線や接続孔などのパターンの横方向寸法は、スケーリ
ング則に従って微細化するのに対し、電極配線や絶縁膜
の厚さなど縦方向寸法は、配線抵抗、浮遊容量、絶縁耐
圧や耐マイグレーション性など素子のスペックを満たす
必要があり、横方向並みに微細化することは容易でない
さらに配線や接続孔のパターンは微細化の為異方性の強
いエツチングにより形成されるのでLSIのパターンの
端面形状は急峻となる。
また、配線が多層となるため、当然LSIチップ上表面
の凹凸が激しくなる。このようなLSIチップ上表面の
凹凸はパターンの加工精度の低下、配線の断線等、信転
性の低下を招くことになる。
このような問題を解決する手段として1層間絶縁膜の上
表面を平坦化する技術が重要視されている。
この層間絶縁膜を作製する方法としては、従来の化学的
気相反応(以下CVDという)法による薄膜形成技術と
して熱CVD法が広く知られている。
この熱CVD法は反応室内に導入した被膜形成用反応気
体に熱エネルギを加え、該気体を分解または活性化させ
、被膜を形成するものであった。この場合、反応のため
のエネルギ供給は熱のみであるため、その温度も高く、
500〜800°Cの範囲で行われていた。
このため、高温に弱い半導体素子を作製することは不可
能であり、次世代LSI素子として有望な低温で被膜を
形成する技術が求められていた。
またより低温で被膜を形成する方法として、プラズマC
VD法(プラズマを用いた気相被膜作製方法を以下プラ
ズマCVD法という)が知られている。
この場合は、反応室内に導入した反応性気体に外部より
高周波電力を印加し、該気体を分解、活性化せしめ、加
熱された基板上に被膜を形成するものである。この場合
、被形成面を有する基板をアノード側に配設し、かつ基
板の加熱温度は200〜450°Cの範囲として、成膜
する材料の高密度化を計っていた。アノード側に基板を
配設する理由は、下地材料へのプラズマ損傷をなくすた
めである。
さらにこの被膜形成は、等方性ディポジッションを行う
等方性CVD法をその基本思想としていた。
このため、凹部での被膜形成に際しては、その底部のコ
ーナ部にカスプ(巣)が発生しやすく、多層配線に際し
、ステップカバレージを良好にすることが不可能であっ
た。
一方、最近、下地の損傷を防ぐ技術として光CVD法が
ある。この方法は、反応性気体に対して、光エネルギを
与えて分解、活性化させて、基板上に被膜を形成するも
のであり、熱CVD法のように高温にする必要がなく、
またプラズマCVD法のように物理的に下地物質にダメ
ージを与えず、理想的な成膜法であるが、成膜速度がプ
ラズマCVD法の1710〜1150と遅い欠点を有す
る。
他方、プラズマエツチング方法が半導体集積回路の作製
工程で知られている。これはカソード側に基板を配設し
、セルフバイアスを用いて異方性プラズマエツチングを
行わんとするものである。
この異方性エツチングにより、所定の領域の凹部を急峻
に作らんとしている。
〔ハ〕本発明の目的 本発明は、これら従来より知られた技術とはまったく異
なるもので、プラズマCVDに際し、異方性を有せしめ
て形成する、いわゆる異方性プラズマCVD法(本発明
をより明らかにするため仮称する)を用いる。さらにプ
ラズマエツチングを等方性を有して行う、等方性プラズ
マエツチングを行うことを基本とし、これを少なくとも
各1回繰り返すプラズマ気相反応装置を提供することを
基本としている。
本発明は、これら従来の問題点を解決するものであり、
急峻な段差のない上表面を有する絶縁膜、特に眉間絶縁
膜を形成することを目的としている。
〔本発明の構成〕
本発明は、異方性ディボジッションをプラズマCVD法
で行う。すると、もちろん凹凸表面を有する被形成面の
凸部にも成膜するが、特に凹部における底部に十分緻密
な被膜形成をさせ得ることを見出し、この特性を用いて
平坦な上表面を有する絶縁膜を作らんとするものである
。本発明は、この異方性プラズマCVD法での成膜と、
さらに従来の異方性プラズマエツチング(リアクティブ
・イオン・エツチング RIEともいう)とは逆の等方
性プ、ラズマエッチングを繰り返すことにより、同一反
応系(同一反応炉または複数のマルチチャンバ方式の連
続反応炉)にて、上表面が平坦または滑らかに連続した
概略平坦な被膜を作製するプラズマ気相反応装置である
本発明は、光化学気相反応を用いて酸化珪素膜等の絶縁
膜を基板上に形成し、プラズマ損傷を軽減した後、異方
性プラズマCvD法にて、所定の膜厚(例えば0.5〜
3μm)にまで酸化珪素被膜を形成した後、同一反応系
内にて等方性プラズマエツチング処理(以下エッチバッ
ク処理という)を施すことを特徴とするものである。
さらに必要に応じて、これらの工程を繰り返すことによ
り、上表面が急峻な凹凸段差のない絶縁膜、即ち平坦ま
たは実質的に平坦な上表面を有する絶縁膜を形成するも
のである。
本発明は、異方性プラズマCVD法と等方性プラズマエ
ツチングとを等温または概略等温く互いに±50’C以
下内の温度差)として処理し、1工程と次工程との間の
待ち時間をなくすることにより、その生産性を向上させ
る。さらに本発明は、その好ましい例として、異方性プ
ラズマCVD法と等方性エツチングとをともに室温の外
部加熱なく(プラズマによる自己加熱はある)行い得る
ことを見出し、かかる室温での異方性プラズマCVD法
で層間絶縁膜、埋置したフィールド絶縁膜用に十分臭素
被膜の作製方法を示す。
実施例1 第2図に本発明の絶縁被膜形成用装置の概略図を示す。
図面において、反応室(1)内には一対の電極(2)。
(8)が設けられ、それらはともに接地レベルから絶縁
されている。そしてその一方には、被形成面を有する基
板(3)が配設されている。さらに反応室(1)内には
光CVDもできるように紫外光源室(4)を有し、ここ
には複数の紫外光源(6)が設置されており、前記紫外
光源室(4)は反応室(1)の圧力とほぼ等しくなるよ
うに調整されている。また被膜形成用基板(3)は、反
応容器から絶縁化された基板加熱用ヒータを兼ねた基板
支持体(2)により、反応室(1)内に被膜形成面を下
向きになるように設置されている。本装置では、成膜時
に発生するフレーク等のゴミが基板に付着しないように
デポジションアップ方式を採用した。
プラズマ処理用電源(9)からマツチングコイル(10
)をへて高周波エネルギが一対の電極(2) 、 (8
)に連結されている。そして一方を接地してアノードと
、他方を負の100〜500vのバイアスがかかるカソ
ードとすべくスイッチ(11)により接地(12)が選
択される。
異方性CVDを行わんとする場合は、電極(8)を接地
しアノード側とし、基板のある電極(2)をカソード側
とする。
異方性CVDとは、反応性気体がバイアス電圧で電界方
向に加速され、方向性を有する。そしてこの加速により
被形成面上に衝突すると、そこでこの運動エネルギをも
加わり緻密な膜を作ることができる。この方向性を有す
るため、成膜された被膜の膜厚はバイアス電界と垂直な
面には厚く形成され、バイアス電界と平行な面(側面)
には薄く形成される。とくに凹部の底部にも十分加速さ
れた反応性気体が到達するため、底部でも緻密な膜がで
き、カスプ等の発生を防ぐことができる。
他方、等方性プラズマエツチングを行う時は、電極(2
)を接地し、基板に自己バイアスのかからないアノード
側とし、電極(8)をカソード側とする。
即ち、等方性エツチングは、エツチングされる表面に反
応性気体が電界により加速されることなく、均質に衝突
し、その表面でプラズマ反応をさせんとするものである
。このため凸部にはより多くのラジカルが衝突するため
、エツチングされやすく、凹部はラジカルがなかなか到
達しにくいため、エツチングされにくい。このラジカル
の方向性をもつバイアスをかけないでエツチングをさせ
るのが等方性エツチングである。
異方性CVD法において、反応性気体のうち、珪化物気
体及び酸化物気体は配管内でMIXされ、ガスノズル(
7)より反応室内へ導入し、基板(3)近くで混合する
ようになっている。不要気体は(13)より排気される
光化学気相反応に際しては、紫外光源(6)より照射さ
れる紫外光は、石英の透過窓(5)を通って反応性気体
に照射される直接励起法を採用した。
さらに、透外光透過窓(5)の上は、異方性プラズマC
vD、等方性プラズマエツチング用のメツシュ電極(8
)が載せられている。このメツシュ電極(8)には、基
板支持体用電極(2)との間に電源(9)により高周波
電力を印加可能なように構成されている。さらに図示さ
れていないが、異方性プラズマCVDを助長させるため
、必要に応じて電極(2)と基板支持体電極(2)間に
交流バイアス電圧(例えば50KHz、ピーク電圧±3
50V、基板側に直流バイアス−100〜−500V)
を加えることは有効である。
本装置を用いて、第1図(A)に示すような凹凸を有す
る基板に反応圧力が0.01〜0.3torr 、基板
温度は室温(室温±50°C以下)、投入高周波電力1
3.56 MHz、100W〜500Wの条件下にて反
応性気体としてモノシランと亜酸化窒素との割合を変化
させて酸化珪素被膜を形成した。
イム 5IH4/N20比を0.005から0.5の範囲での
酸素珪素被膜の屈折率、赤外吸収から次の反応が考えら
れる。
SiH4+ 2NzO→5tot+ 2N2 +2H2
このような異方性プラズマCVDにより、第1図(A)
に示すような凹凸形状を有する被形成面(3〇−1)を
有する基板上に酸化珪素被膜等の絶縁被膜を形成する。
第1図(A)において、凸部(2)、狭い巾の凹部(2
1)、広い巾の凹部(22)を有する。これらの上面に
、平均膜厚で8000人の厚さに酸化珪素膜(30−1
)を異方性プラズマCVD法により形成した。
すると凸部の上面(24)、凹部の底面(22) 、 
(26)には膜厚が1.0μの厚さに被膜が形成された
。側面(25)には0.2μの厚さにしか成膜させない
ことができた。
このプロセス条件はSiH4/Nz0=1/2 、高周
波出力30叶、13.56MHzとし、基板はカソード
側に配設した。この時バイアスは一350vであった。
そして基板温度は室温とした。常温での成膜にもかかわ
らず、比抵抗は5X10”Ωcmを有し、耐圧は8×1
06V /cm(1uA/cm”以上の電流の流れる電
圧)を有していた。この場合、プラズマの圧力は0.0
5torr、成膜速度は0.1〜1μ/分と速い値が得
られた。
基板(3)の凸部(23)は高さ1μm程度狭い凹部(
21)のスペース0.8μmの形状を、広い凹部(22
)のスペースは2μmを有していた。この凹凸形状を均
一に覆うことができた。
この上面の厚さ/側面の厚さは2〜2〇一般には3以上
に有せしめ得た。
次にこの絶縁膜に等方性エツチングを施した。
第1図(A)のように凹凸基板表面を覆って酸化珪素被
膜を厚く形成した後2反応室内の反応性ガスを排気して
除去し、エツチング用気体である有機ハロゲン化物気体
、例えばCF4.CFJまたはNP、。
SF6等を反応室内に導入し、圧力を0.1torrに
調整して、メツシュ電極(8)と基板支持体電極(2)
間に高周波電力を印加して等方性プラズマエツチングを
生ぜしめるべく放電を起こし、形成された被膜(30−
1)のエツチングを行い、凹凸段差の急唆な部分をなく
した。すると第1図(B)に示す如く、凹部(28)で
はあまりエツチングされず、凸部上の酸化珪素膜(24
)の一部または全部を主として工・ンチソグさせること
ができる。そのため、凹部に絶縁膜を意図的にうめこん
で作ることができた。
この処理を行い、凹部でのエツチングを0〜0.2μm
と少なくし、かつ凸部上で絶縁膜を約0.2〜0.5μ
mの厚さにエツチングを行い、(エツチング比2〜10
例えば3以上とし得た)第1図(B)に示すように凹凸
段差の急唆な部分を取り除いた。
かくして同一装置、同一反応室にて急唆な段差のない眉
間絶縁膜(30−2)を作製することができた。
この図面では凸部上の被膜の厚さが薄すぎること、およ
びまだ十分に上表面が平坦化されていないため、この工
程を再び繰り返した。即ち、第1図(C)に示される如
く、これらの上に異方性CVD法により第1図(A)と
同じく絶縁膜(30−3)を絶縁膜(30−2)上に積
層して絶縁膜(31)を得た。さらにこの後第1図(D
)に示す如く、第1図(B)の工程と同じく、等方性プ
ラズマエツチングを行った。
そして絶縁膜(30−4)を得た。すると凸部上の絶縁
膜は(28’)と凹部上の絶縁膜(26°)とをこの境
界(25”)で滑らかに互いに連続させることができた
この滑らかに連続した上表面は、その上に他の微細電気
配線を同一の線巾で作製するためにはきわめて重要であ
る。
さらに必要に応じてこれらを繰り返し行うことにより、
第1図(E)に示す如く、上表面の平坦な酸化珪素膜(
30−5)を作ることができた。
また、エツチング処理時に、同時に反応室内壁及び透過
光窓(5)上について被膜を除去することができ、装置
をクリーニングのためにその運転を停止する必要がなく
生産性向上に繋がった。
また本実施例においては、酸化珪素被膜の作製を異方性
プラズマCVD法と等方性プラズマエツチング法とを併
用したが、この異方性プラズマCVDで成膜する際に凹
凸表面を有する基板上のプラズマ損傷を防ぐため、予め
光CVD法でこれら全体を覆って作製し、その後に本発
明の実施例を用いて。
もいいことは明らかである。
実施例2 この実施例は他構成の被膜作製装置の概要を示す。
この第3図において、第3図(A)はA−A”の縦断面
図を示し、(B)は上側よりみたものである。
基板のロード/アンロード室(47)とその前方にバッ
ファ室(46)を有する。領域(41)は光CVOを行
うための反応室、領域(42)は異方性プラズマCVD
を行うための反応室、領域(43)は異方性エツチング
を行うための反応室、領域(44)は等方性プラズマC
VDを行うための空間、または(45)は等方性プラズ
マエツチングを行うための空間である。各反応室はゲー
ト弁(51) 、 (52) 、 (53) 、 (5
4) 、 (55) 、 (56)で仕切られており、
それぞれの反応室で同時に被形成面を有する基板(3−
1) 、 (3−2) 、 (3−3) 、 (3−4
) 、 (3−5)が処理される。この処理中にロード
/アンロード室(47)とバッファ室(46)との間で
、成膜した基板(3−6)を取り出し、まだ成膜してい
ない新たな凹凸表面を有する基板を(47)より(46
)に挿入配設する。それぞれの反応室で、実施例1に示
す如く、所定の異方性プラズマCvD、等方性プラズマ
エッチ処理が行われた後、すべての反応室を真空引きし
た。そして各反応室を等圧にした後、(51)・・・(
56)のゲート弁を同時に開とする。さらに全基板を隣
の反応室に矢印の如く移設した、即ち基板(3−1)は
(3−2)の位置に、基板(3−2)は(3−3)の位
置に、基板(3−3)は(3−4)の位置に、基板(3
−4)は(3−5)の位置に、基板(3−5)は(3−
6)の位置に移設され、(3−6)の基板は前記した如
く取り出される。
第3図(A)に示す如く、異方性プラズマCVDを行う
には、反応室(42) 、 (44)に示す如く、基板
側をカソード側とする。また等方性エツチングを行うに
は反応室(43) 、 (45)に示す如く、基板側を
アノード側とする。
かくして第1図に示す如く、平坦または実質的に平坦な
表面を有する絶縁膜を凹凸表面上に作製することができ
た。
第3図に示す如くマルチチャンバ構成とすると、第2図
に示した1つの反応室でのみ作られるに比べて約3倍の
スルーブツトを得ることができた。
さらに第3図において、反応室(41) 、 (42)
 、 (44)は主に成膜のみであるため、異方性プラ
ズマCVDと、等方性プラズマエツチングとを1つづつ
ずらすことにより、自動的に反応室内壁のクリーニング
を行い得る。
第3図において示す如く、基板はすべての反応室で等温
となっており、特にこの実施例では室温±50’C以内
とした。するとこれまではプラズマCVDといえども成
膜は300〜400°C、エツチングは室温であるため
、反応室毎に300°C以上の温度差を有し、その昇温
、降温に多くの待ち時間を必要とした。しかし本発明に
示す如く、室温で作られた異方性プラズマCVDで成膜
した膜は、予想以上に固い緻密であることを発見したた
め、これら異方性CVDと等方性エツチングをともに室
温とすることが可能となり、生産性の向上を初め、量産
化が可能なマルチチャンバ構造装置を作ることができた
もちろんこのチャンバの数は必要に応じて多くしてもよ
い。またその移設のため、すべてを同時に行うのではな
く、−変名反応室間にバッファ空間を設ける装置として
もよい。
以上の実施例において、絶縁膜として酸化珪素被膜を開
示したが、その他の絶縁膜、窒化珪素膜、PSG (リ
ンガラス) 、 BSG (ホウ素ガラス)、アルミナ
膜でも応用可能である。
さらに反応性気体として、モノシランのみでなく、その
他のポリシラン類(SinHznや2)、ジメチルシラ
ン、テトラメチルシラン等の有機珪素化合物(SiHn
(CH4) a−r+ )またはテトラエトキシシラン
(TE01)のような有機珪素酸素化物を必要に応じて
使用することも可能である。
〔ホ〕効果 以上示したように、本発明は従来用いられていた「等方
性」プラズマCVD、「異方性」プラズマエッチとはま
ったく逆に「異方性」プラズマCVD。
「等方性」プラズマエッチとすることにより、凹凸表面
を有する基板上に平坦または実質的に平坦な上表面を有
する絶縁膜を形成することができた。
そしてプラズマCVD法が室温またはそれに近い温度で
行い得るため、生産性を以前の3倍以上にすることがで
きた。
また凹部に発生しゃすいカスブも除去することができた
本発明のプラズマ気相反応装置により、超LSI等の急
峻な凹凸段差のない層間絶縁膜、埋置したフィールド絶
縁膜を同一の装置の同一反応室内でまたは異なる反応室
内で作製することができ、装置コスト製造コストを下げ
ることができた。
【図面の簡単な説明】
第1図は本発明の層間絶縁膜作製の工程を示す。 第2図および第3図は本発明のプラズマ気相反応装置の
概略図を示す。

Claims (1)

  1. 【特許請求の範囲】 1、異方性プラズマCVDを行うための反応装置と、該
    反応装置に連結して等方性プラズマエッチングを行う反
    応装置とを少なくとも1つ有せしめることを特徴とする
    プラズマ気相反応装置。 2、光CVD法を行うための反応装置と、該反応装置に
    連結して少なくとも1つの異方性プラズマCVDを行う
    ための反応装置と、該反応装置に連結して等方性プラズ
    マエッチングを行う反応装置とを有せしめることを特徴
    とするプラズマ気相反応装置。 3、異方性プラズマCVDを行うための反応装置と、等
    方性プラズマエッチングを行う反応装置とを同一プラズ
    マ反応装置により実施することを特徴とするプラズマ気
    相反応装置。
JP63127578A 1988-05-24 1988-05-24 プラズマ気相反応装置 Expired - Fee Related JP3134875B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63127578A JP3134875B2 (ja) 1988-05-24 1988-05-24 プラズマ気相反応装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63127578A JP3134875B2 (ja) 1988-05-24 1988-05-24 プラズマ気相反応装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000276582A Division JP3254207B2 (ja) 2000-09-12 2000-09-12 絶縁膜の作製方法

Publications (2)

Publication Number Publication Date
JPH01296626A true JPH01296626A (ja) 1989-11-30
JP3134875B2 JP3134875B2 (ja) 2001-02-13

Family

ID=14963525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63127578A Expired - Fee Related JP3134875B2 (ja) 1988-05-24 1988-05-24 プラズマ気相反応装置

Country Status (1)

Country Link
JP (1) JP3134875B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496331A (ja) * 1990-08-14 1992-03-27 Miyazaki Oki Electric Co Ltd 半導体素子の製造方法
JPH04144135A (ja) * 1990-10-05 1992-05-18 Canon Inc 半導体装置の製造法および装置
JPH07235530A (ja) * 1994-02-24 1995-09-05 G T C:Kk 絶縁膜の形成方法
JP2007059666A (ja) * 2005-08-25 2007-03-08 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59106122A (ja) * 1982-12-10 1984-06-19 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS60249328A (ja) * 1984-05-25 1985-12-10 Kokusai Electric Co Ltd 半導体ウエ−ハ用ドライエツチング・化学気相生成装置
JPS61230328A (ja) * 1985-04-05 1986-10-14 Nec Corp 気相成長装置
JPS6276632A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 表面処理装置
JPS62177924A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd プラズマ処理装置
JPS62221116A (ja) * 1986-03-24 1987-09-29 Hitachi Micro Comput Eng Ltd プラズマ処理装置
JPS6366919A (ja) * 1986-09-08 1988-03-25 Semiconductor Energy Lab Co Ltd 被膜作製方法
JPS63299140A (ja) * 1987-05-28 1988-12-06 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59106122A (ja) * 1982-12-10 1984-06-19 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS60249328A (ja) * 1984-05-25 1985-12-10 Kokusai Electric Co Ltd 半導体ウエ−ハ用ドライエツチング・化学気相生成装置
JPS61230328A (ja) * 1985-04-05 1986-10-14 Nec Corp 気相成長装置
JPS6276632A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 表面処理装置
JPS62177924A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd プラズマ処理装置
JPS62221116A (ja) * 1986-03-24 1987-09-29 Hitachi Micro Comput Eng Ltd プラズマ処理装置
JPS6366919A (ja) * 1986-09-08 1988-03-25 Semiconductor Energy Lab Co Ltd 被膜作製方法
JPS63299140A (ja) * 1987-05-28 1988-12-06 Fujitsu Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496331A (ja) * 1990-08-14 1992-03-27 Miyazaki Oki Electric Co Ltd 半導体素子の製造方法
JPH04144135A (ja) * 1990-10-05 1992-05-18 Canon Inc 半導体装置の製造法および装置
JPH07235530A (ja) * 1994-02-24 1995-09-05 G T C:Kk 絶縁膜の形成方法
JP2007059666A (ja) * 2005-08-25 2007-03-08 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体

Also Published As

Publication number Publication date
JP3134875B2 (ja) 2001-02-13

Similar Documents

Publication Publication Date Title
KR100403630B1 (ko) 고밀도 플라즈마를 이용한 반도체 장치의 층간 절연막 형성방법
EP0936282B1 (en) Low-k fluorinated amorphous carbon dielectric and method of making the same
JPH11154673A (ja) 半導体装置の製造方法
JPH11162958A (ja) プラズマ処理装置及びその方法
JP2000114252A (ja) 半導体装置及びその製造方法
JP4633348B2 (ja) 積層構造体の形成方法及び絶縁膜の集積方法
JP3492634B2 (ja) 半導体ウェーハ上のギャップの充填方法
US6647994B1 (en) Method of resist stripping over low-k dielectric material
US5281557A (en) Soluble oxides for integrated circuit fabrication formed by the incomplete dissociation of the precursor gas
JPH01296626A (ja) プラズマ気相反応装置
JP3254207B2 (ja) 絶縁膜の作製方法
US20040161946A1 (en) Method for fluorocarbon film depositing
McDonald et al. Techniques for fabrication of wafer scale interconnections in multichip packages
WO2005038906A1 (en) An etch back process using nitrous oxide
JP2683692B2 (ja) プラズマ気相反応方法
JP2684381B2 (ja) プラズマ気相反応方法
EP0633605A2 (en) Thin film for semiconductor device and manufacturing method of thin film for semiconductor device
JP3301085B2 (ja) 半導体装置の製造方法
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
JPS62274082A (ja) ドライエツチング方法
KR100403638B1 (ko) 반도체 장치의 제조방법
KR20010095310A (ko) 고밀도 플라즈마-플루오르화 실리콘 글라스 처리 스택 및그 제조 방법
KR100498715B1 (ko) 반도체소자의절연막형성방법
JP3038473B2 (ja) 絶縁膜形成方法
TW424115B (en) Method of producing silicon oxide layer

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees