JPH01293514A - バイパス回路素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイパス回路素子に関し、特に詳細には、電子
回路等の電源等に接続されるバイパス用の回路素子に関
する。

〔従来技術〕

電子回路等を安定な状態で動作させるためには、そこに
供給される電流又は電圧が変動せず、特に、その電流又
は電圧に高周波成分が含まれていないことが要求される
。

そこで、この様な高周波成分の変動を除去するため、電
源等の出力端にコンデンサーを接続し、そのコンデンサ
ーの一端を接地することにより、電源等の出力に含まれ
る高周波成分を取り除いていた。

この様な従来の構成を第６図に示す。第６図において、
電子回路１の電源端子２に電源３の出力端子４に接続さ
れている。この電源３の出力端子４には更にコンデンサ
ー５が接続され、このコンデンサー５の一端５ａは接地
されている。このように接続されたコンデンサー５はバ
イパスコンデンサーとしての役割を果たし、電源より供
給される電流又は電圧に含まれる高周波成分を取り除く
ことができる。

〔発明の解決しようとする課題〕

先に説明した方法では、電子回路とバイパスコンデンサ
ーとの間でループが形成され、電子回路内を流れる信号
の周波数によっては、発振を起こす場合がある。すなわ
ち、バイパスコンデンサーを挿入したことにより、電子
回路の機能にかえって悪影響を与えることがある。

本発明は上記問題点を解決し、この様な悪影響を防止す
ることができ、かつその使用、実装が容易なバイパス回
路素子を提供することを目的とする。

〔課題を解決するための手段〕

本発明のバイパス回路素子では、コンデンサーと抵抗と
を含み、前記コンデンサーと前記抵抗とが一体的に構成
されていることを特徴とする。

〔作用〕

本発明のバイパス回路素子では、コンデンサーと抵抗と
を組み合わせ、一体的に構成することにより、取扱が容
易であり、バイパスコンデンサーに抵抗を挿入したこと
によりバイパスコンデンサーを通る高周波成分に対して
適当な減衰を与える。

〔実施例〕

以下図面を参照しつつ本発明に従う実施例について説明
する。

同一符号を付した要素は同一機能を有するため重複する
説明は省略する。

第１図は本発明に従うバイパス回路素子の回路構成及び
電子回路等に接続したときの回路構成を示す。

第１図において、バイパス回路素子６の一端６ａが接地
されており、他端６ｂが、電子回路１の電源端子２及び
電源３の出力端子４に接続されている。そして、バイパ
ス回路素子６の内部には、抵抗７及びコンデンサー８が
直列に接続されている。そして、抵抗７及びコンデンサ
ー８は、一体的に１つの部品となるように構成されてい
る。電子回路１の詳細は本発明と特に関係ないので、省
略しである。

第２図にバイパス回路素子の具体的構成の１例を示す。

この第２図では、抵抗７とコンデンサー８が直列に接続
されており、これらの抵抗７とコンデンサー８とが一体
的にモールドされている。そして、接続端子６８％　６
ｂがこの一体化されたモールドの両端から外部に伸びて
いる。このように一体化することにより、抵抗とコンデ
ンサーとを互いに接続する処理が必要なくなり、容易に
電源等にバイパス回路素子を接続することができる。

第３図にバイパス回路素子の別の一例叡示す。

この第３図に示す例では、抵抗体７及びコンデンサー８
をダイキャップ型に形成し、これらを互いに積層してい
る。そして、積層体の上下面に電極９ａ及び９ｂを設け
、全体としてダイキャップ型に構成している。このよう
に構成することにより、コンパクトで実装しやすいバイ
パス回路素子を実現できる。

この第３図に示すバイパス回路素子を製造する方法の一
例を以下に説明する。

まず絶縁基板、例えば、シリコン基板等の表面にスパッ
タリング等により導電層を形成する。この絶縁基板の種
類及び厚さ、導電層の種類及び厚さは、求められる電気
容量及び抵抗値により選択される。次に、この基板の上
下表面に電極となる金属を蒸着する。この蒸着された電
極上にフォトレジストを塗布し、フォトリソグラフィ法
により、矩形状の電極パターンを形成し、このパターン
にそって分割する。このように形成することにより第３
図に示すようなバイパス回路素子を一度にかつ多量に製
造することができる。

第４図（ａ）に上記バイパス回路素子を半導体チップの
パッケージに実装した例を示す。

第４図（ａ）に示す実装例では、その実装するパッケー
ジ１０の半導体チップのダイボンデング部は導体で形成
され、パッケージ１０のインナーリード形成面１２には
、多数のインナーリード１３．１４．１７ａが形成され
ている。ここで、インナーリード１３は電源１９に接続
され、インナーリード１７ａは接地される。更にダイキ
ャップ型のバイパス回路素子１６は、半導体チップ１８
のパッケージ１０内でのダイボンデング面にダイボンデ
ングされている。そして、そのダイボンディング面が抵
抗体側の端子である下側電極９ｂに接続されている。一
方ダイボンディングされた半導体チップ１８の上面には
電源用パッド１６Ｖ１接地用パツド１６Ｇ、信号出力用
パッド１６Ｓが形成されている。ここで、接地用パッド
１６Ｇは、ダイボンディング面にワイヤーボンディング
され、このダイボンディング面は接地されているインナ
ーリード１７ａにワイヤーボンディングされている。こ
のように接続することにより、バイパス回路素子の下側
電極９ｂは接地されることになる。更に、電源１９に接
続されたインナーリード〕３はバイパス回路素子１６の
上側電極９ａにワイヤーボンディングで接続され、更に
この上側電極９ａは半導体チップ１８上の電源用パッド
１６ｖにワイヤーボンディングで接続されている。この
ように構成することにより、第１図に示す回路を構成す
ることができる。

次に、第４図（ｂ）に上記バイパス回路素子を半導体チ
ップのパッケージに実装した別の例を示す。

第４図（ｂ）に示す実装例では、その実装するパッケー
ジ１０の構造は、複数のセラミック板を積層することに
より形成され、パッケージ１０のインナーリード形成面
１２には多数のインナーリード１３．１４が形成されて
いる。ここで、複数のインナーリードのうちのパッケー
ジ１０の隅部に近接したインナーリード１３は、ｒＴＪ
字状にパターン形成されてパッケージ１０の隅部から伸
びている。このインナーリード１３は外部の電源１９に
接続するように構成される。そして、半導体チップ１８
がこのパッケージ１０内にダイボンディングされている
。

一部ダイボンディングされた半導体チップ１８の上面に
は先に説明した実装例と同様に電源用パッド１６ｖ１接
地用パツド１６Ｇ１信号出力用パッド１６Ｓが形成され
ている。

更にパッケージ１の上面周囲部にはＡ　ｕ　Ｓ　ｎ　ｓ
Ａｕ　Ｇｅ　、Ａｇ　Ｓｎ等の導電性合金よりなるシー
ル材１７が設けられ、このシール材１７はパッケージ１
０とそれを封止するキャップとの接着にもちいられる。

そして、このシール材１７はパッケージ１０の隅部に対
応する部分で他の部分よりも内方に伸び、この延長部が
パッケージ１０の角隅部に一致するように形成されてい
る。更にこのシール材１７の上面にはＡｕ等よりなるメ
タライズ層１５が設けられ、このメタライズ層１５の一
部はアウターリード（図示せず）に接続され、このアウ
タリードが接地されるように構成゛されている。

このように構成されたパッケージ１０の角隅部に第３図
に示すバイパス回路素子１６が載置固定されている。そ
して、このバイパス回路素子の下側電極９ｂがインナー
リード１３に接触し、電気的接続が保たれる。更に、バ
イパス回路素子１６の上側電極９ａは、パッケージ１０
をキャップで封止する際、シール材１７の延長部が溶融
され垂れ下がりシール材１７の上側電極９ａに接触する
。

これにより、バイパス回路素子１６の上側電極９ａは、
シール材１７及びメタライズド層１５を介して接地され
る。

先に説明したようにバイパス回路素子１６をパッケージ
１０内に固定した後、インナーリード１３を半導体チッ
プの電源用パッド１６Ｖに、インナーリード１４を半導
体チップの信号用パッド１６Ｓに、更に、接地用パッド
１６Ｇをバイパス回路素子の上側電極９ａにそれぞれボ
ンディング接続する。

ボンディング接続完了後、パッケージ１０にキャップを
かぶせ、封止する。この封止の際、先に説明したように
−、バイパス回路素子１６の上側電極９ａは接地される
。

このようにバイパス回路素子をパッケージ１０に実装す
ると、第１図に示すような回路を構成することができる
。

このようなバイパス回路素子をインバータ回路の電源に
接続し、そのインバータ回路の入力電圧と出力電圧とを
測定したところ、第５図（ｂ）に示すような安定なイン
バータ特性を得ることができた。これに対し、従来のバ
イパスコンデンサーのみをインバータ回路に接続し、そ
の入出力電圧を測定したところ第５図（ａ）に示す様に
、遷移領域で、不安定となる結果が得られた。この実験
結果より、本発明のバイパス回路素子を用いたときのほ
うが、好ましいことが確かめられた。

本発明は上記実施例に限定されるものでなく、種々の変
形例が考えられ得る。

具体的には、先に説明したグイキャップ型バイパス回路
素子の製造方法では、絶縁基板上に導電層を形成し、更
に電極を形成しているが、絶縁基板の代わりに、電極板
上に絶縁層をスパッタリング法等で形成し、更にその上
に導電層をスパッタリング法等で形成してもよい。

更に上記実装構造ではバイパス回路素子の上側電極の接
地をシール材の溶融垂れ下がりを利用して行っているが
、接地されるインナーリードを設け、このインナーリー
ドにボンディング接続するようにしてもよい。

上記実施例では、バイパス回路素子のコンデンサー側の
端子が常に接地されるように配置している。これは、こ
のようにすることが電気特性上好ましいからである。し
かし、逆に抵抗体側の端子が接地するように構成しても
、本発明の効果を十分得ることができる。

〔発明の効果〕

本発明のバイパス回路素子では、この回路素子を従来の
バイパスコンデンサーの代わりに用いることにより、電
子回路の動作を安定化することができる。

更に、このバイパス回路素子をダイキャップ構造に形成
することにより、取扱が容易となる。特に、この様なバ
イパス回路素子を半導体チップのパッケージに装着する
際、電気接続等が簡単に行なえる。

【図面の簡単な説明】

第１図は、本発明のバイパス回路素子の回路構成説明図
、第２図は、本発明のバイパス回路素子の一例を示す図
、第３図は、本発明のバイパス回路素子の別の一例を示
す図、第４図は、第３因に示すバイパス回路素子を半導
体チップパッケージ内へ実装する実装構造を示す図、第
５図は、本発明のバイパス回路素子と従来のバイパス回
路素子の効果の比較を説明する図、第６図は、従来のバ
イパスコンデンサーの電気接続例を示す図である。 １・・・電子回路、２・・・電源端子、３・・・電源、
４・・・電源の出力端子、５．８・・・コンデンサー、
６・・・バイパス回路素子、７・・・抵抗、６　ａ　％
　６　ｂ・・・接続端子、９ａ・・・上側電極、９ｂ・
・・下側電極、１０・・・パッケージ、１２・・・イン
ナーリード形成面、１３．１４・・・インナーリード、
１５・・・メタライズ層、１６・・・バイパス回路素子
、１７・・・シール材、１８・・・半導体チップ。 特許出願人　　住友電気工業株式会社 代理人弁理士　　　長谷用　　芳　　樹間　　　　　　
　　　寺　　　嶋　　　史　　　朗−′ 本発明の回路構成 第】図 ６ａ　　　　　　　　　　　　６ｂ 第２図 ａ 本発明の第２実施例 第３図 （ａ） 実装構造 第４図 （ｂ） 実装構造 第４図 第６図 効果ｊ 第５ 比較 図

Claims (3)

【特許請求の範囲】
1. １．コンデンサーと抵抗とを含み、前記コンデンサーと
   前記抵抗とが一体的に構成されているバイパス回路素子
   。
2. ２．前記コンデンサーがセラミックコンデンサーであり
   、前記抵抗と共に一体的にモールドされている請求項１
   記載のバイパス回路素子。
3. ３．前記コンデンサーと前記抵抗とがダイキャップ型の
   積層構造になっており、その積層構造体の上下表面に電
   極が設けられている請求項１記載のバイパス回路素子。