JPH01293074A - ファクシミリにおける画信号制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はファクシミリにおける画信号制御方式に係り、
特に画信号の誤り訂正処理に関するものである。

〔従来の技術〕

従来より、ファクシミリの通信は一般電話回線を介して
情報の送信及び受信が行われており、その利用場所は電
話機の設置位置に限られ、固定的に使用されるのが一般
的であった。

近年、通信システムの発達に伴い自動車電話、あるいは
無線呼出などのいわゆる移動通信サービスを利用するよ
うになり、一般電話回線を介して送信側である基地局を
経て受信側である移動局（例えば自動車等の移動体）へ
送信されるもの、あるいはその逆に移動局から送信する
場合、または、移動局と移動局間での送受信等がある。

〔発明が解決しようとする課題〕

上述した移動通信サービスを利用するファクシミリの通
信方法では、移動局と基地局との間の移動伝撮路は移動
局周辺の地形や建物により、反射・回折・散乱等を受け
るため多重波伝搬路で構成され、移動局（移動体）が走
行すると受信レベルが時々複雑に変化するいわゆるフェ
ージング現象、等の電波障害により送信エラーの発生す
る確率が高くなる。

受信画を第１３図に示す如く例えば「村田」の文字を受
信した際、画信号ライン「０１」〜ｒｌ」の内で特に連
続した複数のライン「０７」・「０８」・「０９」・「
ｌＯ」に及んで送信エラーの発生する恐れがある。この
ような受信画は大変読みづらく、また文字によっては解
読不可能になる。

従って、本発明の目的は画情報の送信エラーに対し、簡
易・確実な方法で対処することが可能なファクシミリに
おける画信号制御方式を提供することである。

〔課題を解決するための手段〕

本発明は上記した目的を達成するために、アドレス発生
器から出力される特定のパターン順のアドレス信号をア
ドレス切換器で切換えて複数のメモリへ同時に入力し、
上記アドレス信号のメモリ一番地に応じて１ブロック単
位の画信号を片方のメモリへ入力すると共に入力済の画
信号を他方のメモリから出力することにより、上記１ブ
ロック単位の画信号を特定のパターン順にインターリー
ブするようにしたものである。

〔実施例〕

以下１１本発明のファクシミリにおける画信号制御方式
の好適一実施例を添付図面に基づいて説明する。

先ず、第２図は本発明に係るファクシミリ装置のブロッ
ク図を示したものである。

（１）は主制御部即ちＣＰＵ、（２）は本ファクシミリ
の動作プログラムを記憶したＲＯＭ、（３）は該プログ
ラムの進行に伴って生ずる各種のデータを８己憶するＲ
ＡＭ。

〈７）は後述するインターリーブ装置、（４）はＲＡＭ
からなる画信号メモリである。（５）は送信指令等の各
種入力操作を行うための操作パネル、（６）はモデム、
（９）は回線、（１０）は原稿の画データを走査して読
取り白または黒を示す２値の電気信号に変換して出力す
る読取装置、（１１）は受信した画データを記録紙上に
プリントアウトするための記録装置である。（１２）　
（１３）　（１４）　（１５）はそれぞれインターフェ
ースである。

次に、画信号を特定のパターン順にインターリーブ（組
み替え）する画信号制御方式について説明する。

第１図は、本発明を実施するためのインターフェーブ装
置（７）の一実施例を示すブロック図、第６図はアドレ
ス発生器（１６）から出力されるアドレス信号の優先順
を示すマ）　ＩＪクス状の概略図である。

インターリーブ装置！　（７）は、少なくとも１ブロッ
ク分（例えば１６ライン）の記憶容量を有する第１メモ
Ｕ（２１）及び第２メモリ（２２）から成る画信号メモ
リ　（４）と、該メモ！Ｉ　（２１）（２２）　　に画
信号を記憶する際のアドレス（番地）を発生させるアド
レス発生器（１６）と、該アドレス発生器（１６）の出
力を切り換えるアドレス切換器（１７）と、上記メモリ
（２１）（２２）　への画信号の人出力を切り換えるゲ
ー）　（１ｇ）（１９）　より構成されている。

なお、これらはＣＰＵ　（１）により制御されている。

上記アドレス発生器（１６）は、第６図において横方向
優先の順番（０・１・２・３・・・Ｃ−Ｄ・Ｅ−Ｆ）で
アドレスを発生させたアドレス信号（Ａ）と、縦方向優
先の順番（０・４・８・Ｃ・・・・・・３・７・Ｂ−Ｆ
）でアドレスを発生させたアドレス信号（Ｂ）とを生成
し、アドレス切換器（１７）により上記アドレス信号（
Ａ）及び（Ｂ）を画信号１ブロツク毎に切り換えて、メ
モＩＪ　　（２１）（２２）　へ出力するようになって
いる。上記アドレス信号（Ａ）および（Ｂ）は例えば４
ビツトの信号であり、即ち１６通り（１ブロック分）の
アドレス番号となる。

なお、画信号メモリ　（４）内の第１メモリ（２１）お
よび第２メモ＋７（２２）に記憶（蓄債）される画信号
は、本実施例のように１６ラインを１ブロック単位と限
定したものではなく、９ライン、１６ライン、２５ライ
ン、３６ライン・・・・ｎ２ラインを１ブロック単位と
しても良い。従って、上記アドレス発生器（１６）から
出力されるアドレス信号（Ａ）及び（Ｂ）は、上記メモ
’Ｊ　　（２１＞あるいは（２２）に記憶されるｌブロ
ック単位のライン数と、少なくとも同数のアドレス番号
を有するものである。

次に、上述したインターリーブ装置（７）による本発明
の画信号制御方式の動作について、第３図に示すフロー
チャートに基づいて説明する。なお、ここでは送信側に
おけるインターリーブに関して詳細に説明する。

まず、読取装置（１０）で読み取られたく第８図参照）
白または黒を示す画信号はくステップ■）、インターフ
ェース（１４）を介して入力用データバス（２３）を通
り、ａの状態（ステップ■）にある第１ゲー）　（１８
）を経て１ライン毎に第１メモリ　（２１）へ送られる
（第９図示）。〈なお、第２ゲート（１９）はｄの状態
にある。）このとき、アドレス切換器（１７）がアドレ
ス発生器（１６）からアドレス信号（Ａ）を順次取り込
み（ステップ■）第１メモＩＪ（２１）へ出力すると（
ステップ■）、上記画信号は該当するメモリ一番地に応
じて１ブロック分になるまで入力される（ステップ■）
（ろテップ■）。第４図は第１メモリ（２１）の内容を
示す概略図であり、即ち、画信号は上記メモリ一番地に
対し、第６図において横方向優先の順番に記憶されてい
ることになる。

そして、上記第１メモＩＪ（２１）への入力が終了する
と、第１ゲー）　（１８）はｂの状態に、第２ゲー）　
（１９）はＣの状態に夫々切り換えられ（ステップ■）
、読取装置（１０）からの画信号（第９図示）は第２メ
モ！Ｊ　　（２２）に送られる。このとき、アドレス切
換器（１７）がアドレス発生器（１６）からアドレス信
号（Ｂ）を順次取り込み（ステップ■）第２メモリ（２
２）へ出力すると（ステップ■）、上記画信号は該当す
るメモリ一番地に応じて１ブロック分になるまで入力さ
れる（ステップ■）（ステップ■）。第５図は第２メモ
リ（２２）の内容を示す概略図であり、即ち、画信号は
上記メモリ一番地に対し、第６図において縦方向優先の
順番に記憶されていることになる。

これと同時に、入力済の第１メモ！Ｊ　（２１）に上記
アドレス信号（Ｂ）が順次入力され、第１０図示の如く
画信号は特定パターン順にインターリーブされ、ｂ状態
の第１ゲート（１８）を介して出力用データバス（２４
）へ出力される（ステップ■）。

続いて、上記ゲー）　（１８）（１９）　　およびアド
レス切換器（１７）からのアドレス信号（Ａ）（Ｂ）が
夫々切り換えられ（ステップ■）（ステップ■）、上述
した如く第１メモ！Ｊ　（２１）への画信号の入力が行
われると同時に（ステップ■）、入力済の第２メモＩＪ
　　（２２）にアドレス信号（Ａ）が順次入力され、第
１０図示の如く画信号は特定パターン順にインターリー
ブされ、ｄ状態の第２ゲート（１９）を介して出力用デ
ータバス（２４）へ出力される（ステップ■）。そして
画信号が終了すると（ステップ■）、第１あるいは第２
メモリに入力済みの画信号を出力して（ステップ■）終
了する。

以上の交互動作（ステップ■）〜（ステップｏ）、即ち
、アドレス信号（Ａ＞に応じて第１メモＩＪ（２１）へ
画信号を入力すると同時に第２メモＩＪ（２２）から画
信号の出力、続いて、アドレス信号（Ｂ）に応じて第２
メモリ（２２）へ画信号を入力すると同時に第１メモＩ
Ｊ（２１）から画信号の出力を繰り返すことで画信号の
インターリーブが行われる。

従って、本実施例のインターリーブ装置（７）によれば
、アドレス発生器（１６）及びアドレス切換器（１７）
が夫々１個で実現でき、使用部品数を減らすことで回路
構成が小型化にできると共に、第１メモリ　（２１）と
第２メモＩＪ（２２）のアドレスが変わる時に起こる時
間約なズレによるスパイク（切換ノイズ）を防止するこ
とができる。また、上記メモリ（２１）　（２２）　　
に対し画信号の人出力が同時に行われ大変能率が良く、
制御が容易である。

ところで、例えばＡ４サイズの原稿を送信する場合、副
走査方向は１１４４　ライン数（ノーマル時）あり１ブ
ロック単位（例えば１６ライン）で分割していくと、７
１ブロツクと端数８ラインが残ることになり、その不足
分（８ライン）の画信号については前回にメモリに記憶
されていた画信号が読み出される恐れがある。従って本
実施例では、メモＩＪ（２１）・（２２）に記憶される
画信号が１６ラインに満たない場合は、その不足分は全
て白信号としてメモリへ記憶するものである。

なお、第７図は本発明の実施例において用いられる画信
号の概略的なフォーマットを示す。該画信号は１ライン
分の画情報信号（Ｌ）と位相信号（Ｔシ）が交互にくり
返される直列形式の信号であり、位相信号（Ｔシ）には
ライン終了信号（ＥＯＬ）　　とライン番号を示す信号
（Ｎ）等が挿入されている。ここでライン番号を示す信
号（Ｎ）の挿入位置は本実施例における一例である。

次に、本発明を適用したファクシミリの伝送方法の一例
を概略的に説明する。

本実施例では上述したように、送信側において画信号メ
モリ　（４）に記憶する画信号の数は例えば１６ライン
を１ブロック単位とし、読取装置（１０）で読み取った
順に第９図示（例えば情報は第８図のように「村田」の
文字とする）の画信号「０１」〜「１６」　は、ＣＰＵ
（１）からの命令で上述したインターリーブ装置（７）
により第１０図示の特定パターン順にインターリーブ（
組み替え）され、送信される。

受信側において受信された画信号「０１」〜ｒ１６」（
第１０図）は、上記と同様に１６ラインを１ブロック単
位として画信号メモリ（４）に記憶された後、ＣＰＵ　
（１）からの命令でインターリーブ装置（７）によりデ
インターリーブ（再組み替え）され、第１１図示のよう
に送信側の読取装置（１０）で読み取った元の順序の画
信号「０１」〜「１６」　になる。

ところで前述したように、移動通信ではフェージング等
の電波障害により送信エラーの発生する確率が高く、特
に連続した複数ラインに及んで発生することがある。送
信エラーの１例として、受信側において第１メモリ（２
１Ｎあるいは第２メモＩＪ　　（２２）　）にＩＩされ
た１ブロック分の画信号に、第１０図示の如く例えば４
ラインの画信号「１０」・「１４」・「０３」・「０７
」に及んで送信エラーが発生したとしても、デインター
リーブすれば第１１図示（例えば情報は第１２図示）の
如くエラーのある複数のラインは分担されることになる
。従って、送信エラーの影響を最小限に留めることがで
きると共に、公知のエラー処理方法を用いて、例えばエ
ラーのあるラインを１ライン前のラインと同一とみなし
て記録することでもって、受信画を修正することが可能
となる。更に、−船釣なビットインターリーブ及び誤り
訂正等を併用することにより、効果は最大限に発揮され
る。

なお、本実施例では受信側で第１メモリ（２１）あるい
は第２メモＩＪ　　（２２）にＩＩされた１ブロック分
（１６ライン）の画信号をデインターリーブした後、連
続して複数ラインにエラーの発生がＣＰｔＪ　（１）で
検出されるときは、上記１ブロック分の画信号の再送信
号をＣＰＵ　（１）から発し、送信側のＣＰＵ（１）が
該再送信号を検出すると、第１メモ’Ｊ　　（２１）あ
るいは第２メモＩＪ　　（２２）の１ブロック分の画信
号を再送するものである。このように再送に関してもメ
モリが２個（２１）　（２２）設けであるため、１ブロ
ック単位で再度送信を行うことが可能であり、エラー処
理が迅速となる。

また、送信側で画信号メモリ　（４）の１ブロック分の
画信号をインターリーブする特定パターン順は、本実施
例に限ったものではなく、受信側で例えば連続した複数
のエラー画信号がデインターリーブしたとき分担される
ものが好適である。

以上の本実施例では移動通信を前提としているが、従来
の一般電話回線のみによるファクシミリの送受信にも適
用できることは勿論である。

〔発明の効果〕

以上詳細に説明したように本発明によれば、画信号のイ
ンターリーブが簡単な回路構成で実現でき制御が容易で
あると共に、送信エラーに対し簡易・確実な方法で対処
することができる。

【図面の簡単な説明】

第１図は本発明を実施するインターリーブ装置のブロッ
ク図、第２図は本発明に係るファクシミリ装置のブロッ
ク図、第３図は本発明の詳細な説明するためのフローチ
ャート、第４図は第１メモリの内容を示す概略図、第５
図は第２メモリの内容を示す概略図、第６図はアドレス
発生器から出力されるアドレス信号の優先順を示すマ）
　ＩＪクス状の概略図、第７図は本発明において用いら
れる画情報信号の概略的なフォーマット、第８図は１ブ
ロツクの画情報の１例を示す図、第９図は読取装置で読
み取った画信号の順序を表す図、第１０図は第９図の画
信号をインターリーブしたときの画信号の順序を表す図
、第１１図は第１０図の画信号をデインターリーブした
ときの画信号の順序を表す図、第１２図は送信エラーの
受信画をデインターリーブすることにより得られた画情
報の１例を示す図、第１３図は従来の送受信によるエラ
ーの発生を示す画情報の１例を示す図である。 （４）　画信号メモリ （７）　　インターリーブ装置 （１６）　　アドレス発生器 （１７）　　アドレス切換器 （Ａ）（Ｂ）　　アドレス信号 第２図 第４図　　　　　　　　　第５図 第６０　　　　　　　　第７図 ＰＮＰ）ぐｔｎ　（Ｏト■■Ｏ−へ曽くいΦ　　　　　
Ｎ１ン（）（）（）ＯＯＯＯＯＯ”−−−−−”■　　
　　　　Ｏ 恢　　訣 訣

Claims (1)

【特許請求の範囲】
1. アドレス発生器から出力される特定のパターン順のアド
   レス信号をアドレス切換器で切換えて複数のメモリへ同
   時に入力し、上記アドレス信号のメモリ一番地に応じて
   １ブロック単位の画信号を片方のメモリへ入力すると共
   に入力済の画信号を他方のメモリから出力することによ
   り、上記１ブロック単位の画信号を特定のパターン順に
   インターリーブするようにしたことを特徴とするファク
   シミリにおける画信号制御方式。