JPH01288985A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JPH01288985A JPH01288985A JP63118077A JP11807788A JPH01288985A JP H01288985 A JPH01288985 A JP H01288985A JP 63118077 A JP63118077 A JP 63118077A JP 11807788 A JP11807788 A JP 11807788A JP H01288985 A JPH01288985 A JP H01288985A
- Authority
- JP
- Japan
- Prior art keywords
- batteries
- memory
- battery
- memory card
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 3
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 2
- 210000000078 claw Anatomy 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリカードに係り、特に、メモリ用のIC及
び該ICをバックアップする複数個の電池を一枚のカー
ド内に搭載したメモリカードに関する。
び該ICをバックアップする複数個の電池を一枚のカー
ド内に搭載したメモリカードに関する。
近年、銀行のオンライン等に供される磁気カードの不正
使用等の事故防止ならびに通帳代用として、あるいは種
々の分野の情報交換をポケットサイズのカードで行なえ
るようにするためのメモリカードが注目されている。メ
モリカードの外観形状は、その利用形態に応じて多様の
ものが商品化されているが、半導体製造技術の進展に伴
って、近年ますます小型化、薄型化される傾向にあり、
IDカードなどと同サイズのものも出現している。
使用等の事故防止ならびに通帳代用として、あるいは種
々の分野の情報交換をポケットサイズのカードで行なえ
るようにするためのメモリカードが注目されている。メ
モリカードの外観形状は、その利用形態に応じて多様の
ものが商品化されているが、半導体製造技術の進展に伴
って、近年ますます小型化、薄型化される傾向にあり、
IDカードなどと同サイズのものも出現している。
この種メモリカードにおける情報の記憶媒体としては、
揮発性の半導体メモリが用いられており、この半導体メ
モリ及び制御用、インターフェイス用等のICに対する
電源は、使用時にシステムの装置に挿入した際に、コネ
クタを介してシステム側より供給される。したがって、
装置から抜き取られたメモリカードには電源が供給され
ず、半導体メモリの記憶内容が消失することになる。こ
れを防止するために、カード内に半導体メモリにのみ電
源を常時可能なバックアップ用の小型で薄型なリチウム
等のボタン電池が組み込まれている。
揮発性の半導体メモリが用いられており、この半導体メ
モリ及び制御用、インターフェイス用等のICに対する
電源は、使用時にシステムの装置に挿入した際に、コネ
クタを介してシステム側より供給される。したがって、
装置から抜き取られたメモリカードには電源が供給され
ず、半導体メモリの記憶内容が消失することになる。こ
れを防止するために、カード内に半導体メモリにのみ電
源を常時可能なバックアップ用の小型で薄型なリチウム
等のボタン電池が組み込まれている。
第3図は従来のメモリカードのメモリICとその周辺回
路の電気系の構成を示すブロック図である。
路の電気系の構成を示すブロック図である。
メモリICIは、超小型化が図られた半導体SRAMで
あり、必要な記憶容量に応じて1チツプまたは数チップ
が用いられる。メモリICIにはシステムの装置に装着
した際に、データ交換及び電源供給を受けるためのコネ
クタ2が接続されており、両者間には、データバス3、
アドレスバス4ライトイネーブル(WE)信号線5、リ
ードイネーブル(π1)信号線6、チップセレクト(3
)信号線7の各々が接続されている。メモリカードは、
メモリIC1のほかに入出力用、制御用等の半導体素子
や抵抗、コンデンサを有しているが第3図では図示を省
略している。
あり、必要な記憶容量に応じて1チツプまたは数チップ
が用いられる。メモリICIにはシステムの装置に装着
した際に、データ交換及び電源供給を受けるためのコネ
クタ2が接続されており、両者間には、データバス3、
アドレスバス4ライトイネーブル(WE)信号線5、リ
ードイネーブル(π1)信号線6、チップセレクト(3
)信号線7の各々が接続されている。メモリカードは、
メモリIC1のほかに入出力用、制御用等の半導体素子
や抵抗、コンデンサを有しているが第3図では図示を省
略している。
バックアップ用電池8a、8bは並列接続され、抵抗9
及びダイオード10を介してメモリICIの電源端子1
2に接続される。バックアップ用電池3a、8bには、
高寿命で薄型なリチウムボタン電池が通している。
及びダイオード10を介してメモリICIの電源端子1
2に接続される。バックアップ用電池3a、8bには、
高寿命で薄型なリチウムボタン電池が通している。
さらに、コネクタ2の電源入力端子と電源端子12との
間には順方向にダイオード11が挿入接続されている。
間には順方向にダイオード11が挿入接続されている。
次に、以上の構成によるメモリカードの動作について説
明する。
明する。
メモリカードがオンライン端末機等に挿入され、コネク
タ2が相手方のオスコネクタに結合されると、ダイオー
ド11を介してメモリICIの電源端子12に電源が供
給される。これにより、それまで供給していた電池8a
、8bは電源供給を停止する。このとき、ダイオード1
0が設けられているために、ダイオード11側から電池
8a、8bへ電流が流れ込むことは無い。一方、システ
ム側の電源電圧y ccが電池8a、8bの電圧より低
い場合が生じても、ダイオード11があるために電源8
a、8b側から電流が流れ込むことは無い。
タ2が相手方のオスコネクタに結合されると、ダイオー
ド11を介してメモリICIの電源端子12に電源が供
給される。これにより、それまで供給していた電池8a
、8bは電源供給を停止する。このとき、ダイオード1
0が設けられているために、ダイオード11側から電池
8a、8bへ電流が流れ込むことは無い。一方、システ
ム側の電源電圧y ccが電池8a、8bの電圧より低
い場合が生じても、ダイオード11があるために電源8
a、8b側から電流が流れ込むことは無い。
メモリICIに対するデータの入出力はデータバス3を
介し、アドレスバス4を通じて指定されるアドレスに対
し行なわれる。また、データ読み出しは、RE信号線6
のイネーブル状態によって行なわれると共に、データの
書き込みはWE信号線5のイネーブル状態の成立によっ
て行なわれる。
介し、アドレスバス4を通じて指定されるアドレスに対
し行なわれる。また、データ読み出しは、RE信号線6
のイネーブル状態によって行なわれると共に、データの
書き込みはWE信号線5のイネーブル状態の成立によっ
て行なわれる。
さらに、半導体メモリが2以上のチップ構成による場合
、書き込み及び読み出しに際し、チップセレクト信号線
7で指定されたチップのみが動作可能にされる。
、書き込み及び読み出しに際し、チップセレクト信号線
7で指定されたチップのみが動作可能にされる。
しかし、従来のメモリカードにあっては、バックアップ
電池の大容量化のために、複数個を並列接続した場合、
同一規格のものであっても、荷電状態や放電状態が同一
にできないため、内部抵抗が異なり、一方の電池から他
方の電流へ電流が流れて充電を行なうため、安定な電圧
供給ができなくなる。
電池の大容量化のために、複数個を並列接続した場合、
同一規格のものであっても、荷電状態や放電状態が同一
にできないため、内部抵抗が異なり、一方の電池から他
方の電流へ電流が流れて充電を行なうため、安定な電圧
供給ができなくなる。
本発明は、上記従来技術の実情に濫みてなされたもので
あり、電池の並列接続による電流循環を防止し、安定し
た電圧供給が行なえるようにしたメモリカードの提供を
目的とする。
あり、電池の並列接続による電流循環を防止し、安定し
た電圧供給が行なえるようにしたメモリカードの提供を
目的とする。
上記目的を達成するために本発明は、複数のバックアッ
プ電池を並列的に接続するに際し、他電池からの逆流を
防止する整流素子をバックアップ電池の各々に接続する
ようにしたものである。
プ電池を並列的に接続するに際し、他電池からの逆流を
防止する整流素子をバックアップ電池の各々に接続する
ようにしたものである。
整流素子として、実装の容易なダイオードを用いること
ができる。
ができる。
バックアップ用電池の各々に直列接続された整流素子は
、自己の電流のみを外部へ流し、他の電池からの電流の
流入を阻止する。したがって、電池間の内部抵抗が相違
しても、電池間に循環電流を生じさせることがない。
、自己の電流のみを外部へ流し、他の電池からの電流の
流入を阻止する。したがって、電池間の内部抵抗が相違
しても、電池間に循環電流を生じさせることがない。
ダイオードは、順方向時には導通状態になって接続され
ている電池から負荷への通電を可能にし、他電池に対し
ては遮断状態になって他を流への電流の流入を阻止する
。
ている電池から負荷への通電を可能にし、他電池に対し
ては遮断状態になって他を流への電流の流入を阻止する
。
〔実施例〕
以下、本発明の一実施例を図面に基づいて説明する。
第1図は本発明による電気系の主要構成を示すブロック
図であり、第2図は組立斜視図である。
図であり、第2図は組立斜視図である。
尚、第1図に於ては第3図と同一または同一機能を有す
るものには同一引用数字を用いたので、以下においては
重複する説明を省略する。
るものには同一引用数字を用いたので、以下においては
重複する説明を省略する。
本実施例の特徴とするところは、バックアップ用電池8
a、8bと抵抗9との間に各電池から見て順方向となる
向きにして整流素子としてのダイオード13.14を挿
入接続したことにある。
a、8bと抵抗9との間に各電池から見て順方向となる
向きにして整流素子としてのダイオード13.14を挿
入接続したことにある。
ダイオード13及び14は、電圧降下の少ないゲルマニ
ウム型が望ましい。また、ダイオードに代えて他の整流
素子、例えば、増幅用のトランジスタ2極接続にして等
価のダイオードとしたものを用いることもできる。
ウム型が望ましい。また、ダイオードに代えて他の整流
素子、例えば、増幅用のトランジスタ2極接続にして等
価のダイオードとしたものを用いることもできる。
なお、図中、ダイオード15及び16は、システム側で
カード側の電池電圧をチエツクしたい場合、何らかの原
因で電池出力端子に電圧が印加され、各電池が充電され
るのを防止するため、充電防止用に挿入したものである
。同時に、バックアップ用電池8a、8b間に前記の理
由によって電池間に循環電流が流れるのを防止する機能
をも併せ持っている。
カード側の電池電圧をチエツクしたい場合、何らかの原
因で電池出力端子に電圧が印加され、各電池が充電され
るのを防止するため、充電防止用に挿入したものである
。同時に、バックアップ用電池8a、8b間に前記の理
由によって電池間に循環電流が流れるのを防止する機能
をも併せ持っている。
以上の構成において、カードが装置に未挿入の場合、バ
ックアップ用電池8a、8bの電圧は、ダイオード13
.14を介して各カソードで合流し、抵抗9を介して電
源端子12に印加され、メモリICIのメモリバックア
ップが行なわれる。
ックアップ用電池8a、8bの電圧は、ダイオード13
.14を介して各カソードで合流し、抵抗9を介して電
源端子12に印加され、メモリICIのメモリバックア
ップが行なわれる。
この状態は、外部から電源が与えられるまで継続される
。
。
次に、メモリカードが端末装置等に挿入されてコネクタ
2が継続されると、第3図で説明したように、ダイオー
ド11を介して電源端子12に電源(Vcc)が与えら
れる。このとき、ダイオード10が設けられているため
に、バックアップ用電池8a、8bの出力をブロックし
、無負荷状態にさせる。これによってバックアップ用電
池3a。
2が継続されると、第3図で説明したように、ダイオー
ド11を介して電源端子12に電源(Vcc)が与えら
れる。このとき、ダイオード10が設けられているため
に、バックアップ用電池8a、8bの出力をブロックし
、無負荷状態にさせる。これによってバックアップ用電
池3a。
8bの消費は停止する。
次に、第1図に示した電気系を搭載したメモリカードの
全体構成を第2図により説明する。
全体構成を第2図により説明する。
フレーム20には、プリント基板21、ホルダ22が順
次重ね合せられ、ビス23及びナツト24を用いてフレ
ーム20に固定される。
次重ね合せられ、ビス23及びナツト24を用いてフレ
ーム20に固定される。
プリント基板21には、メモリICI及びコネクタ2が
実装されると共に、ダイオード等の部品のほか、電池接
続金具25が取付けられている。
実装されると共に、ダイオード等の部品のほか、電池接
続金具25が取付けられている。
ホルダ22は、電池接続金具25に対面する部位に円形
の開口26を有し、さらに開口26に隣接して補強用の
爪27が設けられている。
の開口26を有し、さらに開口26に隣接して補強用の
爪27が設けられている。
また、フレーム20には、カードのTJ、量を軽減する
ために開口28が設けられ、周辺部はプリント基板21
及びホルダ22をセットできるよう、一定の高さに突出
している。
ために開口28が設けられ、周辺部はプリント基板21
及びホルダ22をセットできるよう、一定の高さに突出
している。
さらに、フレーム20の底部(カードとしては表面)を
覆う表カバー29のほか、ホルダ22の爪27で仕切ら
れた広い部分を覆う裏カバー30及び電池収納部を覆う
電池蓋31が設けられている。
覆う表カバー29のほか、ホルダ22の爪27で仕切ら
れた広い部分を覆う裏カバー30及び電池収納部を覆う
電池蓋31が設けられている。
次に、第2図のメモリカードの組立方法について説明す
る。
る。
まず、フレーム20、プリント基板21及びホルダ22
を各々単独に作成し、プリント基板21には予めIC,
、個別バー・ン、電池接続金具25等を実装しておく。
を各々単独に作成し、プリント基板21には予めIC,
、個別バー・ン、電池接続金具25等を実装しておく。
次に、フレーム20にプリント基板21を重ね合せ、こ
のプリント基板21の上にホルダ22を重ね合せた状態
で、ビス23及びナツト24を用いて3枚をネジ化めす
る。
のプリント基板21の上にホルダ22を重ね合せた状態
で、ビス23及びナツト24を用いて3枚をネジ化めす
る。
次に、表カバー29を接着剤等によってフレーム20の
表面に固定すると共に、裏カバー30を同様に固定する
。最後に開口26に2個のバックアップ用電池8a、8
bを極性を合せてセットしたのち電池1i[31の爪を
裏カバー30の下に潜らせ、他端を時計方向へ回転させ
るようにして閉じる。
表面に固定すると共に、裏カバー30を同様に固定する
。最後に開口26に2個のバックアップ用電池8a、8
bを極性を合せてセットしたのち電池1i[31の爪を
裏カバー30の下に潜らせ、他端を時計方向へ回転させ
るようにして閉じる。
以上説明した通り、本発明によれば、他電池からの逆流
を防止する整流素子を複数の電池の各々に接続するよう
にしたので、各電池の内部抵抗差に起因する電池間循環
電流の発生を防止し、電池の保護が図れると共に安定し
たバックアップ電圧の供給が可能になる。
を防止する整流素子を複数の電池の各々に接続するよう
にしたので、各電池の内部抵抗差に起因する電池間循環
電流の発生を防止し、電池の保護が図れると共に安定し
たバックアップ電圧の供給が可能になる。
また、整流素子としてダイオードを用いることにより、
電池間循環電流の発生を確実に防止できると共に、カー
ドの小型、薄型化を容易に図ることができる。
電池間循環電流の発生を確実に防止できると共に、カー
ドの小型、薄型化を容易に図ることができる。
第1図は本発明の一実施例を示すブロック図、第2図は
第1図の電気系を実装した本発明によるメモリカードの
組立斜視図、第3図は従来のメモリカードの電気系を示
すブロック図である。 1・・・・・・・・・メモリIC12・・・・・・・・
・コネクタ、8a。 8b・・・・・・・・・バックアップ用電池、11,1
3.14・・・・・・・・・ダイオード。 第1図 第3図
第1図の電気系を実装した本発明によるメモリカードの
組立斜視図、第3図は従来のメモリカードの電気系を示
すブロック図である。 1・・・・・・・・・メモリIC12・・・・・・・・
・コネクタ、8a。 8b・・・・・・・・・バックアップ用電池、11,1
3.14・・・・・・・・・ダイオード。 第1図 第3図
Claims (2)
- (1) カード型収納体内に少くとも半導体メモリ素子
、及びそのバックアップ用の複数個の一次電池を実装し
たメモリカードにおいて、他電池からの逆流を防止する
整流素子を前記電池の各々に接続することを特徴とする
メモリカード。 - (2) 前記整流素子がダイオードであることを特徴と
する特許請求の範囲第1項に記載のメモリカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63118077A JPH01288985A (ja) | 1988-05-17 | 1988-05-17 | メモリカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63118077A JPH01288985A (ja) | 1988-05-17 | 1988-05-17 | メモリカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01288985A true JPH01288985A (ja) | 1989-11-21 |
Family
ID=14727429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63118077A Pending JPH01288985A (ja) | 1988-05-17 | 1988-05-17 | メモリカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01288985A (ja) |
-
1988
- 1988-05-17 JP JP63118077A patent/JPH01288985A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4645943A (en) | Space-saving back-up power supply | |
EP0196028B1 (en) | Identification card including switching means for built-in battery | |
US5706239A (en) | Rechargeable SRAM/flash PCMCIA card | |
JPH0695350B2 (ja) | Icメモリカード用バッテリ回路 | |
EP0437129B1 (en) | Card type semiconductor device | |
JPH01288985A (ja) | メモリカード | |
JP2585683B2 (ja) | Icカード及びicカードを使用する装置 | |
JPS6061988A (ja) | 半導体メモリ | |
JPH0732542B2 (ja) | Icカードにおける二次電池への充電方式 | |
US5384748A (en) | Memory card with two SRAM arrays with different data holding voltages and power back-up | |
JPS6215920Y2 (ja) | ||
JPH01288984A (ja) | メモリカード | |
JPH0249040Y2 (ja) | ||
JPS6073720A (ja) | ランダムアクセスメモリのスタンバイモ−ド切替回路 | |
JPS62105295A (ja) | 携帯可能記録媒体 | |
JPS622707Y2 (ja) | ||
JPH0441382Y2 (ja) | ||
JP2633948B2 (ja) | 相補型mos論理回路 | |
JPS5938676B2 (ja) | メモリのバツテリ−バツクアツプ回路 | |
JPH087789Y2 (ja) | バッテリ接続回路 | |
JPS613221A (ja) | メモリ回路の停電補償回路 | |
JPS60229129A (ja) | 停電補償回路 | |
JPS59130129U (ja) | 半導体記憶素子のバツクアツプ電源回路 | |
JPS6117494Y2 (ja) | ||
JPS583181A (ja) | 磁気バブルメモリボ−ド |