JPH01287991A - クロスオーバ形成方法 - Google Patents
クロスオーバ形成方法Info
- Publication number
- JPH01287991A JPH01287991A JP11598888A JP11598888A JPH01287991A JP H01287991 A JPH01287991 A JP H01287991A JP 11598888 A JP11598888 A JP 11598888A JP 11598888 A JP11598888 A JP 11598888A JP H01287991 A JPH01287991 A JP H01287991A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- paste
- patterns
- upper conductor
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 15
- 239000004020 conductor Substances 0.000 claims abstract description 46
- 239000012212 insulator Substances 0.000 abstract description 17
- 239000011521 glass Substances 0.000 abstract description 5
- 239000002075 main ingredient Substances 0.000 abstract 1
- 230000000740 bleeding effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000007639 printing Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000001035 drying Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
厚膜混成集積回路の配線のクロスオーバする部分の形成
方法に関し、 上部導体印刷時に導体ペーストのにじみによる導体幅の
拡大により発生する短絡等の不具合を防止することを目
的とし、 第１の厚膜配線パターンに第２の複数本の平行した厚膜
配線パターンが交差するとき、第１の配線パターンを形
成すると共に、第２の配線パターンを交差部を除いて形
成した後、該交差部の上に絶縁層を形成し、その上に前
記第２の配線パターンを接続するように上部導体パター
ンを形成するクロスオーバ形成方法において、上記上部
導体パターンを形成する前に、前記絶縁層の上に、後で
形成する上部導体パターンの隣接パターン間に絶縁体の
パターンを形成するように構成する。
方法に関し、 上部導体印刷時に導体ペーストのにじみによる導体幅の
拡大により発生する短絡等の不具合を防止することを目
的とし、 第１の厚膜配線パターンに第２の複数本の平行した厚膜
配線パターンが交差するとき、第１の配線パターンを形
成すると共に、第２の配線パターンを交差部を除いて形
成した後、該交差部の上に絶縁層を形成し、その上に前
記第２の配線パターンを接続するように上部導体パター
ンを形成するクロスオーバ形成方法において、上記上部
導体パターンを形成する前に、前記絶縁層の上に、後で
形成する上部導体パターンの隣接パターン間に絶縁体の
パターンを形成するように構成する。
本発明は、厚膜混成集積回路の配線のクロスオーバする
部分の形成方法に関する。
部分の形成方法に関する。
従来、混成集積回路において、厚膜による回路パターン
が混み入って２つの配線が交差するような場合等には、
第３図に示すように、基板１の上に形成された下部導体
２上の所望の部分にガラス等を主成分とする絶縁体４を
形成し、その上面に下部導体３を接続するように上部導
体５を形成して回路パターンを構成するクロスオーバ法
がしばしば用いられている。
が混み入って２つの配線が交差するような場合等には、
第３図に示すように、基板１の上に形成された下部導体
２上の所望の部分にガラス等を主成分とする絶縁体４を
形成し、その上面に下部導体３を接続するように上部導
体５を形成して回路パターンを構成するクロスオーバ法
がしばしば用いられている。
上記従来のクロスオーバ法において、絶縁体４は下部導
体２の上にガラスペーストを印刷し、乾燥・焼成を経て
形成されるが、その表面は、第３図（ｃ）の断面図に示
すように、スクリーン印刷による凹凸、下部導体２によ
る凸部、下部導体３との段差等により表面の状態がかな
り粗くなる。
体２の上にガラスペーストを印刷し、乾燥・焼成を経て
形成されるが、その表面は、第３図（ｃ）の断面図に示
すように、スクリーン印刷による凹凸、下部導体２によ
る凸部、下部導体３との段差等により表面の状態がかな
り粗くなる。
このため該絶縁体４の上にスクリーン印刷Ｉにより上部
導体５を印刷すると、にじみ等が生じてパターン幅が広
くなり、短絡等の原因となる。また短絡を回避するため
パターン間隔を広げると配線密度が下り、基板を大きく
しなければならないという問題が生ずる。
導体５を印刷すると、にじみ等が生じてパターン幅が広
くなり、短絡等の原因となる。また短絡を回避するため
パターン間隔を広げると配線密度が下り、基板を大きく
しなければならないという問題が生ずる。
本発明は、上部導体印刷時に導体ペーストのにじみによ
る導体幅の拡大により発生する短絡等の不具合を防止で
きるクロスオーバ形成方法を提供することを目的とする
。
る導体幅の拡大により発生する短絡等の不具合を防止で
きるクロスオーバ形成方法を提供することを目的とする
。
上記目的は、第１の厚膜配線パターン２に第２の複数本
の平行した厚膜配線パターン３が交差するとき、第１の
配線パターン２を形成すると共に、第２の配線パターン
３を交差部を除いて形成した後、該交差部の上に絶縁層
４を形成し、その上に前記第２の配線パターン３を接続
するように上部導体パターン５を形成するクロスオーバ
形成方法において、上記上部導体パターン５を形成する
前に、前記絶縁層４の上に、後で形成する上部導体パタ
ーン５の隣接パターン間に絶縁体のパターン６を形成し
ておくクロスオーバ形成方法によって達成される。
の平行した厚膜配線パターン３が交差するとき、第１の
配線パターン２を形成すると共に、第２の配線パターン
３を交差部を除いて形成した後、該交差部の上に絶縁層
４を形成し、その上に前記第２の配線パターン３を接続
するように上部導体パターン５を形成するクロスオーバ
形成方法において、上記上部導体パターン５を形成する
前に、前記絶縁層４の上に、後で形成する上部導体パタ
ーン５の隣接パターン間に絶縁体のパターン６を形成し
ておくクロスオーバ形成方法によって達成される。
第１の厚膜配線パターン２上の絶縁Ｎ４に上部導体パタ
ーン５を形成する前に、後で形成する上部導体パターン
５の隣接パターン間に絶縁体のパターン６を形成してお
くことにより、該絶縁体パターン６が絶縁層４上に盛り
上った土手状となるため、次に形成される上部導体パタ
ーン５のペーストのにじみを喰止めることができ、にじ
みによる短絡等を防止することができる。
ーン５を形成する前に、後で形成する上部導体パターン
５の隣接パターン間に絶縁体のパターン６を形成してお
くことにより、該絶縁体パターン６が絶縁層４上に盛り
上った土手状となるため、次に形成される上部導体パタ
ーン５のペーストのにじみを喰止めることができ、にじ
みによる短絡等を防止することができる。
第１図は本発明のクロスオーバ形成方法の実施例を説明
するための図であり、（ａ）〜（ｄ）は工程を示す図で
ある。同図において、１はセラミック等の基板、２は第
１の厚膜配線パターン（下部導体）、３は第２の厚膜配
線パターン（下部導体）、４はガラス等を主成分とした
絶縁層、５は上部導体パターン、６は絶縁体パターンで
ある。
するための図であり、（ａ）〜（ｄ）は工程を示す図で
ある。同図において、１はセラミック等の基板、２は第
１の厚膜配線パターン（下部導体）、３は第２の厚膜配
線パターン（下部導体）、４はガラス等を主成分とした
絶縁層、５は上部導体パターン、６は絶縁体パターンで
ある。
本実施例は、先ず第１図（ａ）に示すように基Ｆｉ、ｌ
の上に第１の厚膜配線パターン２と、それに交差する複
数本の第２の厚膜配線パターン３とを導体ペーストで印
刷し焼成して形成する。この場合第２の厚膜配線パター
ン３は第１の厚膜配線パターン２と交差する部分はパタ
ーンを形成しない。
の上に第１の厚膜配線パターン２と、それに交差する複
数本の第２の厚膜配線パターン３とを導体ペーストで印
刷し焼成して形成する。この場合第２の厚膜配線パター
ン３は第１の厚膜配線パターン２と交差する部分はパタ
ーンを形成しない。
次に第１図（ｂ）に示すように、第１の厚膜配線パター
ン２と第２の厚膜配線パターン３とが交差する部分にガ
ラスを主成分とした絶縁体ペースト４′を印刷し乾燥す
る。
ン２と第２の厚膜配線パターン３とが交差する部分にガ
ラスを主成分とした絶縁体ペースト４′を印刷し乾燥す
る。
次に第１図（Ｃ）に示すように前記絶縁体ペースト４′
の上に、後工程で形成される上部導体パターン間に絶縁
体ペーストを印刷・乾燥した後、前記絶縁体ペースト４
′と一括焼成して絶縁層４と絶縁体パターン６を形成す
る。
の上に、後工程で形成される上部導体パターン間に絶縁
体ペーストを印刷・乾燥した後、前記絶縁体ペースト４
′と一括焼成して絶縁層４と絶縁体パターン６を形成す
る。
最後に第１図（ｄ）に示すように絶縁層４の上に第２の
厚膜配線パターン３を接続するように導体ペーストを印
刷・乾燥・焼成して上部導体パターン５を形成するので
ある。
厚膜配線パターン３を接続するように導体ペーストを印
刷・乾燥・焼成して上部導体パターン５を形成するので
ある。
第２図はこのように形成されたクロスオーバの平面図及
び断面図を示す図であり、（ａ）は平面図、（ｂ）はａ
図のｂ−ｂ線における断面図、（ｃ）はａ図のｃ−ｃ線
における断面図、（ｄ）はａ図のｄ−ｄ線における断面
図である。同図において第１図と同一部分は同一符号を
付して示した。
び断面図を示す図であり、（ａ）は平面図、（ｂ）はａ
図のｂ−ｂ線における断面図、（ｃ）はａ図のｃ−ｃ線
における断面図、（ｄ）はａ図のｄ−ｄ線における断面
図である。同図において第１図と同一部分は同一符号を
付して示した。
本実施例によれば同図（ｂ）に示すように、隣接する上
部導体パターン５の間に予め形成された絶縁体パターン
６が土手状になっており、次に印刷された上部導体パタ
ーン５用の導体ペーストのにじみを防止している。従っ
て上部導体パターン５の拡がり、にじみ等による短絡は
防止される。
部導体パターン５の間に予め形成された絶縁体パターン
６が土手状になっており、次に印刷された上部導体パタ
ーン５用の導体ペーストのにじみを防止している。従っ
て上部導体パターン５の拡がり、にじみ等による短絡は
防止される。
なお絶縁体パターン６の長さは上部導体パターン５の長
さよりも長く形成しておく必要がある。
さよりも長く形成しておく必要がある。
以上説明した様に本発明によれば、絶縁体パターンが上
部導体パターンを形成するときの隔壁となり、上部導体
パターン用の導体ペーストのにじみを抑えることができ
パターン間の短絡を防止することができる。これにより
従来配線パターン間の間隔が導体幅の２〜３倍要したも
のが本発明では１〜１．５倍で良く、パターンの微細化
にも寄与することができる。
部導体パターンを形成するときの隔壁となり、上部導体
パターン用の導体ペーストのにじみを抑えることができ
パターン間の短絡を防止することができる。これにより
従来配線パターン間の間隔が導体幅の２〜３倍要したも
のが本発明では１〜１．５倍で良く、パターンの微細化
にも寄与することができる。
第１図は本発明の詳細な説明するための図、第２図は本
発明方法により形成されたクロスオーバを示す図、 第３図は従来のクロスオーバ法を説明するための図であ
る。 図において、 ｌは基板、 ２は第１の厚膜配線パターン、 ３は第２の厚膜配線パターン、 ４は絶縁層、 ５は上部導体パターン、 ６は絶縁体パターン を示す。 （ａ） （ｃ） 本発明の実施 コ・・・第２０厚膜配線パターン （ｂ） （ｄ） 例を説明するための図 第１図 ６１０．絶縁体パターン （Ｃ）−図のｃ−ｃ線における断面図 （ｄ）、図のｄ−ｄＭＫおける断面図 （Ｃ）、図のｃ−ｃ＃！における断面図（ｄ）ａ図のｄ
−ｄ線における断面図
発明方法により形成されたクロスオーバを示す図、 第３図は従来のクロスオーバ法を説明するための図であ
る。 図において、 ｌは基板、 ２は第１の厚膜配線パターン、 ３は第２の厚膜配線パターン、 ４は絶縁層、 ５は上部導体パターン、 ６は絶縁体パターン を示す。 （ａ） （ｃ） 本発明の実施 コ・・・第２０厚膜配線パターン （ｂ） （ｄ） 例を説明するための図 第１図 ６１０．絶縁体パターン （Ｃ）−図のｃ−ｃ線における断面図 （ｄ）、図のｄ−ｄＭＫおける断面図 （Ｃ）、図のｃ−ｃ＃！における断面図（ｄ）ａ図のｄ
−ｄ線における断面図
Claims (1)
- １．第１の厚膜配線パターン（２）に第２の複数本の平
行した厚膜配線パターン（３）が交差するとき、第１の
配線パターン（２）を形成すると共に、第２の配線パタ
ーン（３）を交差部を除いて形成した後、該交差部の上
に絶縁層（４）を形成し、その上に前記第２の配線パタ
ーン（３）を接続するように上部導体パターン（５）を
形成するクロスオーバ形成方法において、 上記上部導体パターン（５）を形成する前に、前記絶縁
層（４）の上に、後で形成する上部導体パターン（５）
の隣接パターン間に絶縁体のパターン（６）を形成して
おくことを特徴とするクロスオーバの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11598888A JPH01287991A (ja) | 1988-05-14 | 1988-05-14 | クロスオーバ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11598888A JPH01287991A (ja) | 1988-05-14 | 1988-05-14 | クロスオーバ形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01287991A true JPH01287991A (ja) | 1989-11-20 |
Family
ID=14676093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11598888A Pending JPH01287991A (ja) | 1988-05-14 | 1988-05-14 | クロスオーバ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01287991A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022130816A1 (ja) * | 2020-12-15 | 2022-06-23 | 株式会社村田製作所 | 伸縮性実装基板 |
-
1988
- 1988-05-14 JP JP11598888A patent/JPH01287991A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022130816A1 (ja) * | 2020-12-15 | 2022-06-23 | 株式会社村田製作所 | 伸縮性実装基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01287991A (ja) | クロスオーバ形成方法 | |
| JP3656307B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JPH01179389A (ja) | 回路配線基板の製造方法 | |
| JP2542128B2 (ja) | セラミック多層配線基板およびその製造法 | |
| JPH0543710A (ja) | グリーンシート及び多層セラミツク回路基板の製造方法 | |
| JPS58148498A (ja) | セラミツク厚膜印刷回路基板の歩留り向上パタ−ン | |
| JPH0637454A (ja) | 多層配線セラミック基板およびその製造方法 | |
| JPH04363092A (ja) | 基板に導電層を形成する方法 | |
| JPH0731558Y2 (ja) | 混成集積回路装置 | |
| JPS60249387A (ja) | 印刷配線板の配線パタ−ン形成方法 | |
| JPH023630Y2 (ja) | ||
| JPH04221886A (ja) | 厚膜多層回路基板及びその製造方法 | |
| JPS6218073Y2 (ja) | ||
| JPH04299895A (ja) | 多層回路基板 | |
| JP3567640B2 (ja) | 厚膜回路基板の製造方法 | |
| JPH08222490A (ja) | 積層チップ部品の端子電極形成方法 | |
| JPH02252297A (ja) | セラミック多層配線基板の製造方法 | |
| JPH08162729A (ja) | チップ部品 | |
| JPH02216859A (ja) | 混成集積回路装置における抵抗体 | |
| JPH08125335A (ja) | 厚膜印刷多層回路の形成方法 | |
| WO1979000860A1 (en) | Ceramic condenser and method of manufacturing the same | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| JPH02106991A (ja) | 低誘電率基板 | |
| JPH06140735A (ja) | 絶縁基板およびその製造方法 | |
| JPH03262196A (ja) | セラミック印刷多層配線基板の製造方法 |