JPH02106991A - 低誘電率基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば電子回路用基板等に用いられる低誘
電率基板に関する。

〔従来の技術〕

電子回路の動作周波数の高周波化および高集積化に伴い
、低誘電率の基板が求められている。

これは、当該基板中を進む信号の伝播遅延時間τは、光
速をＣとすると、 ・＝Ｆ／・ で表され、誘電率εが大きいと、遅延時間が大きくなっ
て高速動作に支障を来たすようになるからである。また
、誘電率が大きいと、配線間の浮遊容量が大きくなるた
め、配線密度を高めることができなくなるからである。

〔発明が解決しようとする課題〕

しかしながら、従来の緻密なセラミックスでは、５ｉＯ
ｚ系ガラスセラミツクスのε＝３．８が誘電率の下限で
あった。

そこでこの発明は、これよりも更に誘電率を小さくして
、信号の伝播遅延時間の短縮および高密度配線化を可能
にした低誘電率基板を提供することを目的とする。

〔課題を解決するための手段〕

この発明の低誘電率基板は、１層以上の多孔質層と、そ
れらの上下両側に少なくとも１層ずつ設けられた緻密質
層とであっていずれもセラミックスから成るものが互い
に積層されて成り、かつ多孔質層の部分および緻密質層
の表面に導体路がそれぞれ形成されていて両者がスルー
ホールあるいはバイアホールを介して電気的に接続され
ているを特徴とする。

〔作用〕

多孔質層は、低誘電率である気孔を多く含むため、緻密
なセラミックスよりも誘電率が小さくなると共に、その
ような低誘電率の多孔質層を含む基板全体としての誘電
率も小さくなる。

しかも、多孔質層の上下両側には緻密質層をそれぞれ設
けているので、全体が多孔質層である場合に比べて耐候
性を高めることができる。

〔実施例〕

第１図は、この発明の一実施例に係る低誘電率基板を示
す縦断面図である。

この低誘電率基板２は、複数の多孔質層４と、それらの
上下両側に１層ずつ設けられた緻密質層６とが互いに積
層されて成る。多孔質層４と緻密質層６は、いずれもセ
ラミックスから成る。

もっとも、多孔質層４め層数は１層以上であれば任意で
あり、また上下の緻密質層６は必要に応じて複数層にし
ても良い。上下の緻密質層６の厚みは等しいことが望ま
しい。これは等しくないと焼成時の収縮による応力のバ
ランスがとれず、基板に反りが発生するからである。

そして、多孔質層４の眉間や内部に導体路８ａが、また
緻密質層６の表面に導体路８ｂがそれぞれ形成されてい
て、両者がスルーホール】Ｏを介して（即ちスルーホー
ルＩＯ内に充填した導体によって）電気的に接続されて
いる。

この内部の導体路８ａおよび表面の導体路８ｂのパター
ンやスルーホールの位置等も任意であり、必要とする回
路構成等に応じて決めれば良い。

また、上記多孔質層４の気孔率は、７０体積％以下にす
るのが好ましい。これは、気孔率が７０体積％を越える
と、多孔質層４０部分に形成された導体路８ａが変形し
たり断線したりして、伝送特性を損なう恐れが大になる
からである。

上記低誘電率基板２においては、多孔質層４は、低誘電
率である気孔を多（含むため、緻密なセラミックスより
も誘電率が小さくなる。

また、そのような低誘電率の多孔質層４を含む基板全体
としての誘電率も小さくなる。

その結果、内外の導体路８ａ、８ｂ、特に内部の導体路
８ａを伝わる信号の伝播遅延時間を短縮することができ
る。

圭な、緻密質層だけから成る基板に比べて、誘電率が小
さいぶん浮遊容量を減らすことができる１、って、高密
度配線化が可能になる。

しかも、多孔質層４の上下両側には緻密質層６をそれぞ
れ設けているので、全体が多孔質層である場合に比べて
耐候性（耐湿性）を高めることができる。また、表面の
導体路８ｂの形成や半田付は等も容易になる。

尚、第１図中に２点鎖線で示すように、基板２の端面に
も緻密質層１２を設けても良く、そのようにすれば、多
孔質層４の露出が完全に無くなるので、耐候性が一層向
上する。

また、緻密質層６の表面に出たスルーホール１００部分
を緻密な絶縁体で覆っても良く、そのようにすれば、更
に耐候性ひいては信頼性を高めることができる。

次に、上記のような構造の低誘電率基板の製造方法の一
例を説明する。

セラミック材料には、−例として、同一出願人が別途提
案している低温焼結可能なものを用いた。

即ち、コージェライト（例えば特開昭６１−２３４１２
８号公報参照）が５０〜９５重量％、Ｂ２Ｏ３が５〜２
０重量％およびＳｔｏｗが１〜４６重景％重量成る主成
分に対して、ＮｉＯおよびＣｕ２の少なくとも一方を１
５重量％以下添加して混合した原料を準備し、これを仮
焼し、粉砕して粉末セラミックを得た。

そして、得られた粉末セラミックにアクリル系バインダ
ーを添加、混合し、ドクターブレード法により第１のセ
ラミックグリーンシートを作製した。このグリーンシー
トは、焼成後に緻密質層となるものである。

また、上記粉末セラミンクに、微粉末セルロースを体積
比で２．５倍加え、同じくアクリル系バインダーを添加
し、ドクターブレード法により第２のセラミックグリー
ンシートを作製した。このグリーンシートは、焼成後に
多孔質層になるものである。

そして、上記のようにして得られた第１および第２のセ
ラミックグリーンシートの所要枚数の所要位置にスルー
ホールを形成した後、所要のセラミックグリーンシート
の表面およびスルーホールの部分に導体ペーストとして
Ａｇ−Ｐｄペーストを印刷した。

次いで、上記のような第２のセラミックグリーンシート
が間に、その上下に第１のセラミックグリーンシートが
位置するように（即ち第１図のような配置になるように
）積層し、圧着し、そして大気中で９８０　’Ｃ前後の
温度で焼成を行った。その結果、第１図に示したような
構造の低誘電率基板が得られた。ちなみに、第２のセラ
ミックグリーンシートの焼成によって多孔質層が得られ
るのは、当該グリーンシート中の微粉末セルロース等が
焼失してその後に気孔が残るからである。

更にこの例では、上記のようにして得られた基板の端面
に絶縁体ペーストを印刷し焼付けて、多孔質層の露出を
完全に防止した。この絶縁体ペーストは、上記と同様の
粉末セラミックにアクリル系バンイダーを添加、混合し
、溶剤で粘度調整して作った。その焼付は温度は、基板
の焼成温度と殆ど同じである。

上記のようにして得られた多孔質層の気孔率は７０体積
％であり、また多孔質層の部分に形成された回路（コン
デンサ部分）からその誘電率を求めるとε＝２．０であ
り、緻密質である場合の半分以下であった。また、従来
のＳｉＯ□系ガラスセラミックスに比べても半分に近い
値である。

尚、更に信転性を高めるために、緻密質層表面のスルー
ホール部に、上記のような絶縁体ペーストを塗布、焼付
けても良いのは前述の通りである。

また、導体ペーストにはＣｕペーストを用いることもで
きるが、この場合はＨｚＯ／Ｎｚ　　（即ち窒素中に水
蒸気を含む）雰囲気中で焼成するものとする。

また、端面封止には、熱膨張係数が基板のそれに近く、
焼付は温度が基板の焼成温度以下のものであれば、ガラ
スペーストを用いても良い。

〔発明の効果〕

以上のようにこの発明によれば、多孔質層の部分での誘
電率が緻密なセラミックスよりも小さ（なる。またその
ような低誘電の多孔質層を含む基板全体としての誘電率
も小さくなる。

その結果、内外の導体路、特に内部の導体路を伝わる信
号の伝播遅延時間を短縮することができる。

また、緻密質層だけから成る基板に比べて、誘電率が小
さいぶん浮遊容量を減らすことができるので、高密度配
線化が可能になる。

しかも、多孔質層の少なくとも上下両側には緻密質層を
それぞれ設けているので、全体が多孔質層である場合に
比べて耐候性を高めることができる。

【図面の簡単な説明】

第１図は、この発明の一実施例に係る低誘電率基板を示
す縦断面図である。 ２・・・実施例に係る低誘電率基板、４・・・多孔質層
、６・・・緻密質層、８ａ、８ｂ・・・導体路、１０・
・・スルーホール。

Claims (1)

【特許請求の範囲】
1. （１）１層以上の多孔質層と、それらの上下両側に少な
   くとも１層ずつ設けられた緻密質層とであっていずれも
   セラミックスから成るものが互いに積層されて成り、か
   つ多孔質層の部分および緻密質層の表面に導体路がそれ
   ぞれ形成されていて両者がスルーホールあるいはバイア
   ホールを介して電気的に接続されている低誘電率基板。