JPH01279302A - バックアップ機能付き制御装置 - Google Patents
バックアップ機能付き制御装置Info
- Publication number
- JPH01279302A JPH01279302A JP10933888A JP10933888A JPH01279302A JP H01279302 A JPH01279302 A JP H01279302A JP 10933888 A JP10933888 A JP 10933888A JP 10933888 A JP10933888 A JP 10933888A JP H01279302 A JPH01279302 A JP H01279302A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control
- output
- main control
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 claims description 18
- 230000001934 delay Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 abstract description 4
- 230000002159 abnormal effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、バンクアップ機能および通常動作への復帰機
能を備えた制御システムにおけるパンクアップ機能付き
制御装置に関する。
能を備えた制御システムにおけるパンクアップ機能付き
制御装置に関する。
従来の技術
第4図は従来のバンクアンプ機能付き制御装置の構成を
示している。
示している。
第4図において、入力系1からの入力信号S1に基づい
てメイン制御部2M、サブ制御部2Sは、出力系6を制
御するだめの制御信号821 % S22を出力する。
てメイン制御部2M、サブ制御部2Sは、出力系6を制
御するだめの制御信号821 % S22を出力する。
このような制御状態において、メイン制御部2Mが出力
するメイン監視信号S4をチエツクしている異常検出部
3がメイン制御部2Mを正常であると判断すると、異常
検出部3はメイン制御部2Mが正常である出力信号(正
常信号) Ssを出力する。
するメイン監視信号S4をチエツクしている異常検出部
3がメイン制御部2Mを正常であると判断すると、異常
検出部3はメイン制御部2Mが正常である出力信号(正
常信号) Ssを出力する。
したがって、出力切換え部5は出力信号S5に基づいて
メイン制御部2Mが出力する制御信号S21を出力信号
S8として選択し、出力系6へ供給する。
メイン制御部2Mが出力する制御信号S21を出力信号
S8として選択し、出力系6へ供給する。
しかし、メイン制御部2Mが異常に陥ると、異常検出部
3はメイン制御部2Mの異常を検出してメイン制御部2
Mが異常である出力信号(異常信号) Ssおよびメイ
ン制御部2Mを通常動作へ復帰させるメイン復帰信号S
6を出力するため、出力切換え部5は出力信号S5に基
づいてサブ制御部2Sが出力する制御信号S22を出力
信号S8として選択し、出力系6へ供給する。
3はメイン制御部2Mの異常を検出してメイン制御部2
Mが異常である出力信号(異常信号) Ssおよびメイ
ン制御部2Mを通常動作へ復帰させるメイン復帰信号S
6を出力するため、出力切換え部5は出力信号S5に基
づいてサブ制御部2Sが出力する制御信号S22を出力
信号S8として選択し、出力系6へ供給する。
そして、メイン復帰信号S6によってメイン制御部2M
が通常動作に復帰すると、異常検出部3はメイン制御部
2Mが正常であることを検出して出力信号(正常信号)
Ssを出力するため、再び出力切換え部5はメイン制
御部2Mが出力する制御信号S21を出力信号S8とし
て選択し、出力系6へ供給する。
が通常動作に復帰すると、異常検出部3はメイン制御部
2Mが正常であることを検出して出力信号(正常信号)
Ssを出力するため、再び出力切換え部5はメイン制
御部2Mが出力する制御信号S21を出力信号S8とし
て選択し、出力系6へ供給する。
上述のように、異常検出部3の出力信号S5を出力切換
え部5の切換え信号として用いることにより、メイン制
御部2Mの異常時はサブ制御部2Sの制御に切り換える
ことができる。
え部5の切換え信号として用いることにより、メイン制
御部2Mの異常時はサブ制御部2Sの制御に切り換える
ことができる。
発明が解決しようとする課題
しかしながら、上記従来のバックアップ機能付き制御装
置では、異常検出部3が出力する出力信号S5によって
直接メイン制御部2Mとサブ制御部2Sとの切り換えを
行なっているため、メイン制御部2Mが正常、異常の状
態を短期間に繰り返す、いわゆるハンチングになると、
バックアップ機能付き制御装置が不安定な状態となるこ
とによって出力系6の動作も不安定になシ、出力系6が
動作停止に陥るという問題があった。
置では、異常検出部3が出力する出力信号S5によって
直接メイン制御部2Mとサブ制御部2Sとの切り換えを
行なっているため、メイン制御部2Mが正常、異常の状
態を短期間に繰り返す、いわゆるハンチングになると、
バックアップ機能付き制御装置が不安定な状態となるこ
とによって出力系6の動作も不安定になシ、出力系6が
動作停止に陥るという問題があった。
このようなハンチングという動作は中央処理装置を使用
した制御システムにおいてよく見られ、繰り返し実行し
ているプログラムの最初の部分では正常と判断されるが
、最後の部分で異常に陥る場合がある。
した制御システムにおいてよく見られ、繰り返し実行し
ているプログラムの最初の部分では正常と判断されるが
、最後の部分で異常に陥る場合がある。
本発明は、このような従来の問題を解決するものであり
、メイン制御部が安定する所定時間、すなわち1通シブ
ログ2ムが実行されるまでの時間だけサブ制御部からメ
イン制御部へ制御を切り換えるときは遅延させ、制御シ
ステムの安定を図ることのできるバックアップ機能付き
制御装置を提供することを目的とするものである。
、メイン制御部が安定する所定時間、すなわち1通シブ
ログ2ムが実行されるまでの時間だけサブ制御部からメ
イン制御部へ制御を切り換えるときは遅延させ、制御シ
ステムの安定を図ることのできるバックアップ機能付き
制御装置を提供することを目的とするものである。
課題を解決するだめの手段
本発明は、上記目的を達成するだめにメイン制御部の異
常を検出する異常検出部の出力信号に基づいてメイン制
御部、サブ制御部のいずれか一方の制御信号を選択する
切換え信号を出力切換え部へ出力するとともに、サブ制
御部の制御信号からメイン制御部の制御信号へ切り換え
るときのみ切換え信号を所定時間遅延させる出力切換え
制御部を設けたものである。
常を検出する異常検出部の出力信号に基づいてメイン制
御部、サブ制御部のいずれか一方の制御信号を選択する
切換え信号を出力切換え部へ出力するとともに、サブ制
御部の制御信号からメイン制御部の制御信号へ切り換え
るときのみ切換え信号を所定時間遅延させる出力切換え
制御部を設けたものである。
作用
したがって、本発明によれば、遅延時間を出力切換え制
御部にセットすることにより、メイン制御部が通常動作
に復帰しても遅延時間が経過するまでは引き続きサブ制
御部からの制御信号によって出力系を制御する。
御部にセットすることにより、メイン制御部が通常動作
に復帰しても遅延時間が経過するまでは引き続きサブ制
御部からの制御信号によって出力系を制御する。
実施例
第1図は本発明の一実施例によるバックアップ機能付き
制御装置の構成を示すブロック図である。
制御装置の構成を示すブロック図である。
第1図において、1は入力系、2Mはメイン制御部を示
し、入力系1からの入力信号S1に基づいて出力系6を
制御するための制御信号S21を出力するものである。
し、入力系1からの入力信号S1に基づいて出力系6を
制御するための制御信号S21を出力するものである。
2Sはサブ制御部を示し、入力系1からの入力信号S1
に基づいて出力系6を制御するだめの制御信号822を
出力するものである。
に基づいて出力系6を制御するだめの制御信号822を
出力するものである。
3は異常検出部を示し、メイン制御部2Mが出力するメ
イン監視信号S4をチエツクすることによってメイン制
御部2Mの正常、異常を判断し、メイン制御部2Mの正
常、異常を判断した出力信号S5と、メイン制御部2M
が異常となったときに通常動作へ復帰させるメイン制御
信号S6とを出力するものである。
イン監視信号S4をチエツクすることによってメイン制
御部2Mの正常、異常を判断し、メイン制御部2Mの正
常、異常を判断した出力信号S5と、メイン制御部2M
が異常となったときに通常動作へ復帰させるメイン制御
信号S6とを出力するものである。
4は出力切換え制御部を示し、異常検出部3が出力する
出力信号(正常信号、異常信号) Ssに基づいてメイ
ン制御部2Mの制御信号S21、サブ制御部2Sの制御
信号S22のいずれか一方を選択する切換え信号S7を
出力するとともに、サブ制御部2Sの制御信号S22か
らメイン制御部2Mの制御信号S21へ切り換えるとき
のみ切換え信号S7を所定時間遅延させるものである。
出力信号(正常信号、異常信号) Ssに基づいてメイ
ン制御部2Mの制御信号S21、サブ制御部2Sの制御
信号S22のいずれか一方を選択する切換え信号S7を
出力するとともに、サブ制御部2Sの制御信号S22か
らメイン制御部2Mの制御信号S21へ切り換えるとき
のみ切換え信号S7を所定時間遅延させるものである。
5は出力切換え部を示し、出力切換え制御部4が出力す
る切換え信号S7に基づいてメイン制御部2Mが出力す
る制御信号S21またはサブ制御部2Sが出力する制御
信号S22を選択して出力信号S8とするものである。
る切換え信号S7に基づいてメイン制御部2Mが出力す
る制御信号S21またはサブ制御部2Sが出力する制御
信号S22を選択して出力信号S8とするものである。
なお、Ssはサブ制御部2Sからメイン制御部2Mへ出
力されるサブ監視信号を示す。
力されるサブ監視信号を示す。
第2図は第1図に示した出力切換え制御部4の構成を示
すブロック図である。
すブロック図である。
第2図において、第1図と同一部分には同一符号が付し
てあり、41は計時用の基準クロック信号S41を出力
する基準クロック発生回路、42はレジスタを示し、予
めメイン制御部(2M)が1通りプログラムを実行でき
る時間、すなわち遅延時間に相当する値TLDを格納す
るものである。
てあり、41は計時用の基準クロック信号S41を出力
する基準クロック発生回路、42はレジスタを示し、予
めメイン制御部(2M)が1通りプログラムを実行でき
る時間、すなわち遅延時間に相当する値TLDを格納す
るものである。
43は再スタート可能なリトリガブル・ワンショット・
タイマを示し、ロード端子LDに異常検出部3の出力信
号S5が供給され、クロック端子CKに基準クロック発
生回路41が出力する基準クロック信号841が供給さ
れ、データ端子りにレジスタ42が接続されている。
タイマを示し、ロード端子LDに異常検出部3の出力信
号S5が供給され、クロック端子CKに基準クロック発
生回路41が出力する基準クロック信号841が供給さ
れ、データ端子りにレジスタ42が接続されている。
第3図は第2図に示した出力切換え部4の各部の信号を
示す波形図である。
示す波形図である。
次に、上記実施例の動作について説明する。
上記実施例において、入力系1からの入力信号S1に基
づいてメイン制御部2M、サブ制御部2Sは、出力系6
を制御するだめの制御信号821、S22を出力する。
づいてメイン制御部2M、サブ制御部2Sは、出力系6
を制御するだめの制御信号821、S22を出力する。
このような制御状態において、メイン制御部2Mが出力
するメイン監視信号S4をチエツクしている異常検出部
3がメイン制御部2Mを正常であると判断すると、異常
検出部3はメイン制御部2Mが正常である出力信号(正
常信号) Ssを出力し、異常検出部3がメイン制御部
2Mを異常であると判断すると、異常検出部3はメイン
制御部2Mが異常である出力信号(異常信号) Ssお
よびメイン制御部2Mを通常動作へ復帰させるメイン復
帰信号S6を出力する。
するメイン監視信号S4をチエツクしている異常検出部
3がメイン制御部2Mを正常であると判断すると、異常
検出部3はメイン制御部2Mが正常である出力信号(正
常信号) Ssを出力し、異常検出部3がメイン制御部
2Mを異常であると判断すると、異常検出部3はメイン
制御部2Mが異常である出力信号(異常信号) Ssお
よびメイン制御部2Mを通常動作へ復帰させるメイン復
帰信号S6を出力する。
したがって、出力切換え制御部4のリトリガブル・ワン
ショット・タイマ43のロード端子LDにハイレベルの
メイン制御部2Mが異常である出力信号Ss (第3図
(b))が供給されると、リトリガブル・ワンショット
・タイマ43はレジスタ42から遅延時間に相当する値
TLD (第3図(C))を内部カウンタに取り込むが
、出力信号S5がノ・イレベルの間はカウント値をカウ
ント・ダウンせず、メイン制御部2Mが正常であるロー
レベルの出力信号S5になると、基準クロック発生回路
41が出力する計時用の基準クロック信号841 (
第3図(a))によってカウント値がゼロになるまでカ
ウント・ダウンさせられる。
ショット・タイマ43のロード端子LDにハイレベルの
メイン制御部2Mが異常である出力信号Ss (第3図
(b))が供給されると、リトリガブル・ワンショット
・タイマ43はレジスタ42から遅延時間に相当する値
TLD (第3図(C))を内部カウンタに取り込むが
、出力信号S5がノ・イレベルの間はカウント値をカウ
ント・ダウンせず、メイン制御部2Mが正常であるロー
レベルの出力信号S5になると、基準クロック発生回路
41が出力する計時用の基準クロック信号841 (
第3図(a))によってカウント値がゼロになるまでカ
ウント・ダウンさせられる。
しかし、リトリガブル・ワンショット・タイマ43がカ
ウント値をゼロにする前に出力信号S5が7・イレペル
になると、レジスタ42から遅延時間に相当する値TL
Dを内部カウンタに再び取り込み、カウント・ダウンを
再スタートさせる。
ウント値をゼロにする前に出力信号S5が7・イレペル
になると、レジスタ42から遅延時間に相当する値TL
Dを内部カウンタに再び取り込み、カウント・ダウンを
再スタートさせる。
上述のように、リトリガブル・ワンショット・タイマ4
3は動作するため、カウント値がゼロでないことを検出
して出力される出力端子OUTからの切換え信号87
(第3図(d))は、再スタートがかからなければ、出
力信号S5がローレベルになってから遅延時間が経過す
るまでの間ノ・イレベルを出力してサブ制御部2Sの制
御信号S22を選択させる0 しかし、再スタートがかかれば、それ以前のハイレベル
の期間に今回の分が加えられるため、益々長いハイレベ
ルが出力されてサブ制御部2Sの制御信号S22を選択
させる。
3は動作するため、カウント値がゼロでないことを検出
して出力される出力端子OUTからの切換え信号87
(第3図(d))は、再スタートがかからなければ、出
力信号S5がローレベルになってから遅延時間が経過す
るまでの間ノ・イレベルを出力してサブ制御部2Sの制
御信号S22を選択させる0 しかし、再スタートがかかれば、それ以前のハイレベル
の期間に今回の分が加えられるため、益々長いハイレベ
ルが出力されてサブ制御部2Sの制御信号S22を選択
させる。
以後の動作および他の動作は前述の従来例で説明した動
作と同様である。
作と同様である。
上述のように、上記実施例によれば、異常検出部3の出
力信号S5をリトリガブル・ワンショット・タイマ43
のロード端子LDに加え、出力端子OUTからの信号を
切換え信号S7とすることにより、制御システムが通常
動作へ復帰するタイミングを所定の時間だけ遅らせるこ
とができるため、遅延時間をメイン制御部2Mが安定す
る時間以上に設定することによって制御システムがハン
チングするのを防ぐことができる。
力信号S5をリトリガブル・ワンショット・タイマ43
のロード端子LDに加え、出力端子OUTからの信号を
切換え信号S7とすることにより、制御システムが通常
動作へ復帰するタイミングを所定の時間だけ遅らせるこ
とができるため、遅延時間をメイン制御部2Mが安定す
る時間以上に設定することによって制御システムがハン
チングするのを防ぐことができる。
なお、上記実施例では、タイマとしてリトリガブル・ワ
ンショット・タイマ43を用いた例で説明したが、他の
タイマでも同様の効果を得ることができる。
ンショット・タイマ43を用いた例で説明したが、他の
タイマでも同様の効果を得ることができる。
発明の効果
本発明は、上記実施例より明らかなように、サブ制御部
の制御信号からメイン制御部の制御信号を選択するとき
のみ出力切換え制御部の遅延時間だけタイミングを遅ら
せる構成としたので、メイン制御部の状態が遅延時間内
でノ・ンチングする場合はサブ制御部の制御信号に固定
できるため、制御システムの安定化、さらには信頼性を
向上させることができるという効果がある。
の制御信号からメイン制御部の制御信号を選択するとき
のみ出力切換え制御部の遅延時間だけタイミングを遅ら
せる構成としたので、メイン制御部の状態が遅延時間内
でノ・ンチングする場合はサブ制御部の制御信号に固定
できるため、制御システムの安定化、さらには信頼性を
向上させることができるという効果がある。
第1図は本発明の一実施例によるバックアップ機能付き
制御装置の構成を示すブロック図、第2図は第1図に示
した出力切換え制御部の構成を示すブロック図、第3図
は第2図に示した出力切換え制御部の動作を説明するだ
めの波形図、第4図は従来のバックアップ機能付き制御
装置の構成を示すブロック図である。 1・・・入力系、2M・・・メイン制御部、2S・・・
サブ制御部、3・・・異常検出部、4・・・出力切換え
制御部、5・・出力切換え部、6・・・出力系。
制御装置の構成を示すブロック図、第2図は第1図に示
した出力切換え制御部の構成を示すブロック図、第3図
は第2図に示した出力切換え制御部の動作を説明するだ
めの波形図、第4図は従来のバックアップ機能付き制御
装置の構成を示すブロック図である。 1・・・入力系、2M・・・メイン制御部、2S・・・
サブ制御部、3・・・異常検出部、4・・・出力切換え
制御部、5・・出力切換え部、6・・・出力系。
Claims (1)
- 入力系からの入力信号に基づいて制御信号を出力するメ
イン制御部およびサブ制御部と、前記メイン制御部の異
常を検出する異常検出部と、この異常検出部の出力信号
に基づいて前記メイン制御部、サブ制御部のいずれか一
方の制御信号を選択する切換え信号を出力するとともに
、前記サブ制御部の制御信号から前記メイン制御部の制
御信号へ切り換えるときのみ前記切換え信号を所定時間
遅延させる出力切換え制御部と、前記切換え信号に基づ
いて前記メイン制御部、サブ制御部のいずれか一方の制
御信号を選択して出力系へ供給する出力切換え部とを備
えたバックアップ機能付き制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10933888A JPH01279302A (ja) | 1988-05-02 | 1988-05-02 | バックアップ機能付き制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10933888A JPH01279302A (ja) | 1988-05-02 | 1988-05-02 | バックアップ機能付き制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01279302A true JPH01279302A (ja) | 1989-11-09 |
Family
ID=14507694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10933888A Pending JPH01279302A (ja) | 1988-05-02 | 1988-05-02 | バックアップ機能付き制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01279302A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007172486A (ja) * | 2005-12-26 | 2007-07-05 | Yokogawa Electric Corp | 制御装置 |
-
1988
- 1988-05-02 JP JP10933888A patent/JPH01279302A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007172486A (ja) * | 2005-12-26 | 2007-07-05 | Yokogawa Electric Corp | 制御装置 |
JP4600771B2 (ja) * | 2005-12-26 | 2010-12-15 | 横河電機株式会社 | 制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6670839B2 (en) | Clock monitoring apparatus | |
JPH01279302A (ja) | バックアップ機能付き制御装置 | |
US7064594B2 (en) | Pass gate circuit with stable operation in transition phase of input signal, self-refresh circuit including the pass gate circuit, and method of controlling the pass gate circuit | |
JP2508305B2 (ja) | 初期値決定装置 | |
JPH01276201A (ja) | バックアップ機能付き制御装置 | |
JP2959305B2 (ja) | 半導体記憶装置 | |
JP2567096B2 (ja) | 電源回路 | |
JPH01245322A (ja) | マイクロプロセッサの停電制御回路 | |
JPH07129278A (ja) | マルチプロセッサシステムのリセット制御回路 | |
JP2580673B2 (ja) | 電源制御装置 | |
JP2890611B2 (ja) | 切替回路 | |
JPH0675653A (ja) | 計算機冗長制御方式 | |
JPH01191918A (ja) | マイクロコンピュータ | |
KR0178720B1 (ko) | 공유메모리 제어장치 | |
KR100285311B1 (ko) | 초기클럭 안정화 공급장치 | |
JPS6016034B2 (ja) | リフレツシユの必要なメモリの情報保護方式 | |
JP2000163139A (ja) | タップ切換式節電装置 | |
JPH08263266A (ja) | バッファ回路 | |
JPH03238687A (ja) | Fifo制御回路 | |
JPS6373411A (ja) | クロツク供給装置 | |
JPS61243502A (ja) | 停電時の電源保持回路 | |
JPH02266269A (ja) | 異常検出回路 | |
JPH09212201A (ja) | 生産設備用制御回路 | |
JPS6188318A (ja) | マイクロコンピユ−タの時計機能 | |
JPS6093819A (ja) | クロツク切換回路 |