JPH01276760A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01276760A JPH01276760A JP10572788A JP10572788A JPH01276760A JP H01276760 A JPH01276760 A JP H01276760A JP 10572788 A JP10572788 A JP 10572788A JP 10572788 A JP10572788 A JP 10572788A JP H01276760 A JPH01276760 A JP H01276760A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor substrate
- substrate
- insulating film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 230000003647 oxidation Effects 0.000 claims abstract description 5
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 5
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000010030 laminating Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- -1 side Chemical compound 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 244000201986 Cassia tora Species 0.000 description 1
- 241000218645 Cedrus Species 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- NCAIGTHBQTXTLR-UHFFFAOYSA-N phentermine hydrochloride Chemical compound [Cl-].CC(C)([NH3+])CC1=CC=CC=C1 NCAIGTHBQTXTLR-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置に関し、
半導体基板中の表面濃度の変動をほとんどなくすことが
でき、特性を安定させることができる半導体装置を提供
することを目的とし、半導体基板上に熱酸化によって選
択的に形成された酸化膜と、該酸化膜上に設けられ、該
基板と電気的に分離された導体層と、該導体層を含む該
酸化膜上に設けられた絶縁膜を有するように構成する。
でき、特性を安定させることができる半導体装置を提供
することを目的とし、半導体基板上に熱酸化によって選
択的に形成された酸化膜と、該酸化膜上に設けられ、該
基板と電気的に分離された導体層と、該導体層を含む該
酸化膜上に設けられた絶縁膜を有するように構成する。
本発明は半導体装置に関し、詳しくは、特に特性を良好
にすることができる半導体装置に関するものである。
にすることができる半導体装置に関するものである。
現在用いられているラテラルｐｎｐ）ランジスタ（通常
バイポーラトランジスタに適用することができ、面積が
大きくなるが、作り易く耐圧性の点で優れている）や半
導体基板内に形成された高抵抗のトランジスタのように
、表面濃度が１０１７〜１０１１０ｌ９″の時、半導体
基板上にＣＶＤによる絶縁膜を形成すると、絶縁膜中の
固定電荷の影響により半導体基板中の表面濃度が変動（
不安定）し易く、ラテラルｐｎｐ トランジスタの特性
の変動や、抵抗の変動が問題になってしまう。具体的に
は絶縁膜中であたかも■の電荷が偏ってしまい（後工程
の熱等の影響と、電子と正孔の移動度の違いにより生じ
るものと推定される）、これにより半導体基板中のｅの
電荷が絶縁膜側にシフトして表面濃度が変動し易くなっ
てしまうものと推定される。
バイポーラトランジスタに適用することができ、面積が
大きくなるが、作り易く耐圧性の点で優れている）や半
導体基板内に形成された高抵抗のトランジスタのように
、表面濃度が１０１７〜１０１１０ｌ９″の時、半導体
基板上にＣＶＤによる絶縁膜を形成すると、絶縁膜中の
固定電荷の影響により半導体基板中の表面濃度が変動（
不安定）し易く、ラテラルｐｎｐ トランジスタの特性
の変動や、抵抗の変動が問題になってしまう。具体的に
は絶縁膜中であたかも■の電荷が偏ってしまい（後工程
の熱等の影響と、電子と正孔の移動度の違いにより生じ
るものと推定される）、これにより半導体基板中のｅの
電荷が絶縁膜側にシフトして表面濃度が変動し易くなっ
てしまうものと推定される。
したが４で、絶縁膜中の固定電荷の影響を半導体基板が
受けないような構造の半導体装置が望まれている。
受けないような構造の半導体装置が望まれている。
なお、ラテラルｐｎｐ）ランジスタのベースのところの
濃度は通常低（している（高くすると増幅率ｈＦＥが上
がらない）。
濃度は通常低（している（高くすると増幅率ｈＦＥが上
がらない）。
〔従来の技術］
第３図（ａ）、（ｂ）は従来の半導体装置の一例の構造
を示す断面図であり、第３図（ａ）はラテラルｐｎｐ）
ランジスタの構造を示しており、第３図（ｂ）は高抵抗
のトランジスタの構造を示している。
を示す断面図であり、第３図（ａ）はラテラルｐｎｐ）
ランジスタの構造を示しており、第３図（ｂ）は高抵抗
のトランジスタの構造を示している。
これらの図において、１は例えばＳｉからなり、導電型
が例えばｎ型の半導体基板で、表面濃度がＩＱ１９ｃｍ
−”以下（１０′７〜１０Ｉ９ｃ１ｎ−３）で低濃度に
なっている。２は例えばＳｉＯ□からなる酸化膜、４は
例えばＳｉ、Ｎ４からなる絶縁膜、５は導電型が例えば
ｐ型の基板拡散領域で、エミッタ領域、コレクタ領域が
形成されている。
が例えばｎ型の半導体基板で、表面濃度がＩＱ１９ｃｍ
−”以下（１０′７〜１０Ｉ９ｃ１ｎ−３）で低濃度に
なっている。２は例えばＳｉＯ□からなる酸化膜、４は
例えばＳｉ、Ｎ４からなる絶縁膜、５は導電型が例えば
ｐ型の基板拡散領域で、エミッタ領域、コレクタ領域が
形成されている。
なお、エミッタ領域とコレクタ領域との間の半導体基板
１にベース領域が形成されている。
１にベース領域が形成されている。
次に、第３図（ａ）に示す半導体装置の製造工程につい
て簡単に説明する。
て簡単に説明する。
まず、第３図（ａ）に示すように、例えば熱酸化により
半導体基板１上に酸化膜２を形成した後、例えばＣＶＤ
法により酸化膜２上に５ｔ３Ｎ４を堆積して絶縁膜４を
形成する。次いで、例えばドライエツチング（ウェット
エツチングでもよい）により絶縁膜４及び酸化膜２を選
択的にエツチングしてベース領域、エミッタ領域、コレ
クタ領域の各コンタクト領域を形成した後、例えばイオ
ン注入により基板拡散領域５を形成する。そして、ここ
では図示はしていないが通常行われている工程により各
コンタクト領域にメタル等の配線層をコンタクトするこ
とにより、半導体装置が完成する。なお、第３図（ｂ）
に示す高抵抗の半導体装置も同様な製造工程を経ること
により形成することができる。
半導体基板１上に酸化膜２を形成した後、例えばＣＶＤ
法により酸化膜２上に５ｔ３Ｎ４を堆積して絶縁膜４を
形成する。次いで、例えばドライエツチング（ウェット
エツチングでもよい）により絶縁膜４及び酸化膜２を選
択的にエツチングしてベース領域、エミッタ領域、コレ
クタ領域の各コンタクト領域を形成した後、例えばイオ
ン注入により基板拡散領域５を形成する。そして、ここ
では図示はしていないが通常行われている工程により各
コンタクト領域にメタル等の配線層をコンタクトするこ
とにより、半導体装置が完成する。なお、第３図（ｂ）
に示す高抵抗の半導体装置も同様な製造工程を経ること
により形成することができる。
しかしながら、このような従来の半導体装置にあっては
、半導体基板１中の表面濃度が絶縁膜４中の固定電荷の
影響を受けて変動し易く、特性が安定し難いという問題
点があった。具体的には、第４図に示すように絶縁膜４
中であたかも■の電荷が偏ってしまい（これは後工程の
熱等の影響と、電子と正孔の移動度の違いにより生じる
ものと推定される）、これにより半導体基板１中のｅの
電荷が絶縁膜４側にシフトして表面濃度が変動し易くな
ってしまうものと推定される。
、半導体基板１中の表面濃度が絶縁膜４中の固定電荷の
影響を受けて変動し易く、特性が安定し難いという問題
点があった。具体的には、第４図に示すように絶縁膜４
中であたかも■の電荷が偏ってしまい（これは後工程の
熱等の影響と、電子と正孔の移動度の違いにより生じる
ものと推定される）、これにより半導体基板１中のｅの
電荷が絶縁膜４側にシフトして表面濃度が変動し易くな
ってしまうものと推定される。
そこで本発明は、半導体基板中の表面濃度の変動をほと
んどなくすことができ、特性を安定させることができる
半導体装置を提供することを目的としている。
んどなくすことができ、特性を安定させることができる
半導体装置を提供することを目的としている。
本発明による半導体装置は上記目的達成のため、半導体
基板上に熱酸化によって選択的に形成された酸化膜と、
該酸化膜上に設けられ、該基板と電気的に分離された導
体層と、該導体層を含む該酸化膜上に設けられた絶縁膜
を有している。
基板上に熱酸化によって選択的に形成された酸化膜と、
該酸化膜上に設けられ、該基板と電気的に分離された導
体層と、該導体層を含む該酸化膜上に設けられた絶縁膜
を有している。
本発明では、基板と電気的に分離された導体層を含むよ
うに酸化膜上に絶縁膜が設けられる。
うに酸化膜上に絶縁膜が設けられる。
したがって、半導体基板中の表面濃度が絶縁膜中の固定
電荷の影響をほとんど受けず、変動し難（なる。
電荷の影響をほとんど受けず、変動し難（なる。
〔実施例］
第１図（ａ）、（ｂ）は本発明に係る半導体装置の一実
施例の構造を示す断面図であり、第１図（ａ）はラテラ
ルｐｎｐトランジスタの構造を示しており、第１図（ｂ
）は高抵抗のトランジスタの構造を示している。第２図
は一実施例の原理を説明するための図である。
施例の構造を示す断面図であり、第１図（ａ）はラテラ
ルｐｎｐトランジスタの構造を示しており、第１図（ｂ
）は高抵抗のトランジスタの構造を示している。第２図
は一実施例の原理を説明するための図である。
これらの図において、第３図（ａ）、（ｂ）と同一符号
は同一または相当部分を示し、３は例えば金属シリサイ
ドからなる低抵抗の導電層（本発明に係る導体層に該当
する）で、タングステンシリサイド、チタンシリサイド
あるいはモリブデンシリサイドのいずれの場合であって
もよく、この中で耐熱性の点ではタングステンシリ、サ
イド、モリブデンシリサイドが優れている。
は同一または相当部分を示し、３は例えば金属シリサイ
ドからなる低抵抗の導電層（本発明に係る導体層に該当
する）で、タングステンシリサイド、チタンシリサイド
あるいはモリブデンシリサイドのいずれの場合であって
もよく、この中で耐熱性の点ではタングステンシリ、サ
イド、モリブデンシリサイドが優れている。
なお、半導体基板１の表面濃度は１０”ｃｍ−’以下（
１０′７〜１０Ｉ１０ｌ９’）で低濃度になっている。
１０′７〜１０Ｉ１０ｌ９’）で低濃度になっている。
次に、第１図（ａ）に示す半導体装置の製造工程につい
て簡単に説明する。
て簡単に説明する。
酸化膜２ （膜厚が例えば１０００人くらい）、絶縁膜
４（膜厚が例えば５０００人くらい）及び基板拡散領域
５の形成方法は、第３図（ａ）に示した従来法とほぼ同
様であり、低抵抗の導電層３（膜厚が例えば２００人く
らい）は、例えばスパッタ法により酸化膜２上に形成す
ることができる。
４（膜厚が例えば５０００人くらい）及び基板拡散領域
５の形成方法は、第３図（ａ）に示した従来法とほぼ同
様であり、低抵抗の導電層３（膜厚が例えば２００人く
らい）は、例えばスパッタ法により酸化膜２上に形成す
ることができる。
すなわち、上記実施例では、低抵抗の導電層３と基板１
と電気的に分離されており、低抵抗の導電Ｎ３を含むよ
うに酸化膜２上に絶縁膜４を設けたので、半導体基板１
中の表面濃度が絶縁膜４中の固定電荷の影響をほとんど
受けなくなり、特性が安定するようになる。具体的には
第２図に示すように、絶縁膜４中の固定電荷の影響をキ
ャンセルするのに十分なキャリアが低抵抗の導電層３中
にあるため、半導体基板１中のｅの電荷が絶縁膜４側に
ほとんどシフトしなくなり、半導体基板１中の表面濃度
が変動し難くなるものと推定される。
と電気的に分離されており、低抵抗の導電Ｎ３を含むよ
うに酸化膜２上に絶縁膜４を設けたので、半導体基板１
中の表面濃度が絶縁膜４中の固定電荷の影響をほとんど
受けなくなり、特性が安定するようになる。具体的には
第２図に示すように、絶縁膜４中の固定電荷の影響をキ
ャンセルするのに十分なキャリアが低抵抗の導電層３中
にあるため、半導体基板１中のｅの電荷が絶縁膜４側に
ほとんどシフトしなくなり、半導体基板１中の表面濃度
が変動し難くなるものと推定される。
なお、上記実施例では低抵抗の導電層３を金属シリサイ
ドで構成する場合について説明したが、本発明はこれに
限定されるものではなく、金属で構成する場合であって
もよく、この場合スパッタにより比較的低温で形成する
ことができ、上記実施例より低抵抗であるので、より薄
く形成して上記実施例と同様な効果を得ることができる
うえ、平坦化に有利である。また、金属ナイトライドで
構成してもよく、この場合スパッタにより形成すること
ができ、具体的にはタングステンナイトライド、チタン
ナイトライドで具体化できる。
ドで構成する場合について説明したが、本発明はこれに
限定されるものではなく、金属で構成する場合であって
もよく、この場合スパッタにより比較的低温で形成する
ことができ、上記実施例より低抵抗であるので、より薄
く形成して上記実施例と同様な効果を得ることができる
うえ、平坦化に有利である。また、金属ナイトライドで
構成してもよく、この場合スパッタにより形成すること
ができ、具体的にはタングステンナイトライド、チタン
ナイトライドで具体化できる。
本発明によれば、半導体基板中の表面濃度の変動をほと
んどな（すことができ、特性を安定させることができる
という効果がある。
んどな（すことができ、特性を安定させることができる
という効果がある。
第１図は本発明に係る半導体装置の一実施例の構造を示
す断面図、 第２図は一実施例の原理を説明する図、第３図は従来の
半導体装置の一例の構造を示す断面図、 第４図は従来例の課題を説明する図である。 １・・・・・・半導体基板、 ２・・・・・・酸化膜、 ３・・・・・・低抵抗の導電層、 ４・・・・・・絶縁膜、 ５・・・・・・基板拡散領域。 −寅諸づ列の叫哉江示す顆面図 第１図 一吏施伊」の原理Σ概明丁３図 第２図 七杉々列の錨造Σ示す願ｌｆＩ図 第３図 むイ列Ｏ哉閂頃玉説ｅ月才ろ図 第４図
す断面図、 第２図は一実施例の原理を説明する図、第３図は従来の
半導体装置の一例の構造を示す断面図、 第４図は従来例の課題を説明する図である。 １・・・・・・半導体基板、 ２・・・・・・酸化膜、 ３・・・・・・低抵抗の導電層、 ４・・・・・・絶縁膜、 ５・・・・・・基板拡散領域。 −寅諸づ列の叫哉江示す顆面図 第１図 一吏施伊」の原理Σ概明丁３図 第２図 七杉々列の錨造Σ示す願ｌｆＩ図 第３図 むイ列Ｏ哉閂頃玉説ｅ月才ろ図 第４図
Claims (2)
- （１）半導体基板上に熱酸化によって選択的に形成され
た酸化膜と、 該酸化膜上に設けられ、該基板と電気的に分離された導
体層と、 該導体層を含む該酸化膜上に設けられた絶縁膜を有する
ことを特徴とする半導体装置。 - （２）導体層が金属シリサイド、金属あるいは金属ナイ
トライドから構成されるものであることを特徴とする請
求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63105727A JP2843569B2 (ja) | 1988-04-28 | 1988-04-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63105727A JP2843569B2 (ja) | 1988-04-28 | 1988-04-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01276760A true JPH01276760A (ja) | 1989-11-07 |
| JP2843569B2 JP2843569B2 (ja) | 1999-01-06 |
Family
ID=14415333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63105727A Expired - Fee Related JP2843569B2 (ja) | 1988-04-28 | 1988-04-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2843569B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS495580A (ja) * | 1972-05-04 | 1974-01-18 | ||
| JPS50131774A (ja) * | 1974-04-05 | 1975-10-18 | ||
| JPS54131479U (ja) * | 1979-03-20 | 1979-09-12 | ||
| JPS60103661A (ja) * | 1983-11-11 | 1985-06-07 | Hitachi Ltd | 半導体集積回路装置 |
| JPS63125A (ja) * | 1986-04-02 | 1988-01-05 | テキサス インスツルメンツ インコ−ポレイテツド | パッシベーション膜およびその作製方法 |
-
1988
- 1988-04-28 JP JP63105727A patent/JP2843569B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS495580A (ja) * | 1972-05-04 | 1974-01-18 | ||
| JPS50131774A (ja) * | 1974-04-05 | 1975-10-18 | ||
| JPS54131479U (ja) * | 1979-03-20 | 1979-09-12 | ||
| JPS60103661A (ja) * | 1983-11-11 | 1985-06-07 | Hitachi Ltd | 半導体集積回路装置 |
| JPS63125A (ja) * | 1986-04-02 | 1988-01-05 | テキサス インスツルメンツ インコ−ポレイテツド | パッシベーション膜およびその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2843569B2 (ja) | 1999-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4769687A (en) | Lateral bipolar transistor and method of producing the same | |
| KR900003835B1 (ko) | 반도체 장치(半導體裝置) | |
| US4511912A (en) | Semiconductor element | |
| US4686557A (en) | Semiconductor element and method for producing the same | |
| US4109273A (en) | Contact electrode for semiconductor component | |
| JPH01276760A (ja) | 半導体装置 | |
| JPH07130898A (ja) | 半導体装置およびその製造方法 | |
| JP3149513B2 (ja) | 半導体装置 | |
| JPS61129867A (ja) | 半導体装置 | |
| JPS625657A (ja) | 半導体集積回路装置 | |
| JPS61269373A (ja) | 半導体装置 | |
| JPH0366157A (ja) | 半導体集積回路装置 | |
| JPS6322068B2 (ja) | ||
| JPS58164241A (ja) | 半導体装置の製造方法 | |
| JPH05109748A (ja) | 半導体装置およびその製造方法 | |
| JPH0258367A (ja) | 半導体装置 | |
| JP2002222938A (ja) | 半導体装置 | |
| JPS6010778A (ja) | 半導体装置及びその製造方法 | |
| JPS6031105B2 (ja) | 半導体装置 | |
| JPH06291132A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH02265247A (ja) | 半導体装置 | |
| JPS5875870A (ja) | 半導体装置 | |
| JPH0587187B2 (ja) | ||
| JPS6222479A (ja) | 高速スイツチング・バイポ−ラ・トランジスタ構造とその製法 | |
| JPS6129171A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |