JPS6322068B2 - - Google Patents
Info
- Publication number
- JPS6322068B2 JPS6322068B2 JP54136851A JP13685179A JPS6322068B2 JP S6322068 B2 JPS6322068 B2 JP S6322068B2 JP 54136851 A JP54136851 A JP 54136851A JP 13685179 A JP13685179 A JP 13685179A JP S6322068 B2 JPS6322068 B2 JP S6322068B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- layer
- semiconductor device
- electrode
- buried layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 description 12
- 239000002184 metal Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかり、とく
に半導体基板上にコンデンサーを具備する半導体
装置の製造方法に関する。
に半導体基板上にコンデンサーを具備する半導体
装置の製造方法に関する。
従来、半導体装置上のコンデンサの構造は、絶
縁分離された領域上に絶縁分離領域内と同伝導型
の濃い拡散によつて形成された電極と、該拡散層
と絶縁物を介して金属などによりもう一方の電極
を形成した構造となつている。かかる構造による
と比較的静電容量の大きなコンデンサーを得よう
とすると、コンデンサーの面積が半導体基板上に
占める割り合いが大きくなり半導体装置の面積が
大きくなる欠点があつた。また、絶縁膜を薄くし
て容量を増すことも出来るが、耐圧などの問題が
生じ限度があつた。特に、集積回路型演算増巾器
の位相補正コンデンサーは半導体装置上大きな面
積を必要としていた。
縁分離された領域上に絶縁分離領域内と同伝導型
の濃い拡散によつて形成された電極と、該拡散層
と絶縁物を介して金属などによりもう一方の電極
を形成した構造となつている。かかる構造による
と比較的静電容量の大きなコンデンサーを得よう
とすると、コンデンサーの面積が半導体基板上に
占める割り合いが大きくなり半導体装置の面積が
大きくなる欠点があつた。また、絶縁膜を薄くし
て容量を増すことも出来るが、耐圧などの問題が
生じ限度があつた。特に、集積回路型演算増巾器
の位相補正コンデンサーは半導体装置上大きな面
積を必要としていた。
本発明の目的は、上記の欠点を除去し小面積で
容量の大きなコンデンサーを具備している半導体
装置の製造方法を提供することにある。
容量の大きなコンデンサーを具備している半導体
装置の製造方法を提供することにある。
本発明の半導体装置の製造方法のコンデンサー
では、半導体基板上の分離領域内に形成された溝
上の絶縁分離領域内と同伝型の濃い拡散層を一方
の電極として、該拡散層と絶縁物を介して金属な
どによりもう一方の電極を形成した構造となつて
いる。したがつて、溝の側面により従来の構造の
ものに比して半導体基板上に占めるコンデンサの
面積に対してコンデンサーの電極有効面積が広く
なつて静電容量が増すことになる。又、従来の構
造のものに比してコンデンサーの占める割り合い
を縮小出来ることになり半導体装置のチツプ面積
を縮小出来る。
では、半導体基板上の分離領域内に形成された溝
上の絶縁分離領域内と同伝型の濃い拡散層を一方
の電極として、該拡散層と絶縁物を介して金属な
どによりもう一方の電極を形成した構造となつて
いる。したがつて、溝の側面により従来の構造の
ものに比して半導体基板上に占めるコンデンサの
面積に対してコンデンサーの電極有効面積が広く
なつて静電容量が増すことになる。又、従来の構
造のものに比してコンデンサーの占める割り合い
を縮小出来ることになり半導体装置のチツプ面積
を縮小出来る。
次に、本発明について図面を参照して説明す
る。
る。
第１図は従来の半導体装置上に形成されたコン
デンサーである。第１図において１はＰ型半導体
基板、２はＮ型のエピタキシヤル層、３は絶縁分
離の為のP+型の拡散層、４はコンデンサーの一
方の電極であるN+型の拡散層である。また、５
は絶縁膜で６がコンデンサーのもう一方の電極で
ある金属膜であり、７はN+部電極の配線取り出
し用の金属配線である。ここで、コンデンサーの
電極間の絶縁膜は他の領域より薄くなつている。
これはコンデンサーの静電容量を有効に持てるよ
うに制御されているからである。かかる構造によ
つてコンデンサーを形成すると、静電容量を増大
させる為には、絶縁膜厚は耐圧などにより制限が
あるのでコンデンサーの電極を広げるしかなくコ
ンデンサー全体の面積が大きくなるしかない。
デンサーである。第１図において１はＰ型半導体
基板、２はＮ型のエピタキシヤル層、３は絶縁分
離の為のP+型の拡散層、４はコンデンサーの一
方の電極であるN+型の拡散層である。また、５
は絶縁膜で６がコンデンサーのもう一方の電極で
ある金属膜であり、７はN+部電極の配線取り出
し用の金属配線である。ここで、コンデンサーの
電極間の絶縁膜は他の領域より薄くなつている。
これはコンデンサーの静電容量を有効に持てるよ
うに制御されているからである。かかる構造によ
つてコンデンサーを形成すると、静電容量を増大
させる為には、絶縁膜厚は耐圧などにより制限が
あるのでコンデンサーの電極を広げるしかなくコ
ンデンサー全体の面積が大きくなるしかない。
それに対して、第２図乃至第５図は本発明に関
連する技術を説明する参考例の半導体装置のコン
デンサーの構造は第２図の様に半導体基板上に形
成された溝上にコンデンサーを形成している。各
部の記号は第１図と同じである。第２図の例は半
導体基板の主面を＜100＞として、＜111＞面のエ
ツチングレートが早いことを利用してＶ字型溝を
作つた例である。この構造によると従来の構造の
ものに比してコンデンサーの半導体装置上に占め
る面積は同じでも約1.6倍の静電容量を得られる。
また第３図は通常の＜111＞面を主面とする半導
体基板による例で、エツチングにより長方形型の
溝を形成してコンデンサーを形成している。第３
図中の記号も第１図と同じである。この場合は側
面の電極面積の分だけ従来の構造のものより容量
が大きくなつている。第４図は、第３図の側面に
テーパーを付けて電極金属の断切れを防止してい
る例である。第４図中の記号も第１図と同じであ
る。また第５図は、第３図の型のコンデンサーを
複数並列に接続して静電容量の大きなコンデンサ
ーを形成している例である。第５図中の記号も第
１図と同じである。第６図は本発明の一実施例の
製造方法で得られる半導体装置のコンデンサーで
ある。通常バイポーラ型集積回路の製造工程で
NPNトランジスターのコレクタ直列抵抗を下げ
る為エピタキシヤル層成長前にN+の埋込拡散を
行うが、この時コンデンサーの電極の下にもN+
の埋込拡散層８を入れてN+埋込層形成時出来る
N+埋込層上に出来る段差の凹部を利用している
例である。このような凹部は、通常半導体基板上
の熱酸化膜をN+埋込み拡散をする領域だけエツ
チングするが、このさい半導体基板も一部オーバ
ーエツチングされる為生じる。埋込拡散時生じた
凹部はエピタキシヤル成長層２を成長後も表面に
残るのでこの凹部上にコンデンサーの電極を形成
した例が第６図である。尚、第１図〜第６図でＰ
型、Ｎ型を入れ換えてもよい。
連する技術を説明する参考例の半導体装置のコン
デンサーの構造は第２図の様に半導体基板上に形
成された溝上にコンデンサーを形成している。各
部の記号は第１図と同じである。第２図の例は半
導体基板の主面を＜100＞として、＜111＞面のエ
ツチングレートが早いことを利用してＶ字型溝を
作つた例である。この構造によると従来の構造の
ものに比してコンデンサーの半導体装置上に占め
る面積は同じでも約1.6倍の静電容量を得られる。
また第３図は通常の＜111＞面を主面とする半導
体基板による例で、エツチングにより長方形型の
溝を形成してコンデンサーを形成している。第３
図中の記号も第１図と同じである。この場合は側
面の電極面積の分だけ従来の構造のものより容量
が大きくなつている。第４図は、第３図の側面に
テーパーを付けて電極金属の断切れを防止してい
る例である。第４図中の記号も第１図と同じであ
る。また第５図は、第３図の型のコンデンサーを
複数並列に接続して静電容量の大きなコンデンサ
ーを形成している例である。第５図中の記号も第
１図と同じである。第６図は本発明の一実施例の
製造方法で得られる半導体装置のコンデンサーで
ある。通常バイポーラ型集積回路の製造工程で
NPNトランジスターのコレクタ直列抵抗を下げ
る為エピタキシヤル層成長前にN+の埋込拡散を
行うが、この時コンデンサーの電極の下にもN+
の埋込拡散層８を入れてN+埋込層形成時出来る
N+埋込層上に出来る段差の凹部を利用している
例である。このような凹部は、通常半導体基板上
の熱酸化膜をN+埋込み拡散をする領域だけエツ
チングするが、このさい半導体基板も一部オーバ
ーエツチングされる為生じる。埋込拡散時生じた
凹部はエピタキシヤル成長層２を成長後も表面に
残るのでこの凹部上にコンデンサーの電極を形成
した例が第６図である。尚、第１図〜第６図でＰ
型、Ｎ型を入れ換えてもよい。
以上のように、本発明の半導体装置の製造方法
によれば、小面積にて静電容量の大きなコンデン
サーを具備した半導体装置を提供することが出来
る。
によれば、小面積にて静電容量の大きなコンデン
サーを具備した半導体装置を提供することが出来
る。
第１図は従来の構造の半導体装置上のコンデン
サーを示す断面図である。第２図乃至第５図はそ
れぞれ本発明に関連する技術を説明する参考例、
第６図は本発明の製造方法の一実施例で得られる
半導体装置のコンデンサーを示す断面図である。 尚、図において、１……Ｐ型半導体基板、２…
…Ｎ型エピタキシヤル層、３……P+絶縁拡散層、
４……N+拡散層でコンデンサーの電極、５……
絶縁膜層、６……金属膜でコンデンサーの電極、
７……N+拡散電極の取り出し用の金属膜配線層、
８……N+埋込み拡散層である。
サーを示す断面図である。第２図乃至第５図はそ
れぞれ本発明に関連する技術を説明する参考例、
第６図は本発明の製造方法の一実施例で得られる
半導体装置のコンデンサーを示す断面図である。 尚、図において、１……Ｐ型半導体基板、２…
…Ｎ型エピタキシヤル層、３……P+絶縁拡散層、
４……N+拡散層でコンデンサーの電極、５……
絶縁膜層、６……金属膜でコンデンサーの電極、
７……N+拡散電極の取り出し用の金属膜配線層、
８……N+埋込み拡散層である。
Claims (1)
- １ 半導体基板と、基板の所定領域に設けられた
埋込層と、埋込層をふくむ基板表面に設けたエピ
タキシヤル層と、埋込層をふくみ前記エピタキシ
ヤル層を複数の島領域に分ける絶縁層を有する半
導体装置において、コンデンサーを形成する島領
内に他の島領域の埋込層形成と同時に平面的に不
連続な領域からなる埋込層を形成し、前記不連続
な埋込層表面に形成される凹凸を有するエピタキ
シヤル層表面に絶縁層膜を介してコンデンサーの
電極を形成することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13685179A JPS5660045A (en) | 1979-10-23 | 1979-10-23 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13685179A JPS5660045A (en) | 1979-10-23 | 1979-10-23 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5660045A JPS5660045A (en) | 1981-05-23 |
| JPS6322068B2 true JPS6322068B2 (ja) | 1988-05-10 |
Family
ID=15184980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13685179A Granted JPS5660045A (en) | 1979-10-23 | 1979-10-23 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5660045A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59184555A (ja) * | 1983-04-02 | 1984-10-19 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路装置およびその製造方法 |
| KR101015009B1 (ko) * | 2008-04-18 | 2011-02-16 | 주식회사 케이이씨 | 커패시터 및 그 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5269589A (en) * | 1975-12-08 | 1977-06-09 | Hitachi Ltd | Semiconductor capacity element |
| JPS5376686A (en) * | 1976-12-17 | 1978-07-07 | Nec Corp | Semiconductor device |
-
1979
- 1979-10-23 JP JP13685179A patent/JPS5660045A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5269589A (en) * | 1975-12-08 | 1977-06-09 | Hitachi Ltd | Semiconductor capacity element |
| JPS5376686A (en) * | 1976-12-17 | 1978-07-07 | Nec Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5660045A (en) | 1981-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5449946A (en) | Semiconductor device provided with isolation region | |
| JPS6119145A (ja) | 半導体装置の製造方法 | |
| KR950006472B1 (ko) | 반도체기억장치 | |
| JPS6321351B2 (ja) | ||
| US4425379A (en) | Polycrystalline silicon Schottky diode array | |
| US4825281A (en) | Bipolar transistor with sidewall bare contact structure | |
| JPS60194558A (ja) | 半導体装置の製造方法 | |
| US4430793A (en) | Method of manufacturing a semiconductor device utilizing selective introduction of a dopant thru a deposited semiconductor contact layer | |
| US4628339A (en) | Polycrystalline silicon Schottky diode array | |
| US4109273A (en) | Contact electrode for semiconductor component | |
| JPS6322068B2 (ja) | ||
| JPS6048111B2 (ja) | 不揮発性半導体記憶装置 | |
| US3718843A (en) | Compact semiconductor device for monolithic integrated circuits | |
| JPS6155775B2 (ja) | ||
| JP2826405B2 (ja) | 半導体装置 | |
| JPS60144961A (ja) | 半導体集積回路 | |
| JPS60211969A (ja) | 半導体装置 | |
| JP2613939B2 (ja) | 半導体装置 | |
| KR930000714B1 (ko) | 반도체 집적회로의 구조 및 제조방법 | |
| JPH01286356A (ja) | 半導体集積回路 | |
| KR930015051A (ko) | 바이폴라 트랜지스터 제조방법 | |
| JPS60226186A (ja) | 半導体装置 | |
| JPS6258670A (ja) | 半導体装置の製造方法 | |
| JPS5895837A (ja) | 半導体集積回路装置 | |
| JPH02102554A (ja) | 半導体集積回路 |