JPH01272107A - 薄膜形成方法 - Google Patents

薄膜形成方法

Info

Publication number
JPH01272107A
JPH01272107A JP10176588A JP10176588A JPH01272107A JP H01272107 A JPH01272107 A JP H01272107A JP 10176588 A JP10176588 A JP 10176588A JP 10176588 A JP10176588 A JP 10176588A JP H01272107 A JPH01272107 A JP H01272107A
Authority
JP
Japan
Prior art keywords
thin film
crystal silicon
crystal
film
silicon thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10176588A
Other languages
English (en)
Inventor
Satoshi Takenaka
敏 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10176588A priority Critical patent/JPH01272107A/ja
Publication of JPH01272107A publication Critical patent/JPH01272107A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、石英基板のような透明性絶縁基板上に単結晶
シリコンシートを形成し、該単結晶シリコンシートを核
として結晶成長させ透明性絶縁基板上に結晶粒径が大き
く、しかも結晶方位がそろった高品質のシリコン薄膜を
形成する薄膜形成方法に関する。
〔従来の技術〕
絶縁膜上に、結晶粒径の大きな多結晶シリコン薄膜ある
いは、単結晶シリコン薄膜を形成する方法は、S OI
 (5ilicon on’ In5ulator)技
術として知られている。(参考文献、SOI構造形成技
術、産業図書)大きく分類すると、再結晶化法、エピタ
キシャル成長法、絶縁層埋込み法、貼り合わせ法という
方法がある。再結晶化法にはレーザービームアニールあ
るいは電子ビームアニールによりシリコンを溶融再結晶
化させる方法と、溶融する温度までは上げずに再結晶化
させる固相成長法の2つに分類される。再結晶化法は透
明性絶縁基板上にも単結晶シリコン薄膜と同等の膜が形
成される点で注目される。一方貼り合せ法は、2枚の5
i02膜でおおわれた単結晶シリコンウェハを重ね合せ
、密着し、酸素雰囲気巾約700℃で熱処理することに
よりS i O2同士が接合することを利用し、前記2
枚のうちのどちらか一枚の単結晶シリコンウェハを薄膜
化して、SOI基板を形成するという技術である。
〔本発明が解決しようとする課題〕
前記再結晶化法においては、再結晶化の為の単結晶シリ
コンシートを透明絶縁基板上にいかに形成するかが大き
な問題となる。単結晶シリコンシートがない場合には、
シリコン膜中にランダムに存在する核の為に数多くの結
晶粒が成長し、該結晶粒のひとつひとつは大きく成長し
ない、結晶方位もそろはない。また結晶粒の成長がラン
ダムな為に、得られた再結晶化シリコン薄膜のどこに結
晶粒界が存在するのかまったくわからない、従って、こ
のような再結晶化シリコン薄膜を用いてTP T(Th
1n rili Transistor)を作製した場
合には、同一基板内での特性のバラツキが著しく実用不
可能となる。
石英基板に単結晶シリコンウェハを接合し、該単結晶シ
リコンウェハを研磨して薄膜化し、そのままでSO■基
板とする方法もあるが、これではシリコン薄膜の膜厚制
御がむずかしい。単結晶シリコンウェハは厚さは少なく
とも数百μm以上はある。TPTあるいはMOS (M
etal 0xide 5eii−Conductor
 )の能動部としては厚くても数千A程度、できれば数
百人程度の薄膜が特性の点から望ましい、ウェハ全面に
わたって数百μmもある単結晶シリコンウェハを均一に
数百人まで研磨することは非常にむずかしい、現状では
2インチ径のウェハで、膜厚が1μm厚制御で1.3μ
m±0゜4μmまでバラクいているということが報告さ
れている。これでは大面積基板を作ることは、もちろん
小面積基板でさえも実用不可能である。
本発明は、上記のような貼り合わせ法を応用し、石英基
板のような透明性絶縁基板上に再結晶化の為の単結晶シ
リコンシートの形成方法を提案し、大面積にわたり、結
晶方位が均一で、結晶粒径の大きな高品質の再結晶化シ
リコン薄膜を形成することを目的とする。
〔課題を解決するための手段〕
本発明の薄膜形成方法は、5i02膜でおおわれた単結
晶シリコンウェハの表面と、5iO2Jliでおおわれ
た透明性絶縁基板の表面とを密着させ、接合する第一の
工程と、前記単結晶シリコンウェハを薄膜化する第二の
工程と、フォトリングラフィ法により該薄膜化された単
結晶シリコンウェハをパターニングし、島状単結晶シリ
コン薄膜シートを形成する第三の工程と、シリコン薄膜
を堆積させる第四の工程と、前記第三の工程で形成され
た島状単結晶シリコン薄膜シートを核とし、前記シリコ
ン薄膜を結晶成長させて再結晶化シリコン薄膜を形成す
る第五の工程を少なくとも有することを特徴とする。
〔実 施 例〕
本発明の実施例を第1図に従って説明する。単結晶シリ
コンウェハ1−1をSiO2膜1−2でおおう。
また石英基板あるいはサファイヤ基板などの透明性絶縁
基板1−3をSiO2膜でおおう、前記SiO2膜1−
2と1−4とは同一の方法で形成したほうが良い、減圧
CVD法、常圧CVD法、プラズマCVD法ECRプラ
ズマCVD法、光CVD法、真空蒸着法、スパッタ法な
どの方法がある。膜厚は約1μm以下が適当である。前
記2枚の基板を第1図<a)に示すように重ね合わせ、
密着させる。真空雰囲気では良好な密着性が得られる。
そして酸素雰囲気中に配置し、700°Cがら1200
°C程度の熱処理を行なうことにより5i02JIG!
同±1−2と1−4との密着界面が接合し、前記単結晶
シリコンウェハ1−1と前記透明性絶縁基板1−3との
接合が完了される。接合機構についてはrsOI構造形
成技術産業図書版」に説明されているのでここでは省略
する。前記単結晶シリコンウェハ1−1の結晶方位は、
所望の方位によって選ぶことができる。結晶成長が進み
やすいという点で(100)基板が適している。
次に第1図(b)に示すように単結晶シリコンウエバ1
−1の薄膜化工程に続く0通常の研磨方法を用いればよ
い、まず砥粒を用いて粗研磨し、ひきつづき鏡面研磨を
する。なるべく薄くなるまで行なう、できれば数千人ま
で、厚くとも数μm程度の薄さになるまで研磨する。そ
の後は、硝フヅ酸などでさらに化学的エツチングを行な
ってもよい。続いてフォトリソグラフィ法により薄膜化
された単結晶シリコンウェハをパターンニングし、島状
単結晶シリコンシート1−5を形成する。エツチングは
硝フッ酸を用いてもよいし、フレオンガスを用いたドラ
イエツチングでもよい、その様子を第1図(c)に示す
、前記島状単結晶シリコンシート1−5の該島状単結晶
シリコンシート間の距離1は、結晶成長させる場合の重
要なファクタとなるので後はどくわしく説明する。
この状態で前記島状単結晶シリコンシートの表面を清浄
化する工程が必要となる場合もある。これは後に行なわ
れる固相成長などの結晶成長が良好に進行させる為に効
果がある。アルカリ洗浄あるいはライトエツチングなど
の化学的清浄法の他にArビームによるスパッタリング
清浄法も効果がある。この工程は必゛要なければ行わな
くてもよい。
次に第1図(d)に示すようにシリコン薄till−6
を堆積させる。膜厚は数百環形度:厚くても数千A以下
とする。EB(電子ビーム)蒸着法あるいはスパッタ法
においては基板温度が約300℃以下で堆積膜は非晶質
シリコン薄膜となる。膜堆積中チャンバーの中は10−
6から10−”Torr以上の高真空に保ち堆積膜中へ
の不純物元素の混入を防ぐ、また水素元素も膜中に取り
込まれにくい。
プラズマCVD法はグロー放電分解法とも呼ばれるもの
である。この方法は太陽電池や光応答デバイスとなどの
非晶質シリコン薄膜堆積について有効な方法である。膜
中に多量の水素が含まれることが特徴8〜20atχ程
度の水素を取り込んでおり、ダングリングボンドなどの
欠陥を不活性化している。このままでは後に結晶成長さ
せる場合に、水素が脱離し欠陥が多量に残り基板と膜と
の密着性も低下することが予想される。そこで堆積の際
にSiH4ガス(シランガス)を希釈しないで用いるか
、あるいはArガス希釈とする。さらに基板温度は通常
より高い400°Cから500℃とする。このように堆
積膜中に取り込まれる水素量が極力少なくなる堆積条件
を設定し、膜堆積挟体々に水素を放出させる。300℃
から400℃の温度領域と約700°C付近の熱処理温
度において水素放出量のピークが存在することが知られ
ている。
従って、300℃から400℃で熱処理を行ない水素を
放出させさらに約700℃で熱処理を行なうという二段
階アニール方法、あるいは室温のアニール炉に基板をセ
ットし、室温から700℃程度まで徐々に温度を上げて
ゆく方法、など結晶成長工程にはいる前に水素放出処理
を行なう、光CVD法は、CVDガス雰囲気にCO2レ
ーザなどを照射し分解温度を低減させるものである。堆
積膜は非晶質シリコン薄膜あるいはシート付近はエピタ
キシャル成長する条件もある。減圧CVD法はシランガ
スの熱分解による成膜法である。堆積膜の膜質はガス温
度に強く依存しており、500℃から約550℃程度で
は非晶質シリコン薄膜、約550℃から700℃程度で
は多結晶シリコン薄膜が堆積する。シートが依存する場
合は約700℃以上の高温でエピタキシャル成長するこ
とが知られている。低温での堆積膜には水素が多少台ま
れているので必要ならばプラズマCVD法のところで述
べたような水素放出処理を行なう。
次に第1図(e)に示すように前記シリコン薄膜1−6
を結晶成長させる。方法としてはレーザービームアニー
ルあるいは電子ビームアニールによる溶融再結晶化法と
、溶融する温度までは上げずに再結晶化さぜる固相成長
法の2つに分類される。
前記シリコン薄膜1−6として多結晶シリコン薄膜を成
膜した場合には、前記溶融再結晶化法を採用する。結晶
粒界には妨害されない−様な結晶成長が進む、溶融再結
晶化法は、非晶質シリコン薄膜にも同様に適用できる。
一方、前記シリコン薄膜1−6として非晶質シリコン薄
膜を成膜した場合には、固相成長法を採用することが可
能となる0石英管による類アニールが便利である。アニ
ール雰囲気としては、N、ガス、H2ガス、Arガスな
どを用いる。真空雰囲気でアニールを行なってもよい、
固相成長アニール温度は500℃から700°Cとする
。このような低温では結晶成長しやすい結晶方位をもつ
結晶粒のみが成長し、ゆっくりと大きく成長する0例え
ば(100)方位の結晶が成長しやすい事が知られてい
る。従って前記単結晶シリコンウェハ1−1の結晶方位
を(100)に選べば、より結晶成長は進行しやすくな
る。もちろん他の方位を持つ単結晶シリコンウェハを用
いてもよい。
結晶相は前記島状単結晶シリコンシートから放射状に成
長してゆく、第1図(e)に示すように、隣り合う島状
単結晶シリコンシートを該として結晶成長した結晶相1
−7と1−8がぶつかりあったところに亜流界1−9が
形成される。第2図に、第1図(e)の平面図を示す。
固相成長が進行する限界がdとすれば前記島状単結晶シ
リコンシート1−5の間の距離を2dに設定する。TP
Tなどのデバイスは、亜流界1−9を除く結晶相1−7
あるいは1−8の領域に形成する0図中、2−1は島状
貼結晶シリコンシート、2−2は固相成長した結晶相、
2−3は亜流界である。
溶融再結晶化法など結晶成長が大面積にわたって進行す
る場合には、前記島状単結晶シリコンシートを基板の端
に細長く1個だけ形成すると効果的である。その様子を
第3図に示す、3−1は細長い島状単結晶シリコンシー
ト、3−2はシリコン薄膜、3−3は結晶成長相、3−
4は結晶相と非結晶相との境界線であり、図中の矢印は
結晶相の成長の進行方向を示している。
再結晶化シリコン薄膜の表面をなめらかにする為に、シ
リコン薄Jlil−6上に5i02あるいはSi3N4
あるいは5i02と5i3Naとの積層膜により形成し
たキャップ層を堆積させてから結晶成長工程を行っても
よい。
〔発明の効果〕
本発明によると従来透明性絶縁基板上に形成することが
むずかしかった単結晶シリコンシートを作ることが可能
となる。透明性絶縁基板の上に、単結晶シリコンウェハ
を接合し、該単結晶シリコンウェハを研磨や化学エツチ
ングにより薄膜化して単結晶シリコンシートとするので
、所望の結晶方位を得ることができる。シリコンウェハ
を用いるのでシートの結晶性としてはほぼ完璧である。
また従来透明性絶縁基板上に接合した単結晶ウェハを研
磨などで薄膜化した場合、ウェハ内でのの膜厚のバラツ
キが非常に大きく、これにTPTなどの半導体素子を作
製するとバラツキが非常に大きくなるという問題点があ
ったが、本発明によれば前記膜厚のバラツキが大きくて
もまったく問題ならなくなる。前述したように結晶成長
の核が単結晶シリコンウェハで作られたシートなどで、
その上に堆積されたシリコン薄膜の結晶成長は良好に進
行する。
従って、本発明にて得られた再結晶化シリコン薄膜でT
PTを作製すれば、高いON電流、小さいOFF電流、
高電界易動度といった単結晶シリコンデバイスの値に近
い特性が得られる0例えば、絶縁基板上でさえも遅延時
間の非常に小さいリングオシレータ回路を実現できる。
また、アクティブマトリックス基板へ応用すると走査速
度の高速化、駆動電圧の低減化、消費電流の低減化、あ
るいは各画素の駆動用シフトレジスタ回路を同一基板上
に設けるドライバー内蔵アクティブマトリックス基板の
実現に対して非常に大きな効果を有するものである。そ
の他に駆動回路内蔵密着イメージセンサ−の駆動回路部
への応用にも有効であり、高速読み取り、高解像度化、
カラー化などにも非常兎に効果的である。駆動電圧も低
減化できるので信頼性向上に対しても有効である。TP
Tばかりでなく、バイポーラトランジスタ、HBT(ヘ
テロ接合バイポーラトランジスタ)あるいは太陽電池へ
の応用に関しても非常に効果が大きいものである。
【図面の簡単な説明】
第1図(a)〜(e)は、本発明による再結晶化シリコ
ン薄膜を形成する工程断面図である。 第2図は、島状単結晶シリコンシートを複数個基板上に
設けた場合の実施例1の平面図である。 第3図は、角型基板上に1個の細長い単結晶シリコンシ
ートを基板端に設けた場合の実施例2の平面図である。 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉(他1名)第1図 第1図 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1.  SiO_2膜でおおわれた単結晶シリコンウェハの表
    面とSiO_2膜でおおわれた透明性絶縁基板の表面と
    を密着させ、接合する第一の工程と、前記単結晶シリコ
    ンウェハを薄膜化する第二の工程と、フオトリソグラフ
    ィ法により該薄膜化された単結晶シリコンウェハをパタ
    ーニングし、島状単結晶シリコン薄膜シートを形成する
    第三の工程と、シリコン薄膜を堆積させる第四の工程と
    、前記第三の工程で形成された島状単結晶シリコン薄膜
    シートを核とし、前記シリコン薄膜を結晶成長させて再
    結晶化シリコン薄膜を形成する第五の工程を少なくとも
    有することを特徴とする薄膜形成方法。
JP10176588A 1988-04-25 1988-04-25 薄膜形成方法 Pending JPH01272107A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10176588A JPH01272107A (ja) 1988-04-25 1988-04-25 薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10176588A JPH01272107A (ja) 1988-04-25 1988-04-25 薄膜形成方法

Publications (1)

Publication Number Publication Date
JPH01272107A true JPH01272107A (ja) 1989-10-31

Family

ID=14309322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10176588A Pending JPH01272107A (ja) 1988-04-25 1988-04-25 薄膜形成方法

Country Status (1)

Country Link
JP (1) JPH01272107A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100353721B1 (ko) * 1994-12-05 2003-01-30 스미토모덴키고교가부시키가이샤 단결정수정박막및그제조방법
JP2004158780A (ja) * 2002-11-08 2004-06-03 Seiko Epson Corp 半導体薄膜の製造方法、半導体装置の製造方法及び半導体装置、薄膜トランジスタの製造方法及び薄膜トランジスタ、集積回路、電気光学装置、電子機器
JP2007201502A (ja) * 2007-04-20 2007-08-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100353721B1 (ko) * 1994-12-05 2003-01-30 스미토모덴키고교가부시키가이샤 단결정수정박막및그제조방법
JP2004158780A (ja) * 2002-11-08 2004-06-03 Seiko Epson Corp 半導体薄膜の製造方法、半導体装置の製造方法及び半導体装置、薄膜トランジスタの製造方法及び薄膜トランジスタ、集積回路、電気光学装置、電子機器
JP4655448B2 (ja) * 2002-11-08 2011-03-23 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2007201502A (ja) * 2007-04-20 2007-08-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Similar Documents

Publication Publication Date Title
JPH0582442A (ja) 多結晶半導体薄膜の製造方法
JP2917392B2 (ja) 半導体装置の製造方法
JP3163822B2 (ja) トランジスタ及びその製造方法
JPH02103925A (ja) 半導体装置の製造方法
JPH02191320A (ja) 結晶物品及びその形成方法
JPH01272107A (ja) 薄膜形成方法
JP2000150835A (ja) 非単結晶シリコン薄膜の製造方法
JPH09162088A (ja) 半導体基板とその製造方法
JPH02143415A (ja) 単結晶シリコン膜の形成方法
JPH01270311A (ja) 薄膜形成方法
JPH04152624A (ja) 薄膜半導体装置の製造方法
JPH01270309A (ja) 薄膜形成方法
JP2001102304A (ja) 結晶性半導体薄膜とその製造方法、および薄膜トランジスタとその製造方法
JP2001250775A (ja) 半導体基板及び半導体装置及び半導体基板の製造方法及び半導体基板の製造治具及び半導体装置の製造治具
JP3333187B2 (ja) 薄膜半導体装置の製造方法
JPH09139499A (ja) 薄膜トランジスタの製造方法
JPH08250421A (ja) 半導体基板の製造方法および半導体基板
JPH0722315A (ja) 半導体膜の製造方法
JP2794833B2 (ja) 薄膜トランジスタの製造方法
JP2752164B2 (ja) 多結晶シリコン膜の製造方法
JPH0284772A (ja) 半導体装置の製造方法
JPH05102035A (ja) 半導体結晶の成長方法
JPH02140916A (ja) 薄膜トランジスタの製造方法
JPS61127117A (ja) 多結晶半導体薄膜の形成方法
JPWO2007086442A1 (ja) Soiウェーハの製造方法