JPH01268455A - スイッチング電源の入力電圧検出回路 - Google Patents
スイッチング電源の入力電圧検出回路Info
- Publication number
- JPH01268455A JPH01268455A JP9487188A JP9487188A JPH01268455A JP H01268455 A JPH01268455 A JP H01268455A JP 9487188 A JP9487188 A JP 9487188A JP 9487188 A JP9487188 A JP 9487188A JP H01268455 A JPH01268455 A JP H01268455A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- oscillation
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 30
- 238000001514 detection method Methods 0.000 claims description 21
- 238000004804 winding Methods 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 abstract description 22
- 238000009499 grossing Methods 0.000 abstract description 6
- 210000004899 c-terminal region Anatomy 0.000 abstract 1
- 238000000034 method Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910021549 Vanadium(II) chloride Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- ITAKKORXEUJTBC-UHFFFAOYSA-L vanadium(ii) chloride Chemical compound Cl[V]Cl ITAKKORXEUJTBC-UHFFFAOYSA-L 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、スイッチング電源の入力電源の電圧検出回路
に関する。
に関する。
スイッチング電源において、入力電源の電圧が定格範囲
以下となった場合、スイッチング制御が正常に行われず
、大電流が回路に流れることなどにより回路が撰焼する
場合がある。そこで入力電源の電圧検出回路を設け、ス
イッチング動作の制御を行う方法が知られている。
以下となった場合、スイッチング制御が正常に行われず
、大電流が回路に流れることなどにより回路が撰焼する
場合がある。そこで入力電源の電圧検出回路を設け、ス
イッチング動作の制御を行う方法が知られている。
しかしながら従来は、この入力電圧検出回路によって電
力が消費されスイッチング電源の変換効率が低下する場
合があった。 そこでこの発明の課題は、スイッチング電源回路におい
て、入力電源電圧が定格範囲内の時には電圧検出回路で
消費される電力を最小にすると共に、入力電源の投入時
のスイッチング開始電圧と電源断時のスイッチング停止
電圧に差を持たせたヒシテリシス回路を構成し、安定し
た人力電源の電圧検出を行うことにある。
力が消費されスイッチング電源の変換効率が低下する場
合があった。 そこでこの発明の課題は、スイッチング電源回路におい
て、入力電源電圧が定格範囲内の時には電圧検出回路で
消費される電力を最小にすると共に、入力電源の投入時
のスイッチング開始電圧と電源断時のスイッチング停止
電圧に差を持たせたヒシテリシス回路を構成し、安定し
た人力電源の電圧検出を行うことにある。
前記の課題を解決するために本発明の回路は、「入力直
流電圧（コンデンサ電圧ＶＣ１など）を第１のトランジ
スタ（スイッチングＦＥＴ４など）を介し繰返し開閉し
てトランス（３など）の１次巻線（３１など）に印加し
、これにより前記トランスの２次巻線（３２など）に発
生する電圧を整流して新たな直流電圧（直流比カフなど
）を得るスイッチング電源において、 前記入力直流電圧を分圧し比較用電圧（検出電圧ＶＡな
ど）を得る分圧抵抗（抵抗Ｒ１〜Ｒ３など）と、 前記比較用電圧が所定の電圧（（ＶＤＤ−ＶＩＢＥ）な
ど）を上回るか否かに応じてそれぞれオフ、オンする第
２のトランジスタ（Ｔｒｉなど）と、（端子Ｃ３などに
与えられる）該トランジスタのオフ、オン（の信号）に
応じて前記第１のトランジスタを駆動する発振電圧をそ
れぞれ発生、停止させるスイッチング制御回路（５など
）と、前記分圧抵抗における前記比較用電圧を得る側の
抵抗辺（Ｒ２，Ｒ３など）に含まれる部分抵抗（Ｒ３な
ど）と並列に接続されたトランジスタであって、前記第
２のトランジスタのオン、オフに応じてそれぞれオン、
オフせしめられる第３のトランジスタ（Ｔｒ２など）と
。 を備えた」ものとする。
流電圧（コンデンサ電圧ＶＣ１など）を第１のトランジ
スタ（スイッチングＦＥＴ４など）を介し繰返し開閉し
てトランス（３など）の１次巻線（３１など）に印加し
、これにより前記トランスの２次巻線（３２など）に発
生する電圧を整流して新たな直流電圧（直流比カフなど
）を得るスイッチング電源において、 前記入力直流電圧を分圧し比較用電圧（検出電圧ＶＡな
ど）を得る分圧抵抗（抵抗Ｒ１〜Ｒ３など）と、 前記比較用電圧が所定の電圧（（ＶＤＤ−ＶＩＢＥ）な
ど）を上回るか否かに応じてそれぞれオフ、オンする第
２のトランジスタ（Ｔｒｉなど）と、（端子Ｃ３などに
与えられる）該トランジスタのオフ、オン（の信号）に
応じて前記第１のトランジスタを駆動する発振電圧をそ
れぞれ発生、停止させるスイッチング制御回路（５など
）と、前記分圧抵抗における前記比較用電圧を得る側の
抵抗辺（Ｒ２，Ｒ３など）に含まれる部分抵抗（Ｒ３な
ど）と並列に接続されたトランジスタであって、前記第
２のトランジスタのオン、オフに応じてそれぞれオン、
オフせしめられる第３のトランジスタ（Ｔｒ２など）と
。 を備えた」ものとする。
スイッチング電源の入力電源の電圧を検出するために、
入力側の平滑コンデンサの両端電圧ＶＣＩを分圧し、検
出電圧を設定する抵抗Ｒ１〜Ｒ３と。 これらの抵抗により分圧された検出電圧ＶＡにより、Ｏ
Ｎ、ＯＦＦするトランジスタＴｒｉを設け、このトラン
ジスタＴｒｉのＯＮによりスイッチング制御回路５のＣ
Ｓ端子に発振不可、ＯＦＦにより発振可の信号を与える
。さらに、このトランジスタＴｒｉによりベース電流が
供給停止されＯＮ。 ＯＦＦするトランジスタＴｒ２を設け、このトランジス
タＴｒ２は、先の入力側の平滑コンデンサの両端電圧Ｖ
ＣＩを分圧する抵抗の一部Ｒ３をＯＮ状態で短絡し、分
圧比を変え発振開始電圧と発振停止電圧に差ΔＶＨを持
たせたシュミット回路を構成する。この構成で、定常の
発振状態にはこの２つのトランジスタＴｒｉ、Ｔｒ２は
ＯＦＦ状態にあるため、この検出回路で消費される電力
は最小となる。
入力側の平滑コンデンサの両端電圧ＶＣＩを分圧し、検
出電圧を設定する抵抗Ｒ１〜Ｒ３と。 これらの抵抗により分圧された検出電圧ＶＡにより、Ｏ
Ｎ、ＯＦＦするトランジスタＴｒｉを設け、このトラン
ジスタＴｒｉのＯＮによりスイッチング制御回路５のＣ
Ｓ端子に発振不可、ＯＦＦにより発振可の信号を与える
。さらに、このトランジスタＴｒｉによりベース電流が
供給停止されＯＮ。 ＯＦＦするトランジスタＴｒ２を設け、このトランジス
タＴｒ２は、先の入力側の平滑コンデンサの両端電圧Ｖ
ＣＩを分圧する抵抗の一部Ｒ３をＯＮ状態で短絡し、分
圧比を変え発振開始電圧と発振停止電圧に差ΔＶＨを持
たせたシュミット回路を構成する。この構成で、定常の
発振状態にはこの２つのトランジスタＴｒｉ、Ｔｒ２は
ＯＦＦ状態にあるため、この検出回路で消費される電力
は最小となる。
第１図は本発明の一実施例としての構成を示す回路図で
あり、図中（Ａ） 、 （Ｂ）はこのスイッチング電源
をそれぞれいわゆるフォワード型、フライバック型に構
成した場合のトランス３の２次回路を示している。 なおここでフォワード型とはトランス３の１次巻、１３
１に入力直流電圧が印加された際に、トランス３の２次
巻線３２に誘起する電圧を整流して直流出力電圧を得る
方式をいい、 フライバック型とはトランス３の１次巻線３１に印加さ
れた入力直流電圧がしゃ断された際にトランス３の２次
巻線３２に誘起する電圧を整流して直流出力電圧を得る
方式をいう。 同図において、１は交流入力、２はこの交流人力１を整
流するダイオードブリッジとしての１次側整流回路、Ｃ
Ｉはこの整流後の電圧を平滑する１次側平滑コンデンサ
である。なおここでコンデンサＣ１の両端電圧（コンデ
ンサ電圧とも呼ぶ）をＶＣＩとする。３はトランス、４
は１次側整流回路２の出力直流電圧（コンデンサ電圧）
ＶＣＩをスイッチング開閉し前記トランス３の１次巻線
３１に印加するスイッチングＦＥＴ、５はＦＥＴ４の開
閉を制御するスイッチング制御回路である。 この制御回路５においてＶＤＤは図外の適当な手段を介
して供給される駆動用電源、ＧＮＤはグランド電位、Ｃ
８はスイッチングの発振音、不可を制御する端子で、Ｃ
３がＨレベル（＃ＶＤＤ）で発振不可、Ｌレベル（！＝
ｉ０■）で発振可とする。 ６ （６１６２）はそれぞれフォワード型（同図（Ａ）
）。 フライバック型（同図（Ｂ））における２次側整流回路
であり、それぞれトランス３の２次巻線３２の発生電圧
を整流し平滑して直流用カフとして負荷に供給する。 ９の電圧検出回路は、−次側平滑コンデンサＣ１の両端
電圧ＶＣＩを検出しており、その検出した結果をスイッ
チング制御回路５のＣＳ端子に伝えている。 次に前記電圧検出回路９の動作について説明する。 （ｉ）電源投入直後（発振停止状態）：電源投入直後、
コンデンサＣ１はまだ充電が十分されていないため、コ
ンデンサ電圧ＶＣＩは低い、この場合ＶＣＩをＲ１，Ｒ
２，Ｒ３の抵抗で分圧した検出電圧ＶＡが、 ＶＤＤ−ＶＡ≧ＶＩＢＥ （但しＶＩＢＥはトランジスタＴｒｉがＯＮとなるベー
ス・エミッタ間電圧） （１）弐を満しているためＴｒｌにベース電流が流れＴ
ｒｌがＯＮ状態となる。さらにＴｒｉのＯＮによってト
ランジスタＴｒ２にベース電流が供給され、Ｔｒ２もＯ
Ｎ状態となり、制御回路５のＣＳ端子の電圧はほぼＶＤ
Ｄに等しく発振停止状態となり、ＦＥＴ４はＯＦＦ状態
にある。 （ｉｉ）入力直流電圧（コンデンサ電圧）ＶＣＩ確立後
： 電源投入後、コンデンサＣＩが徐々に充電されコンデン
サ電圧ＶＣＩを分圧した検出電圧ＶＡがＶ ＤＤ −Ｖ
Ａ ＜ Ｖ ＩＢＩＥ −一−−−−
−（２）上記（２）式を満足した時、トランジスタＴｒ
ｉがＯＦＦする。このＴｒｉがＯＦＦすると端子Ｃ３の
電圧はＬレベル（！＝ｉ０Ｖ）となり発振が可能となる
。このときトランジスタＴｒ２は、ＴｒｉがＯＦＦ状態
であるためベース電流が供給されず、ＯＦＦする。従っ
て定常発振時にはＴｒｌ、 Ｔｒ２の２つのトランジス
タはＯＦＦ状態であるため電力の消費が最小となる。 また、発振可能となる限界のコンデンサＣ１の両端電圧
ＶＣＩについては、前記（ｉ）の状態においてトランジ
スタＴｒ２がＯＮであるため、コンデンサ電圧■Ｃ１は
抵抗Ｒ１，Ｒ２で分圧され、検出電圧ＶＡは下記（３）
式で与えられる。 Ｒ１＋Ｒ２ （但し Ｖ ２ＣＥζ０とする） 従ってコンデンサ電圧ＶＣＩは（２）式を用い、Ｉ ＶＣｌ２（１＋−）（ＶＤＤ−ＶＩＢＥ） −・−（
４）で発振可能となることになる。 （ｉｉｉ ）電源断時： 定常発振中、入力電源が断たれた時、コンデンサＣ１の
両端電圧■Ｃ１が徐々に降下する。このとき初めは前記
輔）で述べたようにトランジスタＴｒ２がＯＦＦ状態で
あるため、コンデンサ電圧■Ｃ１は抵抗Ｒ１，Ｒ１，Ｒ
３で分圧される。従って検出電圧ＶＡ下記の（５）式で
表わされる。 次にコンデンサ電圧が下降して前記検出電圧ＶＡが下記
の（６）式を満足したとき、トランジスタＴｒｉがＯＮ
Ｌ、ＣＳ端子がＨレベル（！＝ｉＶＤＤ）となって発振
が停止する。 ＶＤＤ−ＶＡ≧ＶＩＢＥ −ｍ−−−・
−（６）（５）、 （６）より発振が停止するコンデン
サＣＩの両端電圧■Ｃ１は下記（７）式で与えられるＩ
？Ｉ （４）式の発振開始電圧と（７）弐の発振停止電圧との
差ΔＶＨは（４）、 （７）式より下記（８）式のよう
になる。 Ｉ？２（Ｒ２＋Ｒ３） 即ちこの差電圧Δ■１１がシュミット回路のヒステリシ
ス電圧に相当するものとなって、スイッチング制御回路
５が発振開始と発振停止の２つの状態の間を不安定に往
復せしめられる現象（ハンチング）を防止する。
あり、図中（Ａ） 、 （Ｂ）はこのスイッチング電源
をそれぞれいわゆるフォワード型、フライバック型に構
成した場合のトランス３の２次回路を示している。 なおここでフォワード型とはトランス３の１次巻、１３
１に入力直流電圧が印加された際に、トランス３の２次
巻線３２に誘起する電圧を整流して直流出力電圧を得る
方式をいい、 フライバック型とはトランス３の１次巻線３１に印加さ
れた入力直流電圧がしゃ断された際にトランス３の２次
巻線３２に誘起する電圧を整流して直流出力電圧を得る
方式をいう。 同図において、１は交流入力、２はこの交流人力１を整
流するダイオードブリッジとしての１次側整流回路、Ｃ
Ｉはこの整流後の電圧を平滑する１次側平滑コンデンサ
である。なおここでコンデンサＣ１の両端電圧（コンデ
ンサ電圧とも呼ぶ）をＶＣＩとする。３はトランス、４
は１次側整流回路２の出力直流電圧（コンデンサ電圧）
ＶＣＩをスイッチング開閉し前記トランス３の１次巻線
３１に印加するスイッチングＦＥＴ、５はＦＥＴ４の開
閉を制御するスイッチング制御回路である。 この制御回路５においてＶＤＤは図外の適当な手段を介
して供給される駆動用電源、ＧＮＤはグランド電位、Ｃ
８はスイッチングの発振音、不可を制御する端子で、Ｃ
３がＨレベル（＃ＶＤＤ）で発振不可、Ｌレベル（！＝
ｉ０■）で発振可とする。 ６ （６１６２）はそれぞれフォワード型（同図（Ａ）
）。 フライバック型（同図（Ｂ））における２次側整流回路
であり、それぞれトランス３の２次巻線３２の発生電圧
を整流し平滑して直流用カフとして負荷に供給する。 ９の電圧検出回路は、−次側平滑コンデンサＣ１の両端
電圧ＶＣＩを検出しており、その検出した結果をスイッ
チング制御回路５のＣＳ端子に伝えている。 次に前記電圧検出回路９の動作について説明する。 （ｉ）電源投入直後（発振停止状態）：電源投入直後、
コンデンサＣ１はまだ充電が十分されていないため、コ
ンデンサ電圧ＶＣＩは低い、この場合ＶＣＩをＲ１，Ｒ
２，Ｒ３の抵抗で分圧した検出電圧ＶＡが、 ＶＤＤ−ＶＡ≧ＶＩＢＥ （但しＶＩＢＥはトランジスタＴｒｉがＯＮとなるベー
ス・エミッタ間電圧） （１）弐を満しているためＴｒｌにベース電流が流れＴ
ｒｌがＯＮ状態となる。さらにＴｒｉのＯＮによってト
ランジスタＴｒ２にベース電流が供給され、Ｔｒ２もＯ
Ｎ状態となり、制御回路５のＣＳ端子の電圧はほぼＶＤ
Ｄに等しく発振停止状態となり、ＦＥＴ４はＯＦＦ状態
にある。 （ｉｉ）入力直流電圧（コンデンサ電圧）ＶＣＩ確立後
： 電源投入後、コンデンサＣＩが徐々に充電されコンデン
サ電圧ＶＣＩを分圧した検出電圧ＶＡがＶ ＤＤ −Ｖ
Ａ ＜ Ｖ ＩＢＩＥ −一−−−−
−（２）上記（２）式を満足した時、トランジスタＴｒ
ｉがＯＦＦする。このＴｒｉがＯＦＦすると端子Ｃ３の
電圧はＬレベル（！＝ｉ０Ｖ）となり発振が可能となる
。このときトランジスタＴｒ２は、ＴｒｉがＯＦＦ状態
であるためベース電流が供給されず、ＯＦＦする。従っ
て定常発振時にはＴｒｌ、 Ｔｒ２の２つのトランジス
タはＯＦＦ状態であるため電力の消費が最小となる。 また、発振可能となる限界のコンデンサＣ１の両端電圧
ＶＣＩについては、前記（ｉ）の状態においてトランジ
スタＴｒ２がＯＮであるため、コンデンサ電圧■Ｃ１は
抵抗Ｒ１，Ｒ２で分圧され、検出電圧ＶＡは下記（３）
式で与えられる。 Ｒ１＋Ｒ２ （但し Ｖ ２ＣＥζ０とする） 従ってコンデンサ電圧ＶＣＩは（２）式を用い、Ｉ ＶＣｌ２（１＋−）（ＶＤＤ−ＶＩＢＥ） −・−（
４）で発振可能となることになる。 （ｉｉｉ ）電源断時： 定常発振中、入力電源が断たれた時、コンデンサＣ１の
両端電圧■Ｃ１が徐々に降下する。このとき初めは前記
輔）で述べたようにトランジスタＴｒ２がＯＦＦ状態で
あるため、コンデンサ電圧■Ｃ１は抵抗Ｒ１，Ｒ１，Ｒ
３で分圧される。従って検出電圧ＶＡ下記の（５）式で
表わされる。 次にコンデンサ電圧が下降して前記検出電圧ＶＡが下記
の（６）式を満足したとき、トランジスタＴｒｉがＯＮ
Ｌ、ＣＳ端子がＨレベル（！＝ｉＶＤＤ）となって発振
が停止する。 ＶＤＤ−ＶＡ≧ＶＩＢＥ −ｍ−−−・
−（６）（５）、 （６）より発振が停止するコンデン
サＣＩの両端電圧■Ｃ１は下記（７）式で与えられるＩ
？Ｉ （４）式の発振開始電圧と（７）弐の発振停止電圧との
差ΔＶＨは（４）、 （７）式より下記（８）式のよう
になる。 Ｉ？２（Ｒ２＋Ｒ３） 即ちこの差電圧Δ■１１がシュミット回路のヒステリシ
ス電圧に相当するものとなって、スイッチング制御回路
５が発振開始と発振停止の２つの状態の間を不安定に往
復せしめられる現象（ハンチング）を防止する。
本発明によれば入力直流電圧■Ｃ１を第１のトランジス
タＦＥＴを介し繰返し開閉してトランス３の１次巻線３
１に印加し、これにより前記トランスの２次巻線３２に
発生する電圧を整流して新たな直流電圧７を得るスイッ
チング電源番ごおいて、前記入力直流電圧を分圧し比較
用電圧（検出電圧■八）を得る分圧抵抗Ｒ１−Ｒ３と、
前記比較用電圧ＶＡが所定の電圧（ＶＤＤ−ＶＩＢＥ）
を上回るか否かに応じてそれぞれオフ、オンする第２の
トランジスタＴｒ２と、 該トランジスタのオフ、オンに応じて前記第１のｌ・ラ
ンジスタを駆動する発振電圧をそれぞれ発生、停止させ
るスイッチング制御回路５と、前記分圧抵抗における前
記比較用電圧を得る側の抵抗辺Ｒ２，Ｒ３に含まれる部
分抵抗Ｒ３と並列に接続されたトランジスタであって、
前記第２のトランジスタのオン、オフに応じてそれぞれ
オン。 オフせしめられる第３のトランジスタＴｒ２と、を備え
るようにしたので、定格入力範囲以下の入力電圧時の異
常発振によるスイッチング電源回路の横坑を防ぎ、かつ
、定常発振時（定格入力時）には、電圧検出回路９にお
ける消費電力を最小に押えスイッチング電源の変換効率
を低下させないようにすることができる。また、この電
圧検出回路９は、シュミット回路を構成しているため発
振開始、停止の信号を安定して得ることができる。
タＦＥＴを介し繰返し開閉してトランス３の１次巻線３
１に印加し、これにより前記トランスの２次巻線３２に
発生する電圧を整流して新たな直流電圧７を得るスイッ
チング電源番ごおいて、前記入力直流電圧を分圧し比較
用電圧（検出電圧■八）を得る分圧抵抗Ｒ１−Ｒ３と、
前記比較用電圧ＶＡが所定の電圧（ＶＤＤ−ＶＩＢＥ）
を上回るか否かに応じてそれぞれオフ、オンする第２の
トランジスタＴｒ２と、 該トランジスタのオフ、オンに応じて前記第１のｌ・ラ
ンジスタを駆動する発振電圧をそれぞれ発生、停止させ
るスイッチング制御回路５と、前記分圧抵抗における前
記比較用電圧を得る側の抵抗辺Ｒ２，Ｒ３に含まれる部
分抵抗Ｒ３と並列に接続されたトランジスタであって、
前記第２のトランジスタのオン、オフに応じてそれぞれ
オン。 オフせしめられる第３のトランジスタＴｒ２と、を備え
るようにしたので、定格入力範囲以下の入力電圧時の異
常発振によるスイッチング電源回路の横坑を防ぎ、かつ
、定常発振時（定格入力時）には、電圧検出回路９にお
ける消費電力を最小に押えスイッチング電源の変換効率
を低下させないようにすることができる。また、この電
圧検出回路９は、シュミット回路を構成しているため発
振開始、停止の信号を安定して得ることができる。
【図面の簡単な説明】
第１図はこの発明の一実施例としての回路図である。
Claims (1)
- 【特許請求の範囲】 １）入力直流電圧を第１のトランジスタを介し繰返し開
閉してトランスの１次巻線に印加し、これにより前記ト
ランスの２次巻線に発生する電圧を整流して新たな直流
電圧を得るスイッチング電源において、 前記入力直流電圧を分圧し比較用電圧を得る分圧抵抗と
、 前記比較用電圧が所定の電圧を上回るか否かに応じてそ
れぞれオフ、オンする第２のトランジスタと、 該トランジスタのオフ、オンに応じて前記第１のトラン
ジスタを駆動する発振電圧をそれぞれ発生、停止させる
スイッチング制御回路と、 前記分圧抵抗における前記比較用電圧を得る側の抵抗辺
に含まれる部分抵抗と並列に接続されたトランジスタで
あって、前記第２のトランジスタのオン、オフに応じて
それぞれオン、オフせしめられる第３のトランジスタと
、 を備えたことを特徴とするスイッチング電源の入力電圧
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9487188A JPH01268455A (ja) | 1988-04-18 | 1988-04-18 | スイッチング電源の入力電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9487188A JPH01268455A (ja) | 1988-04-18 | 1988-04-18 | スイッチング電源の入力電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01268455A true JPH01268455A (ja) | 1989-10-26 |
Family
ID=14122113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9487188A Pending JPH01268455A (ja) | 1988-04-18 | 1988-04-18 | スイッチング電源の入力電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01268455A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100521111B1 (ko) * | 1996-09-13 | 2005-10-14 | 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 | 전환 모드 전원 제어 회로 |
-
1988
- 1988-04-18 JP JP9487188A patent/JPH01268455A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100521111B1 (ko) * | 1996-09-13 | 2005-10-14 | 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 | 전환 모드 전원 제어 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4246634A (en) | Start-up circuit for switch mode power supply | |
| JPH06335241A (ja) | トランス結合型２次直流電源生成装置 | |
| JPH09261958A (ja) | 無停電性スイッチングレギュレータ | |
| JPH01268455A (ja) | スイッチング電源の入力電圧検出回路 | |
| JPH0315423B2 (ja) | ||
| JP2542810B2 (ja) | スイッチング制御型電源回路 | |
| JP2004222472A (ja) | スイッチング電源制御回路 | |
| JP2721523B2 (ja) | インバータ回路 | |
| JP2003348846A (ja) | 電源回路 | |
| JPH11285245A (ja) | 電源装置 | |
| JP3570246B2 (ja) | 高圧電源装置 | |
| JPH06222845A (ja) | 突入電流抑制回路 | |
| JPH0545111Y2 (ja) | ||
| JPH071863Y2 (ja) | タイマ装置 | |
| JPH0215129Y2 (ja) | ||
| JPH0242076Y2 (ja) | ||
| JPH0242077Y2 (ja) | ||
| JPH03256558A (ja) | スイッチング電源 | |
| JPH0213272A (ja) | インバータ装置の起動回路 | |
| JPS61245220A (ja) | 電源回路 | |
| JPS6317276B2 (ja) | ||
| JPH02123929A (ja) | 充電装置 | |
| JPS6443060A (en) | Switching regulator | |
| JPS63299773A (ja) | スイッチング電源装置 | |
| JPH0348328U (ja) |