JP3798289B2 - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP3798289B2 JP3798289B2 JP2001325453A JP2001325453A JP3798289B2 JP 3798289 B2 JP3798289 B2 JP 3798289B2 JP 2001325453 A JP2001325453 A JP 2001325453A JP 2001325453 A JP2001325453 A JP 2001325453A JP 3798289 B2 JP3798289 B2 JP 3798289B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- power supply
- voltage
- control circuit
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明はスイッチング電源回路に関し、特に消費電力低減に係わるものである。
【０００２】
【従来の技術】
図１２は、例えば、特開平１０−２５７７６０号公報に示された従来のスイッチング電源回路の接続図である。図において、１００はスイッチング電源回路、１は交流電源、２は変圧器、３は変圧器２の出力を直流電圧に整流する、例えばダイオードブリッジで構成された整流器で、スイッチング電源回路１００に入力される直流電源を供給する。
４は整流器３で整流された後、入力された入力電圧Ｖｉｎ（Ａ点）を平滑する平滑コンデンサ、５はスイッチングトランス、６は例えば、ＦＥＴ（Ｆｉｅｌｄ
Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である第１のスイッチング素子である。
【０００３】
７は出力電圧ＶＯＵＴ（Ｂ点）を監視すると共に、所定のパルスを出力して第１のスイッチング素子６を駆動し、出力電圧ＶＯＵＴが定電圧にされるよう制御するスイッチング制御回路、８はスイッチング制御回路７に電源供給される電圧ＶＣＣ（Ｃ点）を平滑するコンデンサ、９はスイッチング制御回路７に電流を供給してスイッチング電源回路を起動させる起動抵抗、１０はスイッチングトランス５から出力された電流を整流する出力ダイオード、１１は出力ダイオード１０の出力電圧ＶＯＵＴを平滑するコンデンサ、１２，１３は出力電圧ＶＯＵＴの電圧を検出しスイッチング制御回路７へフィードバックする検出抵抗、１４はスイッチング制御回路７が起動し出力電圧ＶＯＵＴが上昇した場合、出力側からスイッチング制御回路７へ帰還電流ＩＤを流し、動作電流を供給する帰還ダイオードである。
【０００４】
図１３はスイッチング電源回路１００の動作を示すタイムチャートで、次に本図を用いて、従来のスイッチング電源回路の動作について説明する。交流電圧１が印加され、変圧器２の２次側に２次電圧が出力されると、整流器３によって整流され、入力電圧Ｖｉｎが上昇（Ｓ１）し、起動抵抗９の両端の電圧ＶＳが上昇（Ｓ２）すると共に、起動抵抗９を流れる電流ＩＳが上昇（Ｓ３）する。
【０００５】
このＩＳによりコンデンサ８が充電され、スイッチング制御回路７へ供給される電圧ＶＣＣが上昇（Ｓ４）する。期間Ｔ１後に電圧ＶＣＣがスイッチング制御回路７の動作開始電圧ＶＣＣｏｎに達すると、スイッチング制御回路７は動作を開始する。
なお、起動抵抗９を流れる電流ＩＳは、起動抵抗９の抵抗値をＲＳとすれば、
ＩＳ＝ＶＳ／ＲＳ＝（Ｖｉｎ−ＶＣＣ）／ＲＳ となる。
【０００６】
また、スイッチング制御回路７の動作開始前（静止状態）の消費電流をＩＣＣ１、コンデンサ８の静電容量をＣ１とし、簡略化のためＶｉｎ≒ＶＳとしてＩＳを定電流とすれば、スイッチング制御回路７の起動開始までの時間Ｔ1は、
Ｔ１＝Ｃ１×ＶＣＣｏｎ／（ＩＳ−ＩＣＣ１）
＝Ｃ１×ＶＣＣｏｎ／（Ｖｉｎ／ＲＳ−ＩＣＣ１）
となる。
【０００７】
通常、ＩＣＣ１は極めて小さいため，起動抵抗９の抵抗値ＲＳは、ＩＳ＞ＩＣＣ１になる比較的大きな抵抗値とし起動抵抗９による損失を抑える。
スイッチング制御回路７が動作を開始すると、所定のパルスを出力して第１のスイッチング素子６を駆動（Ｓ５）する。
【０００８】
第１のスイッチング素子６がＯＮ状態のとき、スイッチングトランス５にエネルギーが蓄積され、第１のスイッチング素子６がＯＦＦの時、蓄積されたエネルギーは出力側に放出される。このため第１のスイッチング素子６がＯＮ，ＯＦＦ動作を繰り返すことによって出力電圧ＶＯＵＴは上昇する。
【０００９】
スイッチング制御回路７の動作開始後の消費電流をＩＣＣ２とすると、内部の発振回路の動作や、第１のスイッチング素子６の駆動にエネルギーが必要なため、ＩＣＣ２≫ＩＣＣ１となり、ＩＳによる供給電流を上回り制御回路電圧ＶＣＣは降下（Ｓ６）するが、コンデンサ８に蓄えられたエネルギーによってその動作は維持される（図１３期間Ｔ２）。
【００１０】
この結果、出力電圧ＶＯＵＴは上昇（Ｓ７）を続け、ダイオード１４の順方向電圧をＶＤとすれば、
ＶＯＵＴ＞ＶＣＣ＋ＶＤ
になるとダイオード１４を介して出力側から制御回路電圧ＶＣＣへ帰還電流ＩＤが供給（Ｓ８）され、再度、制御回路電圧ＶＣＣは上昇し、以後スイッチング制御回路７は起動抵抗９を流れる電流ＩＳと出力からの帰還電流ＩＤによりエネルギーを得て動作する（図１３期間Ｔ３）。
【００１１】
スイッチング制御回路７の動作停止電圧ＶＣＣｏｆｆは、期間Ｔ２のＶＣＣの電圧降下による動作停止を防ぐため、動作開始電圧ＶＣＣｏｎに対しヒステリシスを設けてある。従って、コンデンサ８の容量Ｃ１は、
Ｃ１＞ＩＣＣ２×Ｔ２／（ＶＣＣｏｎ−ＶＣＣｏｆｆ）
を満たす容量が必要である。
【００１２】
検出抵抗１２、１３によって、出力電圧ＶＯＵＴを分圧した検出電圧が検出され、出力電圧ＶＯＵＴが所定の電圧に達する（Ｓ９）と、スイッチング制御回路７は出力パルスを例えば、図示しない一定の出力パルス周期にてパルス幅を変化させる（ＰＷＭ方式）、また一定のパルス幅にて出力パルス周期を変化させる（ＰＦＭ方式）、もしくはパルスをある期間連続で出力し、またある期間停止することを繰り返す（間欠発振方式）等により第１のスイッチング素子６を制御することにより、出力電圧ＶＯＵＴは定電圧化される。また、定電圧化されたときのスイッチング制御回路７の制御回路電圧をＶＣＣｃｏｎｔとすれば、
ＶＣＣｃｏｎｔ＝ＶＯＵＴ−ＶＤ となる（図１３期間Ｔ４）。
【００１３】
【発明が解決しようとする課題】
従来のスイッチング電源回路は以上のように構成されており、起動抵抗９に通電される電流ＩＳは、出力電圧ＶＯＵＴが定電圧になった後（Ｔ４〜）も継続して流れる方式であるため、交流電源１が過電圧となり入力電圧が大きくなった場合や、スイッチング電源回路１００の起動時間（図１３に示すＴ１〜Ｔ３）がコンデサ８の静電容量の大きさと起動抵抗９の抵抗値によって決定されることから、この起動時間を短縮させるために起動抵抗９の抵抗値を小さくした場合においては起動抵抗９で発生する損失が大きくなることから、起動抵抗９には許容損失が大きい抵抗を用いるか、または起動抵抗９の放熱を良くする放熱手段が必要となり、装置が大型化する問題があった。
【００１４】
この発明は、上述のような課題を解決するためになされたものであり、装置を大形化することなく広範囲な入力電圧に対応すると共に、短時間に電源を立ち上げることのできるスイッチング制御回路を得ることを目的としたものである。
【００１５】
【課題を解決するための手段】
（１）この発明のスイッチング電源回路は、入力される直流電源または整流される交流電源をスイッチングする第１のスイッチング素子と、この第１のスイッチング素子を制御するスイッチング制御回路と、上記第１のスイッチング素子のスイッチング信号によって入力された電源電圧を変圧して出力するスイッチングトランスとを備えるスイッチング電源回路において、上記スイッチング制御回路に供給する電流は、起動時には起動抵抗と第２のスイッチング素子を介して上記直流電源または整流される交流電源から供給させ、起動後は上記第２のスイッチング素子をオフして上記スイッチングトランスの出力電流に切換えて供給させるものであって、上記電源間に直列に接続したバイアス抵抗と第１の定電圧素子と、ゲート端子が上記バイアス抵抗と第１の定電圧素子の接続点に接続されドレイン端子が上記起動抵抗を介して上記電源のプラス側に接続されソース端子がコンデンサを介して上記電源のマイナス側に接続されると共に上記スイッチング制御回路の電源供給端子へ接続された上記第２のスイッチング素子と、一方端が上記スイッチングトランスの出力端子に接続され他方端が上記スイッチング制御回路の電源供給端子へ接続された帰還ダイオードと第２の定電圧素子との直列体とを備えたものである。
【００１６】
（２）また、入力される直流電源または整流される交流電源をスイッチングする第１のスイッチング素子と、この第１のスイッチング素子を制御するスイッチング制御回路と、
上記第１のスイッチング素子のスイッチング信号によって入力された電源電圧を変圧して出力するスイッチングトランスとを備えるスイッチング電源回路において、上記スイッチング制御回路に供給する電流は、起動時には起動抵抗と第２のスイッチング素子を介して上記直流電源または整流される交流電源から供給させ、起動後は上記第２のスイッチング素子をオフして上記スイッチングトランスの出力電流に切換えて供給させるものであって、上記電源間に直列に接続したバイアス抵抗と第１の定電圧素子と、ゲート端子が上記バイアス抵抗と第１の定電圧素子の接続点に接続されドレイン端子が上記電源のプラス側に接続されソース端子が直列接続された上記起動抵抗とコンデンサを介して上記電源のマイナス側に接続されると共に上記起動抵抗とコンデンサの接続点が上記スイッチング制御回路の電源供給端子へ接続された上記第２のスイッチング素子と、一方端が上記スイッチングトランスの出力端子に接続され他方端が上記スイッチング制御回路の電源供給端子へ接続された帰還ダイオードと第２の定電圧素子との直列体とを備えたものである。
【００１７】
（３）また、入力される直流電源または整流される交流電源をスイッチングする第１のスイッチング素子と、この第１のスイッチング素子を制御するスイッチング制御回路と、上記第１のスイッチング素子のスイッチング信号によって入力された電源電圧を変圧して出力するスイッチングトランスとを備えるスイッチング電源回路において、上記スイッチング制御回路に供給する電流は、起動時には起動抵抗と第２のスイッチング素子を介して上記直流電源または整流される交流電源から供給させ、起動後は上記第２のスイッチング素子をオフして上記スイッチングトランスの出力電流に切換えて供給させるものであって、上記電源間に直列に接続したバイアス抵抗と第１の定電圧素子と、ゲート端子が上記バイアス抵抗と第１の定電圧素子の接続点に接続されドレイン端子が上記起動抵抗を介して上記電源のプラス側に接続されソース端子がコンデンサを介して上記電源のマイナス側に接続されると共に上記スイッチング制御回路の電源供給端子へ接続された上記第２のスイッチング素子と、一方端が上記スイッチングトランスの出力端子に接続され他方端が上記スイッチング制御回路の電源供給端子へ接続された帰還ダイオードと第３のスイッチング素子との直列体と、一方端が上記バイアス抵抗と第１の定電圧素子の接続点に接続され他方端が上記電源のマイナス側に接続された第４のスイッチング素子とを備えたものである。
【００１８】
【００１９】
【００２０】
【００２１】
【発明の実施の形態】
参考例１．
図１はこの発明の参考例１を示すスイッチング電源回路の接続図、図２は図１の動作を示すタイムチャートである。なお、図１２と同一または相当部分には同一符号を付して一部の説明を省略する。
図１，２において、１０１はスイッチング電源回路、１は交流電源、２は変圧器、３は変圧器２の出力を直流電圧に整流する、例えばダイオードブリッジで構成された整流器でスイッチング電源回路１０１に入力される直流電源を供給する。４は整流された電圧を入力電圧Ｖｉｎ（Ａ点）に平滑する平滑コンデンサ、５はスイッチングトランス、６は例えば、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である第１のスイッチング素子である。
【００２２】
７は出力電圧ＶＯＵＴ（Ｂ点）を監視し、所定のパルスを出力して第１のスイッチング素子６を駆動し、出力電圧ＶＯＵＴが定電圧にされるよう制御するスイッチング制御回路、８はスイッチング制御回路７に電源供給される電圧ＶＣＣ（Ｃ点）を平滑するコンデンサ、９はスイッチング制御回路７に電流を供給してスイッチング電源回路１０１を起動させるための起動抵抗、１０はスイッチングトランス５から出力された電流を整流する出力ダイオードである。
【００２３】
１１は出力ダイオード１０の出力電圧ＶＯＵＴを平滑するコンデンサ、１２，１３は出力電圧ＶＯＵＴの電圧を検出しスイッチング制御回路７へフィードバックする検出抵抗、１４はスイッチング制御回路７が起動し出力電圧ＶＯＵＴが上昇した場合、出力側からスイッチング制御回路７へ帰還電流ＩＤを流し、動作電流を供給するための帰還ダイオードである。
【００２４】
２１は、例えばＦＥＴ（Ｆｉｅｌｄ．Ｅｆｆｅｃｔ．Ｔｒａｎｓｉｓｔｏｒ）である第２のスイッチング素子、２２は第２のスイッチング素子２１のバイアス抵抗、２３は電源の−側と第２のスイッチング素子２１のゲート間に接続され、第２のスイッチング素子２１がスイッチング動作する動作電圧を決める、例えば定電圧ダイオードである第１の定電圧素子、２４は第１の定電圧素子２３の漏洩電流を抑制するための抵抗である。
【００２５】
次に以上のように形成されたスイッチング電源回路１０１の動作を説明する。交流電源１が印加され、変圧器２で変圧された後、整流器３で整流された直流電源がスイッチング電源回路１０１に入力される。入力された入力電圧Ｖｉｎは上昇（Ｓ１１）し、バイアス抵抗２２にも電圧が印加され、バイアス電流ＩＢが流れる。この電流により第２のスイッチング素子２１のゲートの電圧が第２のスイッチング素子２１のしきい値電圧ＶＧＳｔｈに達すると、第２のスイッチング素子２１はＯＮ（Ｓ１２）する。
なお、第２のスイッチング素子２１は電圧駆動素子であり、また、ゲートの容量が非常に小さいため、バイアス抵抗２２の抵抗値は非常に大きな値にすることが可能であるため、バイアス抵抗２２による電力損失は小さくすることができる。
【００２６】
第２のスイッチング素子２１がＯＮすると、起動抵抗９に電圧ＶＳ（Ｓ１３）が印加され、起動抵抗９に起動電流ＩＳが流れる（Ｓ１４）。この起動電流ＩＳにより、コンデンサ８が充電され、スイッチング制御回路７の制御回路電圧ＶＣＣが上昇（Ｓ１５）し、スイッチング制御回路７の動作開始電圧ＶＣＣｏｎに達する（Ｓ１６）と（図２期間Ｔ１）、スイッチング制御回路７は動作を開始（Ｓ１７）する。
なお、第２のスイッチング素子２１のＯＮ時のドレイン−ソース間電圧は小さく無視できるので、スイッチング制御回路７の起動開始までの時間Ｔ1は、
Ｔ１＝Ｃ１×ＶＣＣｏｎ／（Ｖｉｎ／ＲＳ−ＩＣＣ１） となる。
【００２７】
スイッチング制御回路７が動作を開始すると、出力電圧ＶＯＵＴは上昇（Ｓ１８）するが、この時点ではまだ第２のスイッチング素子２１はＯＮ状態であり、起動電流ＩＳは流れ続けている。
次に、出力電圧ＶＯＵＴが上昇（Ｓ１９）を続け、
ＶＯＵＴ＞ＶＣＣ＋ＶＤ 但し、ＶＤはダイオード１４の順方向電圧。
となると、ダイオード１４を介して出力側から制御回路電圧ＶＣＣへ帰還電流ＩＤが供給され始め（Ｓ２０）、制御回路電圧ＶＣＣは上昇する。そして、第１の定電圧素子２３のツェナー電圧をＶＺＤ１とすると、
ＶＣＣ＞ＶＺＤ１−ＶＧＳｔｈ
となると、第２のスイッチング素子２１はＯＦＦ（Ｓ２１）し、起動電流ＩＳが流れなくなり（Ｓ２２）、以後はスイッチング制御回路７は出力からの帰還電流ＩＤにより動作する（図２期間Ｔ４）。
【００２８】
検出抵抗１２、１３によって、出力電圧ＶＯＵＴを分圧した検出電圧が検出され、出力電圧ＶＯＵＴが所定の電圧に達する（Ｓ２３）と、スイッチング制御回路７は出力パルスを例えば、図示しない一定の出力パルス周期にてパルス幅を変化させる（ＰＷＭ方式）、また一定のパルス幅にて出力パルス周期を変化させる（ＰＦＭ方式）、もしくはパルスをある期間連続で出力し、またある期間停止することを繰り返す（間欠発振方式）等により第１のスイッチング素子６を制御することにより、出力電圧ＶＯＵＴは定電圧化される。
【００２９】
定電圧化されたときのスイッチング制御回路７の制御回路電圧をＶＣＣｃｏｎｔとすれば、
ＶＣＣｃｏｎｔ＝ＶＯＵＴ−ＶＤ
となる（図２期間Ｔ５）。
【００３０】
以上のように構成されたスイッチング電源回路では、起動抵抗９には起動時（期間Ｔ１〜Ｔ３）のみ電流が流れるため、起動後の起動抵抗９の電力損失は零になるため、起動抵抗９には許容損失が小さい抵抗を用いることができ、また、電力損失による発熱を放熱させる放熱手段を必要としないので、スイッチング電源回路１０１に入力される電源電圧は広範囲な電圧に対応することができる。
なお、上記参考例１の電源は、交流電源１を変圧器２にて変圧させたが、交流電源１を直接、整流器３に入力し整流させても良く、また、変圧器２、整流器３が配設されない直流電源であっても良い。
【００３１】
参考例２．
図３は参考例２を示すスイッチング電源回路の動作を示すタイムチャートで、起動抵抗９の抵抗値を上述した参考例１のものより小さくしたもので、回路構成は図１と同様である。
【００３２】
次に、以上のように構成された参考例２のスイッチング電源回路の動作について説明する。
交流電源１が印加され、変圧器２で変圧された後、整流器３で整流した直流電源がスイッチング電源回路１０１に入力される。入力された入力電圧Ｖｉｎは上昇（Ｓ３１）し、バイアス抵抗２２にも電圧が印加され、バイアス電流ＩＢが流れる。この電流により第２のスイッチング素子２１のゲートの電圧がしきい値電圧ＶＧＳｔｈに達すると、第２のスイッチング素子２１はＯＮ（Ｓ３２）する。
なお、第２のスイッチング素子２１は電圧駆動素子であり、また、ゲートの容量が非常に小さいため、バイアス抵抗２２の抵抗値は非常に大きな値にすることが可能であるため、バイアス抵抗２２の電力損失は小さくすることができる。
【００３３】
第２のスイッチング素子２１がＯＮすると、起動抵抗９に電圧ＶＳ（Ｓ３３）が印加され、起動電流ＩＳが流れる（Ｓ３４）。この起動電流ＩＳにより、コンデンサ８が充電され、スイッチング制御回路７の制御回路電圧ＶＣＣが上昇（Ｓ３５）し、スイッチング制御回路７の動作開始電圧ＶＣＣｏｎに達する（Ｓ３６）と（図３期間Ｔ１）、スイッチング制御回路７は動作を開始（Ｓ３７）する。
【００３４】
なお、第２のスイッチング素子２１のＯＮ時のドレイン−ソース間電圧は小さく無視できるので、スイッチング制御回路７の起動開始までの時間Ｔ1は、上述した参考例１と同じく、
Ｔ１＝Ｃ１×ＶＣＣｏｎ／（Ｖｉｎ／ＲＳ−ＩＣＣ１）
であり、起動抵抗９の抵抗値ＲＳを小さくすることにより、電源の起動時間の高速化が図れる（図３期間Ｔ１）。また電流ＩＳが大きいため、スイッチング制御回路７が動作を開始して消費電流が増え、制御回路電圧ＶＣＣが放電する期間（図３期間Ｔ２）の電圧降下を抑えることができる。そして出力電圧ＶＯＵＴが上昇し、定電圧化される動作については上記参考例１と同様である（図３期間Ｔ３、Ｔ４、Ｔ５）。
【００３５】
参考例３．
図４はこの発明の参考例３を示すスイッチング電源回路の接続図、図５は図４の動作を示すタイムチャートである。図において、１０２はスイッチング電源回路で、上述した参考例２から平滑コンデンサ４を削除したものである。
【００３６】
次に以上のように構成された参考例３の動作について説明する。交流電源１が印加されると入力電圧Ｖｉｎは上昇（Ｓ５１）し、バイアス抵抗２２にも電圧が印加され、バイアス電流ＩＢが流れる。この電流により第２のスイッチング素子２１のゲートに電圧が印加され、第２のスイッチング素子２１のしきい値電圧ＶＧＳｔｈまで上昇すると、第２のスイッチング素子２１はＯＮ（Ｓ５２）する。第２のスイッチング素子２１がＯＮすると、起動抵抗９に電圧ＶＳが印加（Ｓ５３）され、電流ＩＳが流れる（Ｓ５４）。
【００３７】
この電流ＩＳにより、コンデンサ８が充電され、スイッチング制御回路７の制御回路電圧ＶＣＣが上昇（Ｓ５５）し、スイッチング制御回路７の動作開始電圧ＶＣＣｏｎに達すると、スイッチング制御回路７は動作を開始（Ｓ５６）する。
スイッチング制御回路７が動作を開始すると、従来例と同じく出力電圧ＶＯＵＴは上昇（Ｓ５７）し、
ＶＯＵＴ＞ＶＣＣ＋ＶＤ となるとダイオード１４を介して出力側から制御回路電圧ＶＣＣへ帰還電流ＩＤが供給開始（Ｓ５８）され、制御回路電圧ＶＣＣは上昇（Ｓ５９）する。
【００３８】
しかし、入力電圧Ｖｉｎは平滑されておらずリップルがあるため、
Ｖｉｎ＜ＶＣＣ＋ＶＧＳｔｈ
となると、第２のスイッチング素子２１はＯＦＦ（Ｓ６０）し、電流ＩＳの供給は停止（Ｓ６１）される。また帰還電流ＩＤは流れ続けるが、入力電圧Ｖｉｎが小さくスイッチングトランス５へのエネルギー蓄積がなされないため、出力側へのエネルギー放出ができず、出力電圧ＶＯＵＴおよび制御回路電圧ＶＣＣは降下（Ｓ６２）する。
【００３９】
次に、再び入力電圧Ｖｉｎが上昇（Ｓ６３）すると、第２のスイッチング素子２１は再度ＯＮ（Ｓ６４）し電流ＩＳが流れる（Ｓ６５）。またスイッチングトランス５へのエネルギー蓄積がなされ、出力電圧ＶＯＵＴも再度上昇（Ｓ６６）する。
そして、第１の定電圧ダイオード２３のツェナー電圧をＶＺＤ１とすると、
ＶＣＣ＞ＶＺＤ１−ＶＧＳｔｈ
となると、第２のスイッチング素子２１はＯＦＦ（Ｓ６７）し、以後はスイッチング制御回路７は出力からの帰還電流ＩＤにより動作し（図５期間Ｔ６）、そして参考例１と同じく出力電圧ＶＯＵＴは定電圧化される。
【００４０】
以上のように構成された参考例３のスイッチング電源回路によれば、スイッチング制御回路７の動作開始電圧ＶＣＣｏｎに達する時間（Ｔ１）が短く、平滑コンデンサを装着しない構成としても、電源リップルの影響を受けることがない。この結果、外形が大きい平滑コンデンサを装着しないので装置を小形化ができる。
【００４１】
参考例４．
図６はこの発明の参考例４を示すスイッチング電源回路の接続図、図７は図５の動作を示すタイムチャートである。図において、起動抵抗９が第２のスイッチング素子２１の出力側（ソース側）に接続されている以外は参考例１と同様である。
【００４２】
次に、動作について説明する。交流電源１が印加され、入力電圧Ｖｉｎが上昇（Ｓ７１）すると、参考例１と同様に、第２のスイッチング素子２１がＯＮ（Ｓ７２）し、起動電流ＩＳが流れ（Ｓ７３）、スイッチング制御回路７が動作（Ｓ７４）する。
【００４３】
この時、第１の定電圧ダイオード２３のツェナー電圧をＶＺＤ１、第２のスイッチング素子２１のゲートしきい値電圧をＶＧＳｔｈとすると、起動電流ＩＳは、
ＩＳ＝（ＶＺＤ１−ＶＧＳｔｈ−ＶＣＣ）／ＲＳ
となり、ＩＳが一定以上の電流とはならないリミッタ回路を構成する。
【００４４】
また、起動抵抗９の電圧ＶＳは最大でも、ＶＺＤ１−ＶＧＳｔｈとなり、上記参考例１に比べ、小さな値となる。また、第２のスイッチング素子のドレイン−ソース間電圧ＶＤＳは、
ＶＤＳ＝Ｖｉｎ−ＶＣＣ−ＶＳ
となり、第２のスイッチング素子２１が電圧を負担することになる。
【００４５】
次に参考例１と同じく出力電圧ＶＯＵＴが上昇を続け（図７期間Ｔ２、Ｔ３）、
ＶＣＣ＞ＶＺＤ１−（ＶＧＳｔｈ＋ＶＳ）
となると、第２のスイッチング素子２１はＯＦＦ（Ｓ７４）し、以後スイッチング制御回路７は出力からの帰還電流ＩＤにより動作する（図７期間Ｔ４）。
そして参考例１と同じく出力電圧ＶＯＵＴは定電圧化され、このときのＶＣＣｃｏｎｔは、
ＶＣＣｃｏｎｔ＝ＶＯＵＴ−ＶＤ
となる（図７期間Ｔ５）
【００４６】
以上のような回路構成では、入力電圧Ｖｉｎを第２のスイッチング素子２１が負担するので、起動抵抗９に印加される電圧が小さく、起動抵抗９には小さな許容損失の抵抗が使用でき、スイッチング電源回路の小型化が可能である。
【００４７】
実施の形態１．
図８はこの発明の参考例４を示すスイッチング電源回路の接続図、図９は図８の動作を示すタイムチャートである。図において、３１は出力からの帰還経路に直列に挿入された、例えば定電圧ダイオードである第２の定電圧素子である。
【００４８】
次に動作について説明する。交流電源１が印加後、入力電圧Ｖｉｎが上昇（Ｓ８１）すると、参考例２と同様に、第２のスイッチング素子２１がＯＮ（Ｓ８２）し、起動電流ＩＳが流れ（Ｓ８３）、スイッチング制御回路７が動作（Ｓ８４）し、出力電圧ＶＯＵＴが上昇する動作は上記参考例１と同様である。（図９期間Ｔ１、Ｔ２）
【００４９】
次に、出力電圧ＶＯＵＴが上昇し、第２の定電圧素子３１のツェナー電圧をＶＺＤ２とすると、
ＶＯＵＴ＞ＶＣＣ＋ＶＤ＋ＶＺＤ２
となると、ダイオード１４、第２の定電圧素子３１を介して出力電圧ＶＯＵＴから帰還電流ＩＤが流れ（Ｓ８５）、ＶＣＣは上昇する（図９期間Ｔ３）。
【００５０】
そして、第１のツェナーダイオード２３のシェナー電圧をＶＺＤ１、第２のスイッチング素子２１のゲートしきい値電圧をＶＧＳｔｈとすると、
ＶＣＣ＞ＶＺＤ１−ＶＧＳｔｈ
となると、第２のスイッチング素子２１はＯＦＦ（Ｓ８６）し、以後スイッチング制御回路７は出力からの帰還電流ＩＤにより動作する（図９期間Ｔ４）。
【００５１】
そして従来例と同じく出力電圧ＶＯＵＴは定電圧化されるが、このときの制御回路電圧ＶＣＣｃｏｎｔは、
ＶＣＣｃｏｎｔ＝ＶＯＵＴ−ＶＤ−ＶＺＤ２
となる（図９期間Ｔ５）。
【００５２】
以上のような回路構成では、制御回路電圧ＶＣＣｃｏｎｔが上記参考例１〜４に比べＶＺＤ２に相当する電圧分小さくなるため、スイッチング制御回路７の消費電力を小さくすることができる。
【００５３】
実施の形態２．
図１０はこの発明の実施の形態２を示すスイッチング電源回路の接続図、図１１は図１０の動作を示すタイムチャートである。
【００５４】
図において、４１は出力からの帰還経路に挿入された例えば、トランジスタである第３のスイッチング素子、４２は第３のスイッチング素子４１のバイアス抵抗、４３は例えば定電圧ダイオードである第３の定電圧素子、４４は第２のスイッチング素子２１のゲートに接続される、例えばトランジスタである第４のスイッチング素子、４５、４６は第４のスイッチング素子４４のバイアス抵抗、４７は出力電圧ＶＯＵＴと、第４のスイッチング素子４４のベースとの間に接続された例えば、第３の定電圧素子４３と同様の定電圧特性を有する定電圧ダイオードである第４の定電圧素子である。
【００５５】
なお、この実施の形態は上述した実施の形態１が、定電圧ダイオード３１により、帰還電流ＩＤが流れ始める出力電圧ＶＯＵＴが上述した参考例１〜４に比べツェナー電圧ＶＺＤ２相当分大きくなるため、その対策としてスイッチング動作を保持するコンデンサ８の容量を増やして、時定数を上げるなどの方策が取られるが、この場合、起動時間が遅くなる問題点があった。
【００５６】
また、第２のスイッチング素子２１のゲート−ソース間電圧ＶＧＳ、第１の定電圧ダイオード２３の電圧ＶＺ、制御回路電圧ＶＣＣの関係は、
ＶＣＣ＝ＶＺ−ＶＧＳ
となるが、制御回路電圧ＶＣＣは動作状態により変動するため、第２のスイッチング素子２１のしきい値電圧ＶＧＳｔｈ、スイッチング制御回路７の動作開始電圧ＶＣＣｏｎ、出力電圧ＶＯＵＴが定電圧化されたときの制御回路電圧ＶＣＣｃｏｎｔ、第１の定電圧ダイオード２３のツェナー電圧ＶＺＤ１の関係は、
ＶＣＣｏｎ＜ＶＺＤ１−ＶＧＳｔｈ＜ＶＣＣｃｏｎｔ＝ＶＯＵＴ−ＶＤ−ＶＺＤ２
となる必要がある。
【００５７】
これは上述した参考例１〜４に比べＶＺＤ１−ＶＧＳｔｈの幅がＶＺＤ２分小さくなることになる（図９（ア））。
通常、第２のスイッチング素子２１のしきい値電圧ＶＧＳｔｈは数Ｖ単位のバラツキがあり、また出力電圧ＶＯＵＴのリップル分等を考慮した場合、ＶＺＤ２をあまり大きくできず、低発熱化の効果が薄れるといった問題があった。
【００５８】
この実施の形態２のスイッチング電源回路は以上の問題を解決するために成されたもので、以上のように構成された実施の形態２のスイッチング電源回路の動作について説明する。交流電源１が印加後、入力電圧Ｖｉｎが上昇（Ｓ９１）すると、参考例１と同様に、第２のスイッチング素子２１がＯＮ（Ｓ９２）し、起動電流ＩＳが流れ（Ｓ９３）、スイッチング制御回路７が動作（Ｓ９４）し、出力電圧ＶＯＵＴが上昇する動作は上記参考例１と同様である。（図１１期間Ｔ１、Ｔ２）
【００５９】
次に、出力電圧ＶＯＵＴが上昇し、第３のスイッチング素子４１のベース−エミッタ間電圧をＶＢＥ１とすると
ＶＯＵＴ＞ＶＣＣ＋ＶＤ＋ＶＢＥ１
となると、ダイオード１４を介してＶＯＵＴから帰還電流ＩＤが流れ（Ｓ９５）、制御回路電圧ＶＣＣは上昇する（図１１期間Ｔ３）。
【００６０】
更に出力電圧ＶＯＵＴが上昇し、第３の低電圧素子４３のツェナー電圧をＶＺＤ３とした場合、
ＶＯＵＴ＞ＶＤ＋ＶＺＤ３
となると、制御回路電圧ＶＣＣは、
ＶＣＣ＝ＶＺＤ３−ＶＢＥ１
にクリップされ定電圧化される。
【００６１】
次に、第４のスイッチング素子４４のベース−エミッタ間電圧をＶＢＥ２とすると、第４の定電圧素子４７のツェナー電圧は第３の低電圧素子４３のツェナー電圧ＶＺＤ３と同じであるから、
ＶＯＵＴ＞ＶＺＤ３＋ＶＢＥ２
となると、第４のスイッチング素子４４はＯＮし、第２のスイッチング素子２１のゲート電圧が電源のマイナスと同電位になるため、第２のスイッチング素子２１はＯＦＦ（Ｓ９６）する。以後スイッチング制御回路７は出力からの帰還電流ＩＤにより動作する（図１１期間Ｔ４）。
【００６２】
そして、出力電圧ＶＯＵＴは定電圧化されるが、
このときの制御回路電圧ＶＣＣｃｏｎｔは、定電圧化されているので、
ＶＣＣｃｏｎｔ＝ＶＺＤ３−ＶＢＥ１
となる（図１１期間Ｔ５）。
【００６３】
以上のような回路構成では、帰還電流ＩＤが流れるまでの動作は上記参考例１〜４とほぼ同じであり、コンデンサ８の容量を増やす必要がなく起動時間への影響もない。
また第２のスイッチング素子２１がＯＮするまでの条件は、
ＶＣＣｏｎ＜ＶＺＤ１−ＶＧＳｔｈ
となるが、第２のスイッチング素子２１がＯＮし、出力電圧ＶＯＵＴが上昇して、第４のスイッチング素子４４のＯＮにより第２のスイッチング素子２１がＯＦＦしたあとは、第２のスイッチング素子２１のしきい値電圧ＶＧＳｔｈは第２のスイッチング素子２１の再導通には影響せず、第４のスイッチング素子４４のしきい値電圧に依存する。このしきい値電圧は、出力電圧ＶＯＵＴに対して
ＶＺＤ３＋ＶＢＥ２
のヒステリシスを持つことになるため、第２のスイッチング素子２１のしきい値電圧ＶＧＳｔｈのバラツキ、出力電圧ＶＯＵＴのリップル分等の影響が少なく容易に制御回路電圧ＶＣＣを下げることができ、低消費電力化が可能である。
【００６４】
【発明の効果】
この発明のスイッチング電源回路は、以上説明したように構成されているので、以下に記載されるような効果を奏する。
【００６５】
【００６６】
スイッチング制御回路に供給する電流は、起動時には起動抵抗と第２のスイッチング素子を介して直流電源または整流される交流電源から供給させ、起動後は上記第２のスイッチング素子をオフしてスイッチングトランスの出力電流に切換えて供給させるので、起動時のみ起動抵抗に電流が流れるため、起動抵抗の電力損失を小さくすることができ、装置を大形化することなく広範囲な入力電圧に対応するスイッチング電源回路を提供することができる。さらに、電源間に直列に接続したバイアス抵抗と第１の定電圧素子と、ゲート端子が上記バイアス抵抗と第１の定電圧素子の接続点に接続されドレイン端子が起動抵抗を介して上記電源のプラス側に接続されソース端子がコンデンサを介して上記電源のマイナス側に接続されると共にスイッチング制御回路の電源供給端子へ接続された第２のスイッチング素子と、一方端がスイッチングトランスの出力端子に接続され他方端が上記スイッチング制御回路の電源供給端子へ接続された帰還ダイオードと第２の定電圧素子との直列体とを備えたので、起動電流を大きくでき、短時間にスイッチング電源回路を立ち上げることができると共に、帰還ダイオードと直列に挿入された第２の定電圧素子を備えたので、制御回路電圧Ｖ ＣＣ ｃｏｎｔが小さくなり、スイッチング電源回路の消費電力を小さくすることができる。
【００６７】
【００６８】
スイッチング制御回路に供給する電流は、起動時には起動抵抗と第２のスイッチング素子を介して直流電源または整流される交流電源から供給させ、起動後は上記第２のスイッチング素子をオフしてスイッチングトランスの出力電流に切換えて供給させるので、起動時のみ起動抵抗に電流が流れるため、起動抵抗の電力損失を小さくすることができ、装置を大形化することなく広範囲な入力電圧に対応するスイッチング電源回路を提供することができる。さらに、電源間に直列に接続したバイアス抵抗と第１の定電圧素子と、ゲート端子が上記バイアス抵抗と第１の定電圧素子の接続点に接続されドレイン端子が上記電源のプラス側に接続されソース端子が直列接続された起動抵抗とコンデンサを介して上記電源のマイナス側に接続されると共に上記起動抵抗とコンデンサの接続点がスイッチング制御回路の電源供給端子へ接続された第２のスイッチング素子と、一方端がスイッチングトランスの出力端子に接続され他方端が上記スイッチング制御回路の電源供給端子へ接続された帰還ダイオードと第２の定電圧素子との直列体とを備えたので、起動抵抗に印加される電圧が小さくなり、起動抵抗に許容損失の小さい抵抗を使用でき、スイッチング電源回路を小型にすることができると共に、帰還ダイオードと直列に挿入された第２の定電圧素子を備えたので、制御回路電圧Ｖ ＣＣ ｃｏｎｔが小さくなり、スイッチング電源回路の消費電力を小さくすることができる。
【００６９】
【００７０】
スイッチング制御回路に供給する電流は、起動時には起動抵抗と第２のスイッチング素子を介して直流電源または整流される交流電源から供給させ、起動後は上記第２のスイッ チング素子をオフしてスイッチングトランスの出力電流に切換えて供給させるので、起動時のみ起動抵抗に電流が流れるため、起動抵抗の電力損失を小さくすることができ、装置を大形化することなく広範囲な入力電圧に対応するスイッチング電源回路を提供することができる。さらに、電源間に直列に接続したバイアス抵抗と第１の定電圧素子と、ゲート端子が上記バイアス抵抗と第１の定電圧素子の接続点に接続されドレイン端子が起動抵抗を介して上記電源のプラス側に接続されソース端子がコンデンサを介して上記電源のマイナス側に接続されると共にスイッチング制御回路の電源供給端子へ接続された第２のスイッチング素子と、一方端がスイッチングトランスの出力端子に接続され他方端が上記スイッチング制御回路の電源供給端子へ接続された帰還ダイオードと第３のスイッチング素子との直列体と、一方端が上記バイアス抵抗と第１の定電圧素子の接続点に接続され他方端が上記電源のマイナス側に接続された第４のスイッチング素子とを備えたので、起動電流を大きくでき、短時間にスイッチング電源回路を立ち上げることができると共に、帰還ダイオードと直列に挿入された第３のスイッチング素子と、一方端がバイアス抵抗と第１の定電圧素子の接続点に接続され他方端が電源のマイナス側に接続された第４のスイッチング素子とを備えたので、第２のスイッチング素子のしきい値電圧ＶＧＳｔｈのバラツキ、出力電圧ＶＯＵＴのリップル分等の影響が少なく容易に制御回路電圧ＶＣＣを下げることができ、低消費電力化ができる。
【図面の簡単な説明】
【図１】 参考例１を示すスイッチング電源回路の接続図である。
【図２】 図１のスイッチング電源回路の動作を示すタイムチャートである。
【図３】 参考例２のスイッチング電源回路の動作を示すタイムチャートである。
【図４】 参考例３を示すスイッチング電源回路図である。
【図５】 図４のスイッチング電源回路の動作を示すタイムチャートである。
【図６】 参考例４を示すスイッチング電源回路の回路図である。
【図７】 図６のスイッチング電源回路の動作を示すタイムチャートである。
【図８】 この発明の実施の形態１を示すスイッチング電源回路の回路図である。
【図９】 図８のスイッチング電源回路の動作を示すタイムチャートである。
【図１０】 この発明の実施の形態２を示すスイッチング電源回路の接続図である。
【図１１】 図１０のスイッチング電源回路の動作を示すタイムチートである。
【図１２】 従来のスイッチング電源回路の接続図である。
【図１３】 図１２のタイムチャートである。
【符号の説明】
１ 交流電源 ２ 変圧器
３ 整流器 ４ 平滑コンデンサ
５ スイッチングトランス ６ 第１のスイッチング素子
７ スイッチング制御回路 ８ コンデンサ
９ 起動抵抗 １０ 出力ダイオード
１１ コンデンサ １２ 検出抵抗
１３ 検出抵抗 １４ 帰還ダイオード
２１ 第２のスイッチング素子 ２２ バイアス抵抗
２３ 第１の定電圧素子 ２４ 抵抗
３１ 第２の定電圧素子 ４１ 第３のスイッチング素子
４２ バイアス抵抗 ４３ 第３の定電圧素子
４４ 第４のスイッチング素子 ４５ バイアス抵抗
４６ バイアス抵抗 ４７ 第４の定電圧素子。
【発明の属する技術分野】
この発明はスイッチング電源回路に関し、特に消費電力低減に係わるものである。
【０００２】
【従来の技術】
図１２は、例えば、特開平１０−２５７７６０号公報に示された従来のスイッチング電源回路の接続図である。図において、１００はスイッチング電源回路、１は交流電源、２は変圧器、３は変圧器２の出力を直流電圧に整流する、例えばダイオードブリッジで構成された整流器で、スイッチング電源回路１００に入力される直流電源を供給する。
４は整流器３で整流された後、入力された入力電圧Ｖｉｎ（Ａ点）を平滑する平滑コンデンサ、５はスイッチングトランス、６は例えば、ＦＥＴ（Ｆｉｅｌｄ
Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である第１のスイッチング素子である。
【０００３】
７は出力電圧ＶＯＵＴ（Ｂ点）を監視すると共に、所定のパルスを出力して第１のスイッチング素子６を駆動し、出力電圧ＶＯＵＴが定電圧にされるよう制御するスイッチング制御回路、８はスイッチング制御回路７に電源供給される電圧ＶＣＣ（Ｃ点）を平滑するコンデンサ、９はスイッチング制御回路７に電流を供給してスイッチング電源回路を起動させる起動抵抗、１０はスイッチングトランス５から出力された電流を整流する出力ダイオード、１１は出力ダイオード１０の出力電圧ＶＯＵＴを平滑するコンデンサ、１２，１３は出力電圧ＶＯＵＴの電圧を検出しスイッチング制御回路７へフィードバックする検出抵抗、１４はスイッチング制御回路７が起動し出力電圧ＶＯＵＴが上昇した場合、出力側からスイッチング制御回路７へ帰還電流ＩＤを流し、動作電流を供給する帰還ダイオードである。
【０００４】
図１３はスイッチング電源回路１００の動作を示すタイムチャートで、次に本図を用いて、従来のスイッチング電源回路の動作について説明する。交流電圧１が印加され、変圧器２の２次側に２次電圧が出力されると、整流器３によって整流され、入力電圧Ｖｉｎが上昇（Ｓ１）し、起動抵抗９の両端の電圧ＶＳが上昇（Ｓ２）すると共に、起動抵抗９を流れる電流ＩＳが上昇（Ｓ３）する。
【０００５】
このＩＳによりコンデンサ８が充電され、スイッチング制御回路７へ供給される電圧ＶＣＣが上昇（Ｓ４）する。期間Ｔ１後に電圧ＶＣＣがスイッチング制御回路７の動作開始電圧ＶＣＣｏｎに達すると、スイッチング制御回路７は動作を開始する。
なお、起動抵抗９を流れる電流ＩＳは、起動抵抗９の抵抗値をＲＳとすれば、
ＩＳ＝ＶＳ／ＲＳ＝（Ｖｉｎ−ＶＣＣ）／ＲＳ となる。
【０００６】
また、スイッチング制御回路７の動作開始前（静止状態）の消費電流をＩＣＣ１、コンデンサ８の静電容量をＣ１とし、簡略化のためＶｉｎ≒ＶＳとしてＩＳを定電流とすれば、スイッチング制御回路７の起動開始までの時間Ｔ1は、
Ｔ１＝Ｃ１×ＶＣＣｏｎ／（ＩＳ−ＩＣＣ１）
＝Ｃ１×ＶＣＣｏｎ／（Ｖｉｎ／ＲＳ−ＩＣＣ１）
となる。
【０００７】
通常、ＩＣＣ１は極めて小さいため，起動抵抗９の抵抗値ＲＳは、ＩＳ＞ＩＣＣ１になる比較的大きな抵抗値とし起動抵抗９による損失を抑える。
スイッチング制御回路７が動作を開始すると、所定のパルスを出力して第１のスイッチング素子６を駆動（Ｓ５）する。
【０００８】
第１のスイッチング素子６がＯＮ状態のとき、スイッチングトランス５にエネルギーが蓄積され、第１のスイッチング素子６がＯＦＦの時、蓄積されたエネルギーは出力側に放出される。このため第１のスイッチング素子６がＯＮ，ＯＦＦ動作を繰り返すことによって出力電圧ＶＯＵＴは上昇する。
【０００９】
スイッチング制御回路７の動作開始後の消費電流をＩＣＣ２とすると、内部の発振回路の動作や、第１のスイッチング素子６の駆動にエネルギーが必要なため、ＩＣＣ２≫ＩＣＣ１となり、ＩＳによる供給電流を上回り制御回路電圧ＶＣＣは降下（Ｓ６）するが、コンデンサ８に蓄えられたエネルギーによってその動作は維持される（図１３期間Ｔ２）。
【００１０】
この結果、出力電圧ＶＯＵＴは上昇（Ｓ７）を続け、ダイオード１４の順方向電圧をＶＤとすれば、
ＶＯＵＴ＞ＶＣＣ＋ＶＤ
になるとダイオード１４を介して出力側から制御回路電圧ＶＣＣへ帰還電流ＩＤが供給（Ｓ８）され、再度、制御回路電圧ＶＣＣは上昇し、以後スイッチング制御回路７は起動抵抗９を流れる電流ＩＳと出力からの帰還電流ＩＤによりエネルギーを得て動作する（図１３期間Ｔ３）。
【００１１】
スイッチング制御回路７の動作停止電圧ＶＣＣｏｆｆは、期間Ｔ２のＶＣＣの電圧降下による動作停止を防ぐため、動作開始電圧ＶＣＣｏｎに対しヒステリシスを設けてある。従って、コンデンサ８の容量Ｃ１は、
Ｃ１＞ＩＣＣ２×Ｔ２／（ＶＣＣｏｎ−ＶＣＣｏｆｆ）
を満たす容量が必要である。
【００１２】
検出抵抗１２、１３によって、出力電圧ＶＯＵＴを分圧した検出電圧が検出され、出力電圧ＶＯＵＴが所定の電圧に達する（Ｓ９）と、スイッチング制御回路７は出力パルスを例えば、図示しない一定の出力パルス周期にてパルス幅を変化させる（ＰＷＭ方式）、また一定のパルス幅にて出力パルス周期を変化させる（ＰＦＭ方式）、もしくはパルスをある期間連続で出力し、またある期間停止することを繰り返す（間欠発振方式）等により第１のスイッチング素子６を制御することにより、出力電圧ＶＯＵＴは定電圧化される。また、定電圧化されたときのスイッチング制御回路７の制御回路電圧をＶＣＣｃｏｎｔとすれば、
ＶＣＣｃｏｎｔ＝ＶＯＵＴ−ＶＤ となる（図１３期間Ｔ４）。
【００１３】
【発明が解決しようとする課題】
従来のスイッチング電源回路は以上のように構成されており、起動抵抗９に通電される電流ＩＳは、出力電圧ＶＯＵＴが定電圧になった後（Ｔ４〜）も継続して流れる方式であるため、交流電源１が過電圧となり入力電圧が大きくなった場合や、スイッチング電源回路１００の起動時間（図１３に示すＴ１〜Ｔ３）がコンデサ８の静電容量の大きさと起動抵抗９の抵抗値によって決定されることから、この起動時間を短縮させるために起動抵抗９の抵抗値を小さくした場合においては起動抵抗９で発生する損失が大きくなることから、起動抵抗９には許容損失が大きい抵抗を用いるか、または起動抵抗９の放熱を良くする放熱手段が必要となり、装置が大型化する問題があった。
【００１４】
この発明は、上述のような課題を解決するためになされたものであり、装置を大形化することなく広範囲な入力電圧に対応すると共に、短時間に電源を立ち上げることのできるスイッチング制御回路を得ることを目的としたものである。
【００１５】
【課題を解決するための手段】
（１）この発明のスイッチング電源回路は、入力される直流電源または整流される交流電源をスイッチングする第１のスイッチング素子と、この第１のスイッチング素子を制御するスイッチング制御回路と、上記第１のスイッチング素子のスイッチング信号によって入力された電源電圧を変圧して出力するスイッチングトランスとを備えるスイッチング電源回路において、上記スイッチング制御回路に供給する電流は、起動時には起動抵抗と第２のスイッチング素子を介して上記直流電源または整流される交流電源から供給させ、起動後は上記第２のスイッチング素子をオフして上記スイッチングトランスの出力電流に切換えて供給させるものであって、上記電源間に直列に接続したバイアス抵抗と第１の定電圧素子と、ゲート端子が上記バイアス抵抗と第１の定電圧素子の接続点に接続されドレイン端子が上記起動抵抗を介して上記電源のプラス側に接続されソース端子がコンデンサを介して上記電源のマイナス側に接続されると共に上記スイッチング制御回路の電源供給端子へ接続された上記第２のスイッチング素子と、一方端が上記スイッチングトランスの出力端子に接続され他方端が上記スイッチング制御回路の電源供給端子へ接続された帰還ダイオードと第２の定電圧素子との直列体とを備えたものである。
【００１６】
（２）また、入力される直流電源または整流される交流電源をスイッチングする第１のスイッチング素子と、この第１のスイッチング素子を制御するスイッチング制御回路と、
上記第１のスイッチング素子のスイッチング信号によって入力された電源電圧を変圧して出力するスイッチングトランスとを備えるスイッチング電源回路において、上記スイッチング制御回路に供給する電流は、起動時には起動抵抗と第２のスイッチング素子を介して上記直流電源または整流される交流電源から供給させ、起動後は上記第２のスイッチング素子をオフして上記スイッチングトランスの出力電流に切換えて供給させるものであって、上記電源間に直列に接続したバイアス抵抗と第１の定電圧素子と、ゲート端子が上記バイアス抵抗と第１の定電圧素子の接続点に接続されドレイン端子が上記電源のプラス側に接続されソース端子が直列接続された上記起動抵抗とコンデンサを介して上記電源のマイナス側に接続されると共に上記起動抵抗とコンデンサの接続点が上記スイッチング制御回路の電源供給端子へ接続された上記第２のスイッチング素子と、一方端が上記スイッチングトランスの出力端子に接続され他方端が上記スイッチング制御回路の電源供給端子へ接続された帰還ダイオードと第２の定電圧素子との直列体とを備えたものである。
【００１７】
（３）また、入力される直流電源または整流される交流電源をスイッチングする第１のスイッチング素子と、この第１のスイッチング素子を制御するスイッチング制御回路と、上記第１のスイッチング素子のスイッチング信号によって入力された電源電圧を変圧して出力するスイッチングトランスとを備えるスイッチング電源回路において、上記スイッチング制御回路に供給する電流は、起動時には起動抵抗と第２のスイッチング素子を介して上記直流電源または整流される交流電源から供給させ、起動後は上記第２のスイッチング素子をオフして上記スイッチングトランスの出力電流に切換えて供給させるものであって、上記電源間に直列に接続したバイアス抵抗と第１の定電圧素子と、ゲート端子が上記バイアス抵抗と第１の定電圧素子の接続点に接続されドレイン端子が上記起動抵抗を介して上記電源のプラス側に接続されソース端子がコンデンサを介して上記電源のマイナス側に接続されると共に上記スイッチング制御回路の電源供給端子へ接続された上記第２のスイッチング素子と、一方端が上記スイッチングトランスの出力端子に接続され他方端が上記スイッチング制御回路の電源供給端子へ接続された帰還ダイオードと第３のスイッチング素子との直列体と、一方端が上記バイアス抵抗と第１の定電圧素子の接続点に接続され他方端が上記電源のマイナス側に接続された第４のスイッチング素子とを備えたものである。
【００１８】
【００１９】
【００２０】
【００２１】
【発明の実施の形態】
参考例１．
図１はこの発明の参考例１を示すスイッチング電源回路の接続図、図２は図１の動作を示すタイムチャートである。なお、図１２と同一または相当部分には同一符号を付して一部の説明を省略する。
図１，２において、１０１はスイッチング電源回路、１は交流電源、２は変圧器、３は変圧器２の出力を直流電圧に整流する、例えばダイオードブリッジで構成された整流器でスイッチング電源回路１０１に入力される直流電源を供給する。４は整流された電圧を入力電圧Ｖｉｎ（Ａ点）に平滑する平滑コンデンサ、５はスイッチングトランス、６は例えば、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である第１のスイッチング素子である。
【００２２】
７は出力電圧ＶＯＵＴ（Ｂ点）を監視し、所定のパルスを出力して第１のスイッチング素子６を駆動し、出力電圧ＶＯＵＴが定電圧にされるよう制御するスイッチング制御回路、８はスイッチング制御回路７に電源供給される電圧ＶＣＣ（Ｃ点）を平滑するコンデンサ、９はスイッチング制御回路７に電流を供給してスイッチング電源回路１０１を起動させるための起動抵抗、１０はスイッチングトランス５から出力された電流を整流する出力ダイオードである。
【００２３】
１１は出力ダイオード１０の出力電圧ＶＯＵＴを平滑するコンデンサ、１２，１３は出力電圧ＶＯＵＴの電圧を検出しスイッチング制御回路７へフィードバックする検出抵抗、１４はスイッチング制御回路７が起動し出力電圧ＶＯＵＴが上昇した場合、出力側からスイッチング制御回路７へ帰還電流ＩＤを流し、動作電流を供給するための帰還ダイオードである。
【００２４】
２１は、例えばＦＥＴ（Ｆｉｅｌｄ．Ｅｆｆｅｃｔ．Ｔｒａｎｓｉｓｔｏｒ）である第２のスイッチング素子、２２は第２のスイッチング素子２１のバイアス抵抗、２３は電源の−側と第２のスイッチング素子２１のゲート間に接続され、第２のスイッチング素子２１がスイッチング動作する動作電圧を決める、例えば定電圧ダイオードである第１の定電圧素子、２４は第１の定電圧素子２３の漏洩電流を抑制するための抵抗である。
【００２５】
次に以上のように形成されたスイッチング電源回路１０１の動作を説明する。交流電源１が印加され、変圧器２で変圧された後、整流器３で整流された直流電源がスイッチング電源回路１０１に入力される。入力された入力電圧Ｖｉｎは上昇（Ｓ１１）し、バイアス抵抗２２にも電圧が印加され、バイアス電流ＩＢが流れる。この電流により第２のスイッチング素子２１のゲートの電圧が第２のスイッチング素子２１のしきい値電圧ＶＧＳｔｈに達すると、第２のスイッチング素子２１はＯＮ（Ｓ１２）する。
なお、第２のスイッチング素子２１は電圧駆動素子であり、また、ゲートの容量が非常に小さいため、バイアス抵抗２２の抵抗値は非常に大きな値にすることが可能であるため、バイアス抵抗２２による電力損失は小さくすることができる。
【００２６】
第２のスイッチング素子２１がＯＮすると、起動抵抗９に電圧ＶＳ（Ｓ１３）が印加され、起動抵抗９に起動電流ＩＳが流れる（Ｓ１４）。この起動電流ＩＳにより、コンデンサ８が充電され、スイッチング制御回路７の制御回路電圧ＶＣＣが上昇（Ｓ１５）し、スイッチング制御回路７の動作開始電圧ＶＣＣｏｎに達する（Ｓ１６）と（図２期間Ｔ１）、スイッチング制御回路７は動作を開始（Ｓ１７）する。
なお、第２のスイッチング素子２１のＯＮ時のドレイン−ソース間電圧は小さく無視できるので、スイッチング制御回路７の起動開始までの時間Ｔ1は、
Ｔ１＝Ｃ１×ＶＣＣｏｎ／（Ｖｉｎ／ＲＳ−ＩＣＣ１） となる。
【００２７】
スイッチング制御回路７が動作を開始すると、出力電圧ＶＯＵＴは上昇（Ｓ１８）するが、この時点ではまだ第２のスイッチング素子２１はＯＮ状態であり、起動電流ＩＳは流れ続けている。
次に、出力電圧ＶＯＵＴが上昇（Ｓ１９）を続け、
ＶＯＵＴ＞ＶＣＣ＋ＶＤ 但し、ＶＤはダイオード１４の順方向電圧。
となると、ダイオード１４を介して出力側から制御回路電圧ＶＣＣへ帰還電流ＩＤが供給され始め（Ｓ２０）、制御回路電圧ＶＣＣは上昇する。そして、第１の定電圧素子２３のツェナー電圧をＶＺＤ１とすると、
ＶＣＣ＞ＶＺＤ１−ＶＧＳｔｈ
となると、第２のスイッチング素子２１はＯＦＦ（Ｓ２１）し、起動電流ＩＳが流れなくなり（Ｓ２２）、以後はスイッチング制御回路７は出力からの帰還電流ＩＤにより動作する（図２期間Ｔ４）。
【００２８】
検出抵抗１２、１３によって、出力電圧ＶＯＵＴを分圧した検出電圧が検出され、出力電圧ＶＯＵＴが所定の電圧に達する（Ｓ２３）と、スイッチング制御回路７は出力パルスを例えば、図示しない一定の出力パルス周期にてパルス幅を変化させる（ＰＷＭ方式）、また一定のパルス幅にて出力パルス周期を変化させる（ＰＦＭ方式）、もしくはパルスをある期間連続で出力し、またある期間停止することを繰り返す（間欠発振方式）等により第１のスイッチング素子６を制御することにより、出力電圧ＶＯＵＴは定電圧化される。
【００２９】
定電圧化されたときのスイッチング制御回路７の制御回路電圧をＶＣＣｃｏｎｔとすれば、
ＶＣＣｃｏｎｔ＝ＶＯＵＴ−ＶＤ
となる（図２期間Ｔ５）。
【００３０】
以上のように構成されたスイッチング電源回路では、起動抵抗９には起動時（期間Ｔ１〜Ｔ３）のみ電流が流れるため、起動後の起動抵抗９の電力損失は零になるため、起動抵抗９には許容損失が小さい抵抗を用いることができ、また、電力損失による発熱を放熱させる放熱手段を必要としないので、スイッチング電源回路１０１に入力される電源電圧は広範囲な電圧に対応することができる。
なお、上記参考例１の電源は、交流電源１を変圧器２にて変圧させたが、交流電源１を直接、整流器３に入力し整流させても良く、また、変圧器２、整流器３が配設されない直流電源であっても良い。
【００３１】
参考例２．
図３は参考例２を示すスイッチング電源回路の動作を示すタイムチャートで、起動抵抗９の抵抗値を上述した参考例１のものより小さくしたもので、回路構成は図１と同様である。
【００３２】
次に、以上のように構成された参考例２のスイッチング電源回路の動作について説明する。
交流電源１が印加され、変圧器２で変圧された後、整流器３で整流した直流電源がスイッチング電源回路１０１に入力される。入力された入力電圧Ｖｉｎは上昇（Ｓ３１）し、バイアス抵抗２２にも電圧が印加され、バイアス電流ＩＢが流れる。この電流により第２のスイッチング素子２１のゲートの電圧がしきい値電圧ＶＧＳｔｈに達すると、第２のスイッチング素子２１はＯＮ（Ｓ３２）する。
なお、第２のスイッチング素子２１は電圧駆動素子であり、また、ゲートの容量が非常に小さいため、バイアス抵抗２２の抵抗値は非常に大きな値にすることが可能であるため、バイアス抵抗２２の電力損失は小さくすることができる。
【００３３】
第２のスイッチング素子２１がＯＮすると、起動抵抗９に電圧ＶＳ（Ｓ３３）が印加され、起動電流ＩＳが流れる（Ｓ３４）。この起動電流ＩＳにより、コンデンサ８が充電され、スイッチング制御回路７の制御回路電圧ＶＣＣが上昇（Ｓ３５）し、スイッチング制御回路７の動作開始電圧ＶＣＣｏｎに達する（Ｓ３６）と（図３期間Ｔ１）、スイッチング制御回路７は動作を開始（Ｓ３７）する。
【００３４】
なお、第２のスイッチング素子２１のＯＮ時のドレイン−ソース間電圧は小さく無視できるので、スイッチング制御回路７の起動開始までの時間Ｔ1は、上述した参考例１と同じく、
Ｔ１＝Ｃ１×ＶＣＣｏｎ／（Ｖｉｎ／ＲＳ−ＩＣＣ１）
であり、起動抵抗９の抵抗値ＲＳを小さくすることにより、電源の起動時間の高速化が図れる（図３期間Ｔ１）。また電流ＩＳが大きいため、スイッチング制御回路７が動作を開始して消費電流が増え、制御回路電圧ＶＣＣが放電する期間（図３期間Ｔ２）の電圧降下を抑えることができる。そして出力電圧ＶＯＵＴが上昇し、定電圧化される動作については上記参考例１と同様である（図３期間Ｔ３、Ｔ４、Ｔ５）。
【００３５】
参考例３．
図４はこの発明の参考例３を示すスイッチング電源回路の接続図、図５は図４の動作を示すタイムチャートである。図において、１０２はスイッチング電源回路で、上述した参考例２から平滑コンデンサ４を削除したものである。
【００３６】
次に以上のように構成された参考例３の動作について説明する。交流電源１が印加されると入力電圧Ｖｉｎは上昇（Ｓ５１）し、バイアス抵抗２２にも電圧が印加され、バイアス電流ＩＢが流れる。この電流により第２のスイッチング素子２１のゲートに電圧が印加され、第２のスイッチング素子２１のしきい値電圧ＶＧＳｔｈまで上昇すると、第２のスイッチング素子２１はＯＮ（Ｓ５２）する。第２のスイッチング素子２１がＯＮすると、起動抵抗９に電圧ＶＳが印加（Ｓ５３）され、電流ＩＳが流れる（Ｓ５４）。
【００３７】
この電流ＩＳにより、コンデンサ８が充電され、スイッチング制御回路７の制御回路電圧ＶＣＣが上昇（Ｓ５５）し、スイッチング制御回路７の動作開始電圧ＶＣＣｏｎに達すると、スイッチング制御回路７は動作を開始（Ｓ５６）する。
スイッチング制御回路７が動作を開始すると、従来例と同じく出力電圧ＶＯＵＴは上昇（Ｓ５７）し、
ＶＯＵＴ＞ＶＣＣ＋ＶＤ となるとダイオード１４を介して出力側から制御回路電圧ＶＣＣへ帰還電流ＩＤが供給開始（Ｓ５８）され、制御回路電圧ＶＣＣは上昇（Ｓ５９）する。
【００３８】
しかし、入力電圧Ｖｉｎは平滑されておらずリップルがあるため、
Ｖｉｎ＜ＶＣＣ＋ＶＧＳｔｈ
となると、第２のスイッチング素子２１はＯＦＦ（Ｓ６０）し、電流ＩＳの供給は停止（Ｓ６１）される。また帰還電流ＩＤは流れ続けるが、入力電圧Ｖｉｎが小さくスイッチングトランス５へのエネルギー蓄積がなされないため、出力側へのエネルギー放出ができず、出力電圧ＶＯＵＴおよび制御回路電圧ＶＣＣは降下（Ｓ６２）する。
【００３９】
次に、再び入力電圧Ｖｉｎが上昇（Ｓ６３）すると、第２のスイッチング素子２１は再度ＯＮ（Ｓ６４）し電流ＩＳが流れる（Ｓ６５）。またスイッチングトランス５へのエネルギー蓄積がなされ、出力電圧ＶＯＵＴも再度上昇（Ｓ６６）する。
そして、第１の定電圧ダイオード２３のツェナー電圧をＶＺＤ１とすると、
ＶＣＣ＞ＶＺＤ１−ＶＧＳｔｈ
となると、第２のスイッチング素子２１はＯＦＦ（Ｓ６７）し、以後はスイッチング制御回路７は出力からの帰還電流ＩＤにより動作し（図５期間Ｔ６）、そして参考例１と同じく出力電圧ＶＯＵＴは定電圧化される。
【００４０】
以上のように構成された参考例３のスイッチング電源回路によれば、スイッチング制御回路７の動作開始電圧ＶＣＣｏｎに達する時間（Ｔ１）が短く、平滑コンデンサを装着しない構成としても、電源リップルの影響を受けることがない。この結果、外形が大きい平滑コンデンサを装着しないので装置を小形化ができる。
【００４１】
参考例４．
図６はこの発明の参考例４を示すスイッチング電源回路の接続図、図７は図５の動作を示すタイムチャートである。図において、起動抵抗９が第２のスイッチング素子２１の出力側（ソース側）に接続されている以外は参考例１と同様である。
【００４２】
次に、動作について説明する。交流電源１が印加され、入力電圧Ｖｉｎが上昇（Ｓ７１）すると、参考例１と同様に、第２のスイッチング素子２１がＯＮ（Ｓ７２）し、起動電流ＩＳが流れ（Ｓ７３）、スイッチング制御回路７が動作（Ｓ７４）する。
【００４３】
この時、第１の定電圧ダイオード２３のツェナー電圧をＶＺＤ１、第２のスイッチング素子２１のゲートしきい値電圧をＶＧＳｔｈとすると、起動電流ＩＳは、
ＩＳ＝（ＶＺＤ１−ＶＧＳｔｈ−ＶＣＣ）／ＲＳ
となり、ＩＳが一定以上の電流とはならないリミッタ回路を構成する。
【００４４】
また、起動抵抗９の電圧ＶＳは最大でも、ＶＺＤ１−ＶＧＳｔｈとなり、上記参考例１に比べ、小さな値となる。また、第２のスイッチング素子のドレイン−ソース間電圧ＶＤＳは、
ＶＤＳ＝Ｖｉｎ−ＶＣＣ−ＶＳ
となり、第２のスイッチング素子２１が電圧を負担することになる。
【００４５】
次に参考例１と同じく出力電圧ＶＯＵＴが上昇を続け（図７期間Ｔ２、Ｔ３）、
ＶＣＣ＞ＶＺＤ１−（ＶＧＳｔｈ＋ＶＳ）
となると、第２のスイッチング素子２１はＯＦＦ（Ｓ７４）し、以後スイッチング制御回路７は出力からの帰還電流ＩＤにより動作する（図７期間Ｔ４）。
そして参考例１と同じく出力電圧ＶＯＵＴは定電圧化され、このときのＶＣＣｃｏｎｔは、
ＶＣＣｃｏｎｔ＝ＶＯＵＴ−ＶＤ
となる（図７期間Ｔ５）
【００４６】
以上のような回路構成では、入力電圧Ｖｉｎを第２のスイッチング素子２１が負担するので、起動抵抗９に印加される電圧が小さく、起動抵抗９には小さな許容損失の抵抗が使用でき、スイッチング電源回路の小型化が可能である。
【００４７】
実施の形態１．
図８はこの発明の参考例４を示すスイッチング電源回路の接続図、図９は図８の動作を示すタイムチャートである。図において、３１は出力からの帰還経路に直列に挿入された、例えば定電圧ダイオードである第２の定電圧素子である。
【００４８】
次に動作について説明する。交流電源１が印加後、入力電圧Ｖｉｎが上昇（Ｓ８１）すると、参考例２と同様に、第２のスイッチング素子２１がＯＮ（Ｓ８２）し、起動電流ＩＳが流れ（Ｓ８３）、スイッチング制御回路７が動作（Ｓ８４）し、出力電圧ＶＯＵＴが上昇する動作は上記参考例１と同様である。（図９期間Ｔ１、Ｔ２）
【００４９】
次に、出力電圧ＶＯＵＴが上昇し、第２の定電圧素子３１のツェナー電圧をＶＺＤ２とすると、
ＶＯＵＴ＞ＶＣＣ＋ＶＤ＋ＶＺＤ２
となると、ダイオード１４、第２の定電圧素子３１を介して出力電圧ＶＯＵＴから帰還電流ＩＤが流れ（Ｓ８５）、ＶＣＣは上昇する（図９期間Ｔ３）。
【００５０】
そして、第１のツェナーダイオード２３のシェナー電圧をＶＺＤ１、第２のスイッチング素子２１のゲートしきい値電圧をＶＧＳｔｈとすると、
ＶＣＣ＞ＶＺＤ１−ＶＧＳｔｈ
となると、第２のスイッチング素子２１はＯＦＦ（Ｓ８６）し、以後スイッチング制御回路７は出力からの帰還電流ＩＤにより動作する（図９期間Ｔ４）。
【００５１】
そして従来例と同じく出力電圧ＶＯＵＴは定電圧化されるが、このときの制御回路電圧ＶＣＣｃｏｎｔは、
ＶＣＣｃｏｎｔ＝ＶＯＵＴ−ＶＤ−ＶＺＤ２
となる（図９期間Ｔ５）。
【００５２】
以上のような回路構成では、制御回路電圧ＶＣＣｃｏｎｔが上記参考例１〜４に比べＶＺＤ２に相当する電圧分小さくなるため、スイッチング制御回路７の消費電力を小さくすることができる。
【００５３】
実施の形態２．
図１０はこの発明の実施の形態２を示すスイッチング電源回路の接続図、図１１は図１０の動作を示すタイムチャートである。
【００５４】
図において、４１は出力からの帰還経路に挿入された例えば、トランジスタである第３のスイッチング素子、４２は第３のスイッチング素子４１のバイアス抵抗、４３は例えば定電圧ダイオードである第３の定電圧素子、４４は第２のスイッチング素子２１のゲートに接続される、例えばトランジスタである第４のスイッチング素子、４５、４６は第４のスイッチング素子４４のバイアス抵抗、４７は出力電圧ＶＯＵＴと、第４のスイッチング素子４４のベースとの間に接続された例えば、第３の定電圧素子４３と同様の定電圧特性を有する定電圧ダイオードである第４の定電圧素子である。
【００５５】
なお、この実施の形態は上述した実施の形態１が、定電圧ダイオード３１により、帰還電流ＩＤが流れ始める出力電圧ＶＯＵＴが上述した参考例１〜４に比べツェナー電圧ＶＺＤ２相当分大きくなるため、その対策としてスイッチング動作を保持するコンデンサ８の容量を増やして、時定数を上げるなどの方策が取られるが、この場合、起動時間が遅くなる問題点があった。
【００５６】
また、第２のスイッチング素子２１のゲート−ソース間電圧ＶＧＳ、第１の定電圧ダイオード２３の電圧ＶＺ、制御回路電圧ＶＣＣの関係は、
ＶＣＣ＝ＶＺ−ＶＧＳ
となるが、制御回路電圧ＶＣＣは動作状態により変動するため、第２のスイッチング素子２１のしきい値電圧ＶＧＳｔｈ、スイッチング制御回路７の動作開始電圧ＶＣＣｏｎ、出力電圧ＶＯＵＴが定電圧化されたときの制御回路電圧ＶＣＣｃｏｎｔ、第１の定電圧ダイオード２３のツェナー電圧ＶＺＤ１の関係は、
ＶＣＣｏｎ＜ＶＺＤ１−ＶＧＳｔｈ＜ＶＣＣｃｏｎｔ＝ＶＯＵＴ−ＶＤ−ＶＺＤ２
となる必要がある。
【００５７】
これは上述した参考例１〜４に比べＶＺＤ１−ＶＧＳｔｈの幅がＶＺＤ２分小さくなることになる（図９（ア））。
通常、第２のスイッチング素子２１のしきい値電圧ＶＧＳｔｈは数Ｖ単位のバラツキがあり、また出力電圧ＶＯＵＴのリップル分等を考慮した場合、ＶＺＤ２をあまり大きくできず、低発熱化の効果が薄れるといった問題があった。
【００５８】
この実施の形態２のスイッチング電源回路は以上の問題を解決するために成されたもので、以上のように構成された実施の形態２のスイッチング電源回路の動作について説明する。交流電源１が印加後、入力電圧Ｖｉｎが上昇（Ｓ９１）すると、参考例１と同様に、第２のスイッチング素子２１がＯＮ（Ｓ９２）し、起動電流ＩＳが流れ（Ｓ９３）、スイッチング制御回路７が動作（Ｓ９４）し、出力電圧ＶＯＵＴが上昇する動作は上記参考例１と同様である。（図１１期間Ｔ１、Ｔ２）
【００５９】
次に、出力電圧ＶＯＵＴが上昇し、第３のスイッチング素子４１のベース−エミッタ間電圧をＶＢＥ１とすると
ＶＯＵＴ＞ＶＣＣ＋ＶＤ＋ＶＢＥ１
となると、ダイオード１４を介してＶＯＵＴから帰還電流ＩＤが流れ（Ｓ９５）、制御回路電圧ＶＣＣは上昇する（図１１期間Ｔ３）。
【００６０】
更に出力電圧ＶＯＵＴが上昇し、第３の低電圧素子４３のツェナー電圧をＶＺＤ３とした場合、
ＶＯＵＴ＞ＶＤ＋ＶＺＤ３
となると、制御回路電圧ＶＣＣは、
ＶＣＣ＝ＶＺＤ３−ＶＢＥ１
にクリップされ定電圧化される。
【００６１】
次に、第４のスイッチング素子４４のベース−エミッタ間電圧をＶＢＥ２とすると、第４の定電圧素子４７のツェナー電圧は第３の低電圧素子４３のツェナー電圧ＶＺＤ３と同じであるから、
ＶＯＵＴ＞ＶＺＤ３＋ＶＢＥ２
となると、第４のスイッチング素子４４はＯＮし、第２のスイッチング素子２１のゲート電圧が電源のマイナスと同電位になるため、第２のスイッチング素子２１はＯＦＦ（Ｓ９６）する。以後スイッチング制御回路７は出力からの帰還電流ＩＤにより動作する（図１１期間Ｔ４）。
【００６２】
そして、出力電圧ＶＯＵＴは定電圧化されるが、
このときの制御回路電圧ＶＣＣｃｏｎｔは、定電圧化されているので、
ＶＣＣｃｏｎｔ＝ＶＺＤ３−ＶＢＥ１
となる（図１１期間Ｔ５）。
【００６３】
以上のような回路構成では、帰還電流ＩＤが流れるまでの動作は上記参考例１〜４とほぼ同じであり、コンデンサ８の容量を増やす必要がなく起動時間への影響もない。
また第２のスイッチング素子２１がＯＮするまでの条件は、
ＶＣＣｏｎ＜ＶＺＤ１−ＶＧＳｔｈ
となるが、第２のスイッチング素子２１がＯＮし、出力電圧ＶＯＵＴが上昇して、第４のスイッチング素子４４のＯＮにより第２のスイッチング素子２１がＯＦＦしたあとは、第２のスイッチング素子２１のしきい値電圧ＶＧＳｔｈは第２のスイッチング素子２１の再導通には影響せず、第４のスイッチング素子４４のしきい値電圧に依存する。このしきい値電圧は、出力電圧ＶＯＵＴに対して
ＶＺＤ３＋ＶＢＥ２
のヒステリシスを持つことになるため、第２のスイッチング素子２１のしきい値電圧ＶＧＳｔｈのバラツキ、出力電圧ＶＯＵＴのリップル分等の影響が少なく容易に制御回路電圧ＶＣＣを下げることができ、低消費電力化が可能である。
【００６４】
【発明の効果】
この発明のスイッチング電源回路は、以上説明したように構成されているので、以下に記載されるような効果を奏する。
【００６５】
【００６６】
スイッチング制御回路に供給する電流は、起動時には起動抵抗と第２のスイッチング素子を介して直流電源または整流される交流電源から供給させ、起動後は上記第２のスイッチング素子をオフしてスイッチングトランスの出力電流に切換えて供給させるので、起動時のみ起動抵抗に電流が流れるため、起動抵抗の電力損失を小さくすることができ、装置を大形化することなく広範囲な入力電圧に対応するスイッチング電源回路を提供することができる。さらに、電源間に直列に接続したバイアス抵抗と第１の定電圧素子と、ゲート端子が上記バイアス抵抗と第１の定電圧素子の接続点に接続されドレイン端子が起動抵抗を介して上記電源のプラス側に接続されソース端子がコンデンサを介して上記電源のマイナス側に接続されると共にスイッチング制御回路の電源供給端子へ接続された第２のスイッチング素子と、一方端がスイッチングトランスの出力端子に接続され他方端が上記スイッチング制御回路の電源供給端子へ接続された帰還ダイオードと第２の定電圧素子との直列体とを備えたので、起動電流を大きくでき、短時間にスイッチング電源回路を立ち上げることができると共に、帰還ダイオードと直列に挿入された第２の定電圧素子を備えたので、制御回路電圧Ｖ ＣＣ ｃｏｎｔが小さくなり、スイッチング電源回路の消費電力を小さくすることができる。
【００６７】
【００６８】
スイッチング制御回路に供給する電流は、起動時には起動抵抗と第２のスイッチング素子を介して直流電源または整流される交流電源から供給させ、起動後は上記第２のスイッチング素子をオフしてスイッチングトランスの出力電流に切換えて供給させるので、起動時のみ起動抵抗に電流が流れるため、起動抵抗の電力損失を小さくすることができ、装置を大形化することなく広範囲な入力電圧に対応するスイッチング電源回路を提供することができる。さらに、電源間に直列に接続したバイアス抵抗と第１の定電圧素子と、ゲート端子が上記バイアス抵抗と第１の定電圧素子の接続点に接続されドレイン端子が上記電源のプラス側に接続されソース端子が直列接続された起動抵抗とコンデンサを介して上記電源のマイナス側に接続されると共に上記起動抵抗とコンデンサの接続点がスイッチング制御回路の電源供給端子へ接続された第２のスイッチング素子と、一方端がスイッチングトランスの出力端子に接続され他方端が上記スイッチング制御回路の電源供給端子へ接続された帰還ダイオードと第２の定電圧素子との直列体とを備えたので、起動抵抗に印加される電圧が小さくなり、起動抵抗に許容損失の小さい抵抗を使用でき、スイッチング電源回路を小型にすることができると共に、帰還ダイオードと直列に挿入された第２の定電圧素子を備えたので、制御回路電圧Ｖ ＣＣ ｃｏｎｔが小さくなり、スイッチング電源回路の消費電力を小さくすることができる。
【００６９】
【００７０】
スイッチング制御回路に供給する電流は、起動時には起動抵抗と第２のスイッチング素子を介して直流電源または整流される交流電源から供給させ、起動後は上記第２のスイッ チング素子をオフしてスイッチングトランスの出力電流に切換えて供給させるので、起動時のみ起動抵抗に電流が流れるため、起動抵抗の電力損失を小さくすることができ、装置を大形化することなく広範囲な入力電圧に対応するスイッチング電源回路を提供することができる。さらに、電源間に直列に接続したバイアス抵抗と第１の定電圧素子と、ゲート端子が上記バイアス抵抗と第１の定電圧素子の接続点に接続されドレイン端子が起動抵抗を介して上記電源のプラス側に接続されソース端子がコンデンサを介して上記電源のマイナス側に接続されると共にスイッチング制御回路の電源供給端子へ接続された第２のスイッチング素子と、一方端がスイッチングトランスの出力端子に接続され他方端が上記スイッチング制御回路の電源供給端子へ接続された帰還ダイオードと第３のスイッチング素子との直列体と、一方端が上記バイアス抵抗と第１の定電圧素子の接続点に接続され他方端が上記電源のマイナス側に接続された第４のスイッチング素子とを備えたので、起動電流を大きくでき、短時間にスイッチング電源回路を立ち上げることができると共に、帰還ダイオードと直列に挿入された第３のスイッチング素子と、一方端がバイアス抵抗と第１の定電圧素子の接続点に接続され他方端が電源のマイナス側に接続された第４のスイッチング素子とを備えたので、第２のスイッチング素子のしきい値電圧ＶＧＳｔｈのバラツキ、出力電圧ＶＯＵＴのリップル分等の影響が少なく容易に制御回路電圧ＶＣＣを下げることができ、低消費電力化ができる。
【図面の簡単な説明】
【図１】 参考例１を示すスイッチング電源回路の接続図である。
【図２】 図１のスイッチング電源回路の動作を示すタイムチャートである。
【図３】 参考例２のスイッチング電源回路の動作を示すタイムチャートである。
【図４】 参考例３を示すスイッチング電源回路図である。
【図５】 図４のスイッチング電源回路の動作を示すタイムチャートである。
【図６】 参考例４を示すスイッチング電源回路の回路図である。
【図７】 図６のスイッチング電源回路の動作を示すタイムチャートである。
【図８】 この発明の実施の形態１を示すスイッチング電源回路の回路図である。
【図９】 図８のスイッチング電源回路の動作を示すタイムチャートである。
【図１０】 この発明の実施の形態２を示すスイッチング電源回路の接続図である。
【図１１】 図１０のスイッチング電源回路の動作を示すタイムチートである。
【図１２】 従来のスイッチング電源回路の接続図である。
【図１３】 図１２のタイムチャートである。
【符号の説明】
１ 交流電源 ２ 変圧器
３ 整流器 ４ 平滑コンデンサ
５ スイッチングトランス ６ 第１のスイッチング素子
７ スイッチング制御回路 ８ コンデンサ
９ 起動抵抗 １０ 出力ダイオード
１１ コンデンサ １２ 検出抵抗
１３ 検出抵抗 １４ 帰還ダイオード
２１ 第２のスイッチング素子 ２２ バイアス抵抗
２３ 第１の定電圧素子 ２４ 抵抗
３１ 第２の定電圧素子 ４１ 第３のスイッチング素子
４２ バイアス抵抗 ４３ 第３の定電圧素子
４４ 第４のスイッチング素子 ４５ バイアス抵抗
４６ バイアス抵抗 ４７ 第４の定電圧素子。
Claims (3)
- 入力される直流電源または整流される交流電源をスイッチングする第１のスイッチング素子と、
この第１のスイッチング素子を制御するスイッチング制御回路と、
上記第１のスイッチング素子のスイッチング信号によって入力された電源電圧を変圧して出力するスイッチングトランスとを備えるスイッチング電源回路において、
上記スイッチング制御回路に供給する電流は、起動時には起動抵抗と第２のスイッチング素子を介して上記直流電源または整流される交流電源から供給させ、起動後は上記第２のスイッチング素子をオフして上記スイッチングトランスの出力電流に切換えて供給させるものであって、
上記電源間に直列に接続したバイアス抵抗と第１の定電圧素子と、
ゲート端子が上記バイアス抵抗と第１の定電圧素子の接続点に接続されドレイン端子が上記起動抵抗を介して上記電源のプラス側に接続されソース端子がコンデンサを介して上記電源のマイナス側に接続されると共に上記スイッチング制御回路の電源供給端子へ接続された上記第２のスイッチング素子と、
一方端が上記スイッチングトランスの出力端子に接続され他方端が上記スイッチング制御回路の電源供給端子へ接続された帰還ダイオードと第２の定電圧素子との直列体とを備えたことを特徴とするスイッチング電源回路。 - 入力される直流電源または整流される交流電源をスイッチングする第１のスイッチング素子と、
この第１のスイッチング素子を制御するスイッチング制御回路と、
上記第１のスイッチング素子のスイッチング信号によって入力された電源電圧を変圧して出力するスイッチングトランスとを備えるスイッチング電源回路において、
上記スイッチング制御回路に供給する電流は、起動時には起動抵抗と第２のスイッチング素子を介して上記直流電源または整流される交流電源から供給させ、起動後は上記第２のスイッチング素子をオフして上記スイッチングトランスの出力電流に切換えて供給させるものであって、
上記電源間に直列に接続したバイアス抵抗と第１の定電圧素子と、
ゲート端子が上記バイアス抵抗と第１の定電圧素子の接続点に接続されドレイン端子が上記電源のプラス側に接続されソース端子が直列接続された上記起動抵抗とコンデンサを介して上記電源のマイナス側に接続されると共に上記起動抵抗とコンデンサの接続点が上記スイッチング制御回路の電源供給端子へ接続された上記第２のスイッチング素子と、
一方端が上記スイッチングトランスの出力端子に接続され他方端が上記スイッチング制御回路の電源供給端子へ接続された帰還ダイオードと第２の定電圧素子との直列体とを備えたことを特徴とするスイッチング電源回路。 - 入力される直流電源または整流される交流電源をスイッチングする第１のスイッチング素子と、
この第１のスイッチング素子を制御するスイッチング制御回路と、
上記第１のスイッチング素子のスイッチング信号によって入力された電源電圧を変圧して出力するスイッチングトランスとを備えるスイッチング電源回路において、
上記スイッチング制御回路に供給する電流は、起動時には起動抵抗と第２のスイッチング素子を介して上記直流電源または整流される交流電源から供給させ、起動後は上記第２のスイッチング素子をオフして上記スイッチングトランスの出力電流に切換えて供給させるものであって、
上記電源間に直列に接続したバイアス抵抗と第１の定電圧素子と、
ゲート端子が上記バイアス抵抗と第１の定電圧素子の接続点に接続されドレイン端子が上記起動抵抗を介して上記電源のプラス側に接続されソース端子がコンデンサを介して上記電源のマイナス側に接続されると共に上記スイッチング制御回路の電源供給端子へ接続さ れた上記第２のスイッチング素子と、
一方端が上記スイッチングトランスの出力端子に接続され他方端が上記スイッチング制御回路の電源供給端子へ接続された帰還ダイオードと第３のスイッチング素子との直列体と、
一方端が上記バイアス抵抗と第１の定電圧素子の接続点に接続され他方端が上記電源のマイナス側に接続された第４のスイッチング素子とを備えたことを特徴とするスイッチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001325453A JP3798289B2 (ja) | 2001-10-23 | 2001-10-23 | スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001325453A JP3798289B2 (ja) | 2001-10-23 | 2001-10-23 | スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003134806A JP2003134806A (ja) | 2003-05-09 |
| JP3798289B2 true JP3798289B2 (ja) | 2006-07-19 |
Family
ID=19142015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001325453A Expired - Lifetime JP3798289B2 (ja) | 2001-10-23 | 2001-10-23 | スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3798289B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3636191B2 (ja) * | 2002-04-23 | 2005-04-06 | オンキヨー株式会社 | スイッチング電源 |
| JP4622642B2 (ja) * | 2005-04-07 | 2011-02-02 | トヨタ自動車株式会社 | 電源制御装置 |
| KR102135083B1 (ko) * | 2013-12-10 | 2020-07-17 | 엘지전자 주식회사 | 모터 구동장치 및 이를 구비하는 공기조화기 |
-
2001
- 2001-10-23 JP JP2001325453A patent/JP3798289B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003134806A (ja) | 2003-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100731393B1 (ko) | 스위칭 레귤레이터 | |
| KR101083083B1 (ko) | Ｄｃ-ｄｃ 변환기 | |
| JP4748197B2 (ja) | 電源装置 | |
| JP4687958B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US8754617B2 (en) | Reverse shunt regulator | |
| JP3652351B2 (ja) | スイッチング電源装置 | |
| JP6070164B2 (ja) | スイッチング電源装置 | |
| JPWO2005101629A1 (ja) | スイッチング電源回路 | |
| JP3839737B2 (ja) | 直流電圧変換回路 | |
| JP5228567B2 (ja) | 昇圧型ｄｃ−ｄｃコンバータ | |
| US6912140B2 (en) | Switching power supply | |
| US9780690B2 (en) | Resonant decoupled auxiliary supply for a switched-mode power supply controller | |
| JP3425403B2 (ja) | 半導体装置、および、この半導体装置を用いたスイッチング電源装置 | |
| JP4236602B2 (ja) | スイッチング電源回路及びそれを用いた電子機器 | |
| JP3798289B2 (ja) | スイッチング電源回路 | |
| TW202002489A (zh) | 整流器電路、使用整流器電路的切換功率轉換器及其相關方法 | |
| JP2007068248A (ja) | スイッチング電源装置 | |
| US6348784B1 (en) | Switching power supply | |
| JP2004015993A (ja) | 無負荷時省電力電源装置 | |
| JP4682768B2 (ja) | 電源装置の起動回路及びその起動制御方法 | |
| JP4878871B2 (ja) | 電源回路 | |
| JP3490049B2 (ja) | スイッチング電源装置 | |
| WO2006087850A1 (ja) | 電源装置 | |
| JP3794475B2 (ja) | スイッチング電源回路 | |
| JP2776152B2 (ja) | スイッチングレギュレ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060419 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3798289 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |