JP2003134806A - スイッチング電源回路 - Google Patents

Abstract

(57)【要約】 【課題】装置を大形化することなく広範囲な入力電圧に
対応すると共に、短時間に電源を立ち上げることのでき
るスイッチング制御回路を得る。 【解決手段】 スイッチング制御回路７に供給する電流
は、起動時には起動抵抗９と第２のスイッチング素子２
１を介して直流電源または整流される交流電源から供給
させ、起動後は第２のスイッチング素子２１をオフして
スイッチングトランス５の出力電流に切換えて供給させ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はスイッチング電源
回路に関し、特に消費電力低減に係わるものである。

【０００２】

【従来の技術】図１２は、例えば、特開平１０−２５７
７６０号公報に示された従来のスイッチング電源回路の
接続図である。図において、１００はスイッチング電源
回路、１は交流電源、２は変圧器、３は変圧器２の出力
を直流電圧に整流する、例えばダイオードブリッジで構
成された整流器で、スイッチング電源回路１００に入力
される直流電源を供給する。４は整流器３で整流された
後、入力された入力電圧Ｖ_in（Ａ点）を平滑する平滑コ
ンデンサ、５はスイッチングトランス、６は例えば、Ｆ
ＥＴ（ＦｉｅｌｄＥｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏ
ｒ）である第１のスイッチング素子である。

【０００３】７は出力電圧Ｖ_OUT（Ｂ点）を監視すると
共に、所定のパルスを出力して第１のスイッチング素子
６を駆動し、出力電圧Ｖ_OUTが定電圧にされるよう制御
するスイッチング制御回路、８はスイッチング制御回路
７に電源供給される電圧Ｖ_CC（Ｃ点）を平滑するコンデ
ンサ、９はスイッチング制御回路７に電流を供給してス
イッチング電源回路を起動させる起動抵抗、１０はスイ
ッチングトランス５から出力された電流を整流する出力
ダイオード、１１は出力ダイオード１０の出力電圧Ｖ
_OUTを平滑するコンデンサ、１２，１３は出力電圧Ｖ_OUT
の電圧を検出しスイッチング制御回路７へフィードバッ
クする検出抵抗、１４はスイッチング制御回路７が起動
し出力電圧Ｖ_OUTが上昇した場合、出力側からスイッチ
ング制御回路７へ帰還電流Ｉ_Dを流し、動作電流を供給
する帰還ダイオードである。

【０００４】図１３はスイッチング電源回路１００の動
作を示すタイムチャートで、次に本図を用いて、従来の
スイッチング電源回路の動作について説明する。交流電
圧１が印加され、変圧器２の２次側に２次電圧が出力さ
れると、整流器３によって整流され、入力電圧Ｖ_inが上
昇（Ｓ１）し、起動抵抗９の両端の電圧Ｖ_Sが上昇（Ｓ
２）すると共に、起動抵抗９を流れる電流Ｉ_Sが上昇
（Ｓ３）する。

【０００５】このＩ_Sによりコンデンサ８が充電され、
スイッチング制御回路７へ供給される電圧Ｖ_CCが上昇
（Ｓ４）する。期間Ｔ１後に電圧Ｖ_CCがスイッチング制
御回路７の動作開始電圧Ｖ_CCｏｎに達すると、スイッチ
ング制御回路７は動作を開始する。なお、起動抵抗９を
流れる電流Ｉ_Sは、起動抵抗９の抵抗値をＲ_Sとすれば、
Ｉ_S＝Ｖ_S／Ｒ_S＝（Ｖ_in−Ｖ_CC）／Ｒ_S となる。

【０００６】また、スイッチング制御回路７の動作開始
前（静止状態）の消費電流をＩ_CC１、コンデンサ８の静
電容量をＣ１とし、簡略化のためＶ_in≒Ｖ_SとしてＩ_Sを
定電流とすれば、スイッチング制御回路７の起動開始ま
での時間Ｔ1は、 Ｔ１＝Ｃ１×Ｖ_CCｏｎ／（Ｉ_S−Ｉ_CC１） ＝Ｃ１×Ｖ_CCｏｎ／（Ｖ_in／Ｒ_S−Ｉ_CC１） となる。

【０００７】通常、Ｉ_CC１は極めて小さいため，起動抵
抗９の抵抗値Ｒ_Sは、Ｉ_S＞Ｉ_CC１になる比較的大きな抵
抗値とし起動抵抗９による損失を抑える。スイッチング
制御回路７が動作を開始すると、所定のパルスを出力し
て第１のスイッチング素子６を駆動（Ｓ５）する。

【０００８】第１のスイッチング素子６がＯＮ状態のと
き、スイッチングトランス５にエネルギーが蓄積され、
第１のスイッチング素子６がＯＦＦの時、蓄積されたエ
ネルギーは出力側に放出される。このため第１のスイッ
チング素子６がＯＮ，ＯＦＦ動作を繰り返すことによっ
て出力電圧Ｖ_OUTは上昇する。

【０００９】スイッチング制御回路７の動作開始後の消
費電流をＩ_CC２とすると、内部の発振回路の動作や、第
１のスイッチング素子６の駆動にエネルギーが必要なた
め、Ｉ_CC２≫Ｉ_CC１となり、Ｉ_Sによる供給電流を上回
り制御回路電圧Ｖ_CCは降下（Ｓ６）するが、コンデンサ
８に蓄えられたエネルギーによってその動作は維持され
る（図１３期間Ｔ２）。

【００１０】この結果、出力電圧Ｖ_OUTは上昇（Ｓ７）
を続け、ダイオード１４の順方向電圧をＶ_Dとすれば、 Ｖ_OUT＞Ｖ_CC＋Ｖ_D になるとダイオード１４を介して出力側から制御回路電
圧Ｖ_CCへ帰還電流Ｉ_Dが供給（Ｓ８）され、再度、制御
回路電圧Ｖ_CCは上昇し、以後スイッチング制御回路７は
起動抵抗９を流れる電流Ｉ_Sと出力からの帰還電流Ｉ_Dに
よりエネルギーを得て動作する（図１３期間Ｔ３）。

【００１１】スイッチング制御回路７の動作停止電圧Ｖ
_CCｏｆｆは、期間Ｔ２のＶ_CCの電圧降下による動作停止
を防ぐため、動作開始電圧Ｖ_CCｏｎに対しヒステリシス
を設けてある。従って、コンデンサ８の容量Ｃ１は、 Ｃ１＞Ｉ_CC２×Ｔ２／（Ｖ_CCｏｎ−Ｖ_CCｏｆｆ） を満たす容量が必要である。

【００１２】検出抵抗１２、１３によって、出力電圧Ｖ
_OUTを分圧した検出電圧が検出され、出力電圧Ｖ_OUTが所
定の電圧に達する（Ｓ９）と、スイッチング制御回路７
は出力パルスを例えば、図示しない一定の出力パルス周
期にてパルス幅を変化させる（ＰＷＭ方式）、また一定
のパルス幅にて出力パルス周期を変化させる（ＰＦＭ方
式）、もしくはパルスをある期間連続で出力し、またあ
る期間停止することを繰り返す（間欠発振方式）等によ
り第１のスイッチング素子６を制御することにより、出
力電圧Ｖ_OUTは定電圧化される。また、定電圧化された
ときのスイッチング制御回路７の制御回路電圧をＶ_CCｃ
ｏｎｔとすれば、Ｖ_CCｃｏｎｔ＝Ｖ_OUT−Ｖ_D とな
る（図１３期間Ｔ４）。

【００１３】

【発明が解決しようとする課題】従来のスイッチング電
源回路は以上のように構成されており、起動抵抗９に通
電される電流Ｉ_Sは、出力電圧Ｖ_OUTが定電圧になった後
（Ｔ４〜）も継続して流れる方式であるため、交流電源
１が過電圧となり入力電圧が大きくなった場合や、スイ
ッチング電源回路１００の起動時間（図１３に示すＴ１
〜Ｔ３）がコンデサ８の静電容量の大きさと起動抵抗９
の抵抗値によって決定されることから、この起動時間を
短縮させるために起動抵抗９の抵抗値を小さくした場合
においては起動抵抗９で発生する損失が大きくなること
から、起動抵抗９には許容損失が大きい抵抗を用いる
か、または起動抵抗９の放熱を良くする放熱手段が必要
となり、装置が大型化する問題があった。

【００１４】この発明は、上述のような課題を解決する
ためになされたものであり、装置を大形化することなく
広範囲な入力電圧に対応すると共に、短時間に電源を立
ち上げることのできるスイッチング制御回路を得ること
を目的としたものである。

【００１５】

【課題を解決するための手段】（１）この発明のスイッ
チング電源回路は、入力される直流電源または整流され
る交流電源をスイッチングする第１のスイッチング素子
と、この第１のスイッチング素子を制御するスイッチン
グ制御回路と、上記第１のスイッチング素子のスイッチ
ング信号によって入力された電源電圧を変圧して出力す
るスイッチングトランスとを備えるスイッチング電源回
路において、上記スイッチング制御回路に供給する電流
は、起動時には上記直流電源または整流される交流電源
から供給させ、起動後は上記スイッチングトランスの出
力電流に切換えて供給させるものである。

【００１６】（２）また、上記スイッチング制御回路に
供給する電流は、起動時には起動抵抗と第２のスイッチ
ング素子を介して上記直流電源または整流される交流電
源から供給させ、起動後は上記第２のスイッチング素子
をオフして上記スイッチングトランスの出力電流に切換
えて供給させるものである。

【００１７】（３）また、上記電源間に直列に接続した
バイアス抵抗と第１の定電圧素子と、ゲート端子が上記
バイアス抵抗と第１の定電圧素子の接続点に接続されド
レイン端子が上記起動抵抗を介して上記電源のプラス側
に接続されソース端子がコンデンサを介して上記電源の
マイナス側に接続されると共に上記スイッチング制御回
路の電源供給端子へ接続された第２のスイッチング素子
と、一方端が上記スイッチングトランスの出力端子に接
続され他方端が上記スイッチング制御回路の電源供給端
子へ接続された帰還ダイオードとを備えたものである。

【００１８】（４）また、上記電源間に直列に接続した
バイアス抵抗と第１の定電圧素子と、ゲート端子が上記
バイアス抵抗と第１の定電圧素子の接続点に接続されド
レイン端子が上記電源のプラス側に接続されソース端子
が直列接続された上記起動抵抗とコンデンサを介して上
記電源のマイナス側に接続されると共に上記起動抵抗と
コンデンサの接続点が上記スイッチング制御回路の電源
供給端子へ接続された上記第２のスイッチング素子と、
一方端がスイッチングトランスの出力端子に接続され他
方端が上記スイッチング制御回路の電源供給端子へ接続
された帰還ダイオードとを備えたものである。

【００１９】（５）また、上記帰還ダイオードと直列に
挿入された第２の定電圧素子を備えたものである。

【００２０】（６）さらにまた、上記帰還ダイオードと
直列に挿入された第３のスイッチング素子と、一方端が
上記バイアス抵抗と第１の定電圧素子の接続点に接続さ
れ他方端が上記電源のマイナス側に接続された第４のス
イッチング素子とを備えたものである。

【００２１】

【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１を示すスイッチング電源回路の接続図、図
２は図１の動作を示すタイムチャートである。なお、図
１２と同一または相当部分には同一符号を付して一部の
説明を省略する。図１，２において、１０１はスイッチ
ング電源回路、１は交流電源、２は変圧器、３は変圧器
２の出力を直流電圧に整流する、例えばダイオードブリ
ッジで構成された整流器でスイッチング電源回路１０１
に入力される直流電源を供給する。４は整流された電圧
を入力電圧Ｖ_in（Ａ点）に平滑する平滑コンデンサ、５
はスイッチングトランス、６は例えば、ＦＥＴ（Ｆｉｅ
ｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である第
１のスイッチング素子である。

【００２２】７は出力電圧Ｖ_OUT（Ｂ点）を監視し、所
定のパルスを出力して第１のスイッチング素子６を駆動
し、出力電圧Ｖ_OUTが定電圧にされるよう制御するスイ
ッチング制御回路、８はスイッチング制御回路７に電源
供給される電圧Ｖ_CC（Ｃ点）を平滑するコンデンサ、９
はスイッチング制御回路７に電流を供給してスイッチン
グ電源回路１０１を起動させるための起動抵抗、１０は
スイッチングトランス５から出力された電流を整流する
出力ダイオードである。

【００２３】１１は出力ダイオード１０の出力電圧Ｖ
_OUTを平滑するコンデンサ、１２，１３は出力電圧Ｖ_OUT
の電圧を検出しスイッチング制御回路７へフィードバッ
クする検出抵抗、１４はスイッチング制御回路７が起動
し出力電圧Ｖ_OUTが上昇した場合、出力側からスイッチ
ング制御回路７へ帰還電流Ｉ_Dを流し、動作電流を供給
するための帰還ダイオードである。

【００２４】２１は、例えばＦＥＴ（Ｆｉｅｌｄ．Ｅｆ
ｆｅｃｔ．Ｔｒａｎｓｉｓｔｏｒ）である第２のスイッ
チング素子、２２は第２のスイッチング素子２１のバイ
アス抵抗、２３は電源の−側と第２のスイッチング素子
２１のゲート間に接続され、第２のスイッチング素子２
１がスイッチング動作する動作電圧を決める、例えば定
電圧ダイオードである第１の定電圧素子、２４は第１の
定電圧素子２３の漏洩電流を抑制するための抵抗であ
る。

【００２５】次に以上のように形成されたスイッチング
電源回路１０１の動作を説明する。交流電源１が印加さ
れ、変圧器２で変圧された後、整流器３で整流された直
流電源がスイッチング電源回路１０１に入力される。入
力された入力電圧Ｖ_inは上昇（Ｓ１１）し、バイアス抵
抗２２にも電圧が印加され、バイアス電流Ｉ_Bが流れ
る。この電流により第２のスイッチング素子２１のゲー
トの電圧が第２のスイッチング素子２１のしきい値電圧
Ｖ_GSｔｈに達すると、第２のスイッチング素子２１はＯ
Ｎ（Ｓ１２）する。なお、第２のスイッチング素子２１
は電圧駆動素子であり、また、ゲートの容量が非常に小
さいため、バイアス抵抗２２の抵抗値は非常に大きな値
にすることが可能であるため、バイアス抵抗２２による
電力損失は小さくすることができる。

【００２６】第２のスイッチング素子２１がＯＮする
と、起動抵抗９に電圧Ｖ_S（Ｓ１３）が印加され、起動
抵抗９に起動電流Ｉ_Sが流れる（Ｓ１４）。この起動電
流Ｉ_Sにより、コンデンサ８が充電され、スイッチング
制御回路７の制御回路電圧Ｖ_CCが上昇（Ｓ１５）し、ス
イッチング制御回路７の動作開始電圧Ｖ_CCｏｎに達する
（Ｓ１６）と（図２期間Ｔ１）、スイッチング制御回路
７は動作を開始（Ｓ１７）する。なお、第２のスイッチ
ング素子２１のＯＮ時のドレイン−ソース間電圧は小さ
く無視できるので、スイッチング制御回路７の起動開始
までの時間Ｔ1は、Ｔ１＝Ｃ１×Ｖ_CCｏｎ／（Ｖ_in／Ｒ_S
−Ｉ_CC１） となる。

【００２７】スイッチング制御回路７が動作を開始する
と、出力電圧Ｖ_OUTは上昇（Ｓ１８）するが、この時点
ではまだ第２のスイッチング素子２１はＯＮ状態であ
り、起動電流Ｉ_Sは流れ続けている。次に、出力電圧Ｖ
_OUTが上昇（Ｓ１９）を続け、Ｖ_OUT＞Ｖ_CC＋Ｖ_D 但
し、Ｖ_Dはダイオード１４の順方向電圧。となると、ダ
イオード１４を介して出力側から制御回路電圧Ｖ_CCへ帰
還電流Ｉ_Dが供給され始め（Ｓ２０）、制御回路電圧Ｖ
_CCは上昇する。そして、第１の定電圧素子２３のツェナ
ー電圧をＶ_ZD１とすると、 Ｖ_CC＞Ｖ_ZD１−Ｖ_GSｔｈ となると、第２のスイッチング素子２１はＯＦＦ（Ｓ２
１）し、起動電流Ｉ_Sが流れなくなり（Ｓ２２）、以後
はスイッチング制御回路７は出力からの帰還電流Ｉ_Dに
より動作する（図２期間Ｔ４）。

【００２８】検出抵抗１２、１３によって、出力電圧Ｖ
_OUTを分圧した検出電圧が検出され、出力電圧Ｖ_OUTが所
定の電圧に達する（Ｓ２３）と、スイッチング制御回路
７は出力パルスを例えば、図示しない一定の出力パルス
周期にてパルス幅を変化させる（ＰＷＭ方式）、また一
定のパルス幅にて出力パルス周期を変化させる（ＰＦＭ
方式）、もしくはパルスをある期間連続で出力し、また
ある期間停止することを繰り返す（間欠発振方式）等に
より第１のスイッチング素子６を制御することにより、
出力電圧Ｖ_OUTは定電圧化される。

【００２９】定電圧化されたときのスイッチング制御回
路７の制御回路電圧をＶ_CCｃｏｎｔとすれば、 Ｖ_CCｃｏｎｔ＝Ｖ_OUT−Ｖ_D となる（図２期間Ｔ５）。

【００３０】以上のように構成されたスイッチング電源
回路では、起動抵抗９には起動時（期間Ｔ１〜Ｔ３）の
み電流が流れるため、起動後の起動抵抗９の電力損失は
零になるため、起動抵抗９には許容損失が小さい抵抗を
用いることができ、また、電力損失による発熱を放熱さ
せる放熱手段を必要としないので、スイッチング電源回
路１０１に入力される電源電圧は広範囲な電圧に対応す
ることができる。なお、上記実施の形態１の電源は、交
流電源１を変圧器２にて変圧させたが、交流電源１を直
接、整流器３に入力し整流させても良く、また、変圧器
２、整流器３が配設されない直流電源であっても良い。

【００３１】実施の形態２．図３は実施の形態２を示す
スイッチング電源回路の動作を示すタイムチャートで、
起動抵抗９の抵抗値を上述した実施の形態１のものより
小さくしたもので、回路構成は図１と同様である。

【００３２】次に、以上のように構成された実施の形態
２のスイッチング電源回路の動作について説明する。交
流電源１が印加され、変圧器２で変圧された後、整流器
３で整流した直流電源がスイッチング電源回路１０１に
入力される。入力された入力電圧Ｖ_inは上昇（Ｓ３１）
し、バイアス抵抗２２にも電圧が印加され、バイアス電
流Ｉ_Bが流れる。この電流により第２のスイッチング素
子２１のゲートの電圧がしきい値電圧Ｖ_GSｔｈに達する
と、第２のスイッチング素子２１はＯＮ（Ｓ３２）す
る。なお、第２のスイッチング素子２１は電圧駆動素子
であり、また、ゲートの容量が非常に小さいため、バイ
アス抵抗２２の抵抗値は非常に大きな値にすることが可
能であるため、バイアス抵抗２２の電力損失は小さくす
ることができる。

【００３３】第２のスイッチング素子２１がＯＮする
と、起動抵抗９に電圧Ｖ_S（Ｓ３３）が印加され、起動
電流Ｉ_Sが流れる（Ｓ３４）。この起動電流Ｉ_Sにより、
コンデンサ８が充電され、スイッチング制御回路７の制
御回路電圧Ｖ_CCが上昇（Ｓ３５）し、スイッチング制御
回路７の動作開始電圧Ｖ_CCｏｎに達する（Ｓ３６）と
（図３期間Ｔ１）、スイッチング制御回路７は動作を開
始（Ｓ３７）する。

【００３４】なお、第２のスイッチング素子２１のＯＮ
時のドレイン−ソース間電圧は小さく無視できるので、
スイッチング制御回路７の起動開始までの時間Ｔ1は、
上述した実施の形態１．と同じく、 Ｔ１＝Ｃ１×Ｖ_CCｏｎ／（Ｖ_in／Ｒ_S−Ｉ_CC１） であり、起動抵抗９の抵抗値Ｒ_Sを小さくすることによ
り、電源の起動時間の高速化が図れる（図３期間Ｔ
１）。また電流Ｉ_Sが大きいため、スイッチング制御回
路７が動作を開始して消費電流が増え、制御回路電圧Ｖ
_CCが放電する期間（図３期間Ｔ２）の電圧降下を抑える
ことができる。そして出力電圧Ｖ_OUTが上昇し、定電圧
化される動作については上記実施の形態１と同様である
（図３期間Ｔ３、Ｔ４、Ｔ５）。

【００３５】実施の形態３．図４はこの発明の実施の形
態３を示すスイッチング電源回路の接続図、図５は図４
の動作を示すタイムチャートである。図において、１０
２はスイッチング電源回路で、上述した実施の形態２か
ら平滑コンデンサ４を削除したものである。

【００３６】次に以上のように構成された実施の形態３
の動作について説明する。交流電源１が印加されると入
力電圧Ｖ_inは上昇（Ｓ５１）し、バイアス抵抗２２にも
電圧が印加され、バイアス電流Ｉ_Bが流れる。この電流
により第２のスイッチング素子２１のゲートに電圧が印
加され、第２のスイッチング素子２１のしきい値電圧Ｖ
_GSｔｈまで上昇すると、第２のスイッチング素子２１は
ＯＮ（Ｓ５２）する。第２のスイッチング素子２１がＯ
Ｎすると、起動抵抗９に電圧Ｖ_Sが印加（Ｓ５３）さ
れ、電流Ｉ_Sが流れる（Ｓ５４）。

【００３７】この電流Ｉ_Sにより、コンデンサ８が充電
され、スイッチング制御回路７の制御回路電圧Ｖ_CCが上
昇（Ｓ５５）し、スイッチング制御回路７の動作開始電
圧Ｖ _CCｏｎに達すると、スイッチング制御回路７は動作
を開始（Ｓ５６）する。スイッチング制御回路７が動作
を開始すると、従来例と同じく出力電圧Ｖ_OUTは上昇
（Ｓ５７）し、Ｖ_OUT＞Ｖ_CC＋Ｖ_D となるとダイオード
１４を介して出力側から制御回路電圧Ｖ_CCへ帰還電流Ｉ
_Dが供給開始（Ｓ５８）され、制御回路電圧Ｖ_CCは上昇
（Ｓ５９）する。

【００３８】しかし、入力電圧Ｖ_inは平滑されておらず
リップルがあるため、 Ｖ_in＜Ｖ_CC＋Ｖ_GSｔｈ となると、第２のスイッチング素子２１はＯＦＦ（Ｓ６
０）し、電流Ｉ_Sの供給は停止（Ｓ６１）される。また
帰還電流Ｉ_Dは流れ続けるが、入力電圧Ｖ_inが小さくス
イッチングトランス５へのエネルギー蓄積がなされない
ため、出力側へのエネルギー放出ができず、出力電圧Ｖ
_OUTおよび制御回路電圧Ｖ_CCは降下（Ｓ６２）する。

【００３９】次に、再び入力電圧Ｖ_inが上昇（Ｓ６３）
すると、第２のスイッチング素子２１は再度ＯＮ（Ｓ６
４）し電流Ｉ_Sが流れる（Ｓ６５）。またスイッチング
トランス５へのエネルギー蓄積がなされ、出力電圧Ｖ
_OUTも再度上昇（Ｓ６６）する。そして、第１の定電圧
ダイオード２３のツェナー電圧をＶ_ZD１とすると、 Ｖ_CC＞Ｖ_ZD１−Ｖ_GSｔｈ となると、第２のスイッチング素子２１はＯＦＦ（Ｓ６
７）し、以後はスイッチング制御回路７は出力からの帰
還電流Ｉ_Dにより動作し（図５期間Ｔ６）、そして実施
の形態１と同じく出力電圧Ｖ_OUTは定電圧化される。

【００４０】以上のように構成された実施の形態３のス
イッチング電源回路によれば、スイッチング制御回路７
の動作開始電圧Ｖ_CCｏｎに達する時間（Ｔ１）が短く、
平滑コンデンサを装着しない構成としても、電源リップ
ルの影響を受けることがない。この結果、外形が大きい
平滑コンデンサを装着しないので装置を小形化ができ
る。

【００４１】実施の形態４．図６はこの発明の実施の形
態４を示すスイッチング電源回路の接続図、図７は図５
の動作を示すタイムチャートである。図において、起動
抵抗９が第２のスイッチング素子２１の出力側（ソース
側）に接続されている以外は実施の形態１と同様であ
る。

【００４２】次に、動作について説明する。交流電源１
が印加され、入力電圧Ｖ_inが上昇（Ｓ７１）すると、実
施の形態１と同様に、第２のスイッチング素子２１がＯ
Ｎ（Ｓ７２）し、起動電流Ｉ_Sが流れ（Ｓ７３）、スイ
ッチング制御回路７が動作（Ｓ７４）する。

【００４３】この時、第１の定電圧ダイオード２３のツ
ェナー電圧をＶ_ZD１、第２のスイッチング素子２１のゲ
ートしきい値電圧をＶ_GSｔｈとすると、起動電流Ｉ
_Sは、 Ｉ_S＝（Ｖ_ZD１−Ｖ_GSｔｈ−Ｖ_CC）／Ｒ_S となり、Ｉ_Sが一定以上の電流とはならないリミッタ回
路を構成する。

【００４４】また、起動抵抗９の電圧Ｖ_Sは最大でも、
Ｖ_ZD１−Ｖ_GSｔｈとなり、上記実施の形態１に比べ、小
さな値となる。また、第２のスイッチング素子のドレイ
ン−ソース間電圧Ｖ_DSは、 Ｖ_DS＝Ｖ_in−Ｖ_CC−Ｖ_S となり、第２のスイッチング素子２１が電圧を負担する
ことになる。

【００４５】次に実施の形態１と同じく出力電圧Ｖ_OUT
が上昇を続け（図７期間Ｔ２、Ｔ３）、 Ｖ_CC＞Ｖ_ZD１−（Ｖ_GSｔｈ＋Ｖ_S） となると、第２のスイッチング素子２１はＯＦＦ（Ｓ７
４）し、以後スイッチング制御回路７は出力からの帰還
電流Ｉ_Dにより動作する（図７期間Ｔ４）。そして実施
の形態１と同じく出力電圧Ｖ_OUTは定電圧化され、この
ときのＶ_CCｃｏｎｔは、 Ｖ_CCｃｏｎｔ＝Ｖ_OUT−Ｖ_D となる（図７期間Ｔ５）

【００４６】以上のような回路構成では、入力電圧Ｖ_in
を第２のスイッチング素子２１が負担するので、起動抵
抗９に印加される電圧が小さく、起動抵抗９には小さな
許容損失の抵抗が使用でき、スイッチング電源回路の小
型化が可能である。

【００４７】実施の形態５．図８はこの発明の実施の形
態４を示すスイッチング電源回路の接続図、図９は図８
の動作を示すタイムチャートである。図において、３１
は出力からの帰還経路に直列に挿入された、例えば定電
圧ダイオードである第２の定電圧素子である。

【００４８】次に動作について説明する。交流電源１が
印加後、入力電圧Ｖ_inが上昇（Ｓ８１）すると、実施の
形態２と同様に、第２のスイッチング素子２１がＯＮ
（Ｓ８２）し、起動電流Ｉ_Sが流れ（Ｓ８３）、スイッ
チング制御回路７が動作（Ｓ８４）し、出力電圧Ｖ_OUT
が上昇する動作は上記実施の形態１と同様である。（図
９期間Ｔ１、Ｔ２）

【００４９】次に、出力電圧Ｖ_OUTが上昇し、第２の定
電圧素子３１のツェナー電圧をＶ_ZD２とすると、 Ｖ_OUT＞Ｖ_CC＋Ｖ_D＋Ｖ_ZD２ となると、ダイオード１４、第２の定電圧素子３１を介
して出力電圧Ｖ_OUTから帰還電流Ｉ_Dが流れ（Ｓ８５）、
Ｖ_CCは上昇する（図９期間Ｔ３）。

【００５０】そして、第１のツェナーダイオード２３の
シェナー電圧をＶ_ZD１、第２のスイッチング素子２１の
ゲートしきい値電圧をＶ_GSｔｈとすると、 Ｖ_CC＞Ｖ_ZD１−Ｖ_GSｔｈ となると、第２のスイッチング素子２１はＯＦＦ（Ｓ８
６）し、以後スイッチング制御回路７は出力からの帰還
電流Ｉ_Dにより動作する（図９期間Ｔ４）。

【００５１】そして従来例と同じく出力電圧Ｖ_OUTは定
電圧化されるが、このときの制御回路電圧Ｖ_CCｃｏｎｔ
は、 Ｖ_CCｃｏｎｔ＝Ｖ_OUT−Ｖ_D−Ｖ_ZD２ となる（図９期間Ｔ５）。

【００５２】以上のような回路構成では、制御回路電圧
Ｖ_CCｃｏｎｔが上記実施の形態１〜４に比べＶ_ZD２に相
当する電圧分小さくなるため、スイッチング制御回路７
の消費電力を小さくすることができる。

【００５３】実施の形態６．図１０はこの発明の実施の
形態４を示すスイッチング電源回路の接続図、図１１は
図１０の動作を示すタイムチャートである。

【００５４】図において、４１は出力からの帰還経路に
挿入された例えば、トランジスタである第３のスイッチ
ング素子、４２は第３のスイッチング素子４１のバイア
ス抵抗、４３は例えば定電圧ダイオードである第３の定
電圧素子、４４は第２のスイッチング素子２１のゲート
に接続される、例えばトランジスタである第４のスイッ
チング素子、４５、４６は第４のスイッチング素子４４
のバイアス抵抗、４７は出力電圧Ｖ_OUTと、第４のスイ
ッチング素子４４のベースとの間に接続された例えば、
第３の定電圧素子４３と同様の定電圧特性を有する定電
圧ダイオードである第４の定電圧素子である。

【００５５】なお、この実施の形態は上述した実施の形
態５が、定電圧ダイオード３１により、帰還電流Ｉ_Dが
流れ始める出力電圧Ｖ_OUTが上述した実施の形態１〜４
に比べツェナー電圧Ｖ_ZD２相当分大きくなるため、その
対策としてスイッチング動作を保持するコンデンサ８の
容量を増やして、時定数を上げるなどの方策が取られる
が、この場合、起動時間が遅くなる問題点があった。

【００５６】また、第２のスイッチング素子２１のゲー
ト−ソース間電圧Ｖ_GS、第１の定電圧ダイオード２３の
電圧Ｖ_Z、制御回路電圧Ｖ_CCの関係は、 Ｖ_CC＝Ｖ_Z−Ｖ_GS となるが、制御回路電圧Ｖ_CCは動作状態により変動する
ため、第２のスイッチング素子２１のしきい値電圧Ｖ_GS
ｔｈ、スイッチング制御回路７の動作開始電圧Ｖ _CCｏ
ｎ、出力電圧Ｖ_OUTが定電圧化されたときの制御回路電
圧Ｖ_CCｃｏｎｔ、第１の定電圧ダイオード２３のツェナ
ー電圧Ｖ_ZD１の関係は、 Ｖ_CCｏｎ＜Ｖ_ZD１−Ｖ_GSｔｈ＜Ｖ_CCｃｏｎｔ＝Ｖ_OUT−
Ｖ_D−Ｖ_ZD２ となる必要がある。

【００５７】これは上述した実施の形態１〜４に比べＶ
_ZD１−Ｖ_GSｔｈの幅がＶ_ZD２分小さくなることになる
（図９（ア））。通常、第２のスイッチング素子２１の
しきい値電圧Ｖ_GSｔｈは数Ｖ単位のバラツキがあり、ま
た出力電圧Ｖ_OUTのリップル分等を考慮した場合、Ｖ_ZD
２をあまり大きくできず、低発熱化の効果が薄れるとい
った問題があった。

【００５８】この実施の形態６のスイッチング電源回路
は以上の問題を解決するために成されたもので、以上の
ように構成された実施の形態６のスイッチング電源回路
の動作について説明する。交流電源１が印加後、入力電
圧Ｖ_inが上昇（Ｓ９１）すると、実施の形態１と同様
に、第２のスイッチング素子２１がＯＮ（Ｓ９２）し、
起動電流Ｉ_Sが流れ（Ｓ９３）、スイッチング制御回路
７が動作（Ｓ９４）し、出力電圧Ｖ_OUTが上昇する動作
は上記実施の形態１と同様である。（図１１期間Ｔ１、
Ｔ２）

【００５９】次に、出力電圧Ｖ_OUTが上昇し、第３のス
イッチング素子４１のベース−エミッタ間電圧をＶ_BE１
とすると Ｖ_OUT＞Ｖ_CC＋Ｖ_D＋Ｖ_BE１ となると、ダイオード１４を介してＶ_OUTから帰還電流
Ｉ_Dが流れ（Ｓ９５）、制御回路電圧Ｖ_CCは上昇する
（図１１期間Ｔ３）。

【００６０】更に出力電圧Ｖ_OUTが上昇し、第３の低電
圧素子４３のツェナー電圧をＶ_ZD３とした場合、 Ｖ_OUT＞Ｖ_D＋Ｖ_ZD３ となると、制御回路電圧Ｖ_CCは、 Ｖ_CC＝Ｖ_ZD３−Ｖ_BE１ にクリップされ定電圧化される。

【００６１】次に、第４のスイッチング素子４４のベー
ス−エミッタ間電圧をＶ_BE２とすると、第４の定電圧素
子４７のツェナー電圧は第３の低電圧素子４３のツェナ
ー電圧Ｖ_ZD３と同じであるから、 Ｖ_OUT＞Ｖ_ZD３＋Ｖ_BE２ となると、第４のスイッチング素子４４はＯＮし、第２
のスイッチング素子２１のゲート電圧が電源のマイナス
と同電位になるため、第２のスイッチング素子２１はＯ
ＦＦ（Ｓ９６）する。以後スイッチング制御回路７は出
力からの帰還電流Ｉ_Dにより動作する（図１１期間Ｔ
４）。

【００６２】そして、出力電圧Ｖ_OUTは定電圧化される
が、このときの制御回路電圧Ｖ_CCｃｏｎｔは、定電圧化
されているので、 Ｖ_CCｃｏｎｔ＝Ｖ_ZD３−Ｖ_BE１ となる（図１１期間Ｔ５）。

【００６３】以上のような回路構成では、帰還電流Ｉ_D
が流れるまでの動作は上記実施の形態１〜４とほぼ同じ
であり、コンデンサ８の容量を増やす必要がなく起動時
間への影響もない。また第２のスイッチング素子２１が
ＯＮするまでの条件は、 Ｖ_CCｏｎ＜Ｖ_ZD１−Ｖ_GSｔｈ となるが、第２のスイッチング素子２１がＯＮし、出力
電圧Ｖ_OUTが上昇して、第４のスイッチング素子４４の
ＯＮにより第２のスイッチング素子２１がＯＦＦしたあ
とは、第２のスイッチング素子２１のしきい値電圧Ｖ_GS
ｔｈは第２のスイッチング素子２１の再導通には影響せ
ず、第４のスイッチング素子４４のしきい値電圧に依存
する。このしきい値電圧は、出力電圧Ｖ_OUTに対して Ｖ_ZD３＋Ｖ_BE２ のヒステリシスを持つことになるため、第２のスイッチ
ング素子２１のしきい値電圧Ｖ_GSｔｈのバラツキ、出力
電圧Ｖ_OUTのリップル分等の影響が少なく容易に制御回
路電圧Ｖ_CCを下げることができ、低消費電力化が可能で
ある。

【００６４】

【発明の効果】この発明のスイッチング電源回路は、以
上説明したように構成されているので、以下に記載され
るような効果を奏する。

【００６５】スイッチング制御回路に供給する電流は、
起動時には直流電源または整流される交流電源から供給
させ、起動後はスイッチングトランスの出力電流に切換
えて供給させるので、スイッチング電源回路の消費電力
を低減させることができる。

【００６６】また、スイッチング制御回路に供給する電
流は、起動時には起動抵抗と第２のスイッチング素子を
介して直流電源または整流される交流電源から供給さ
せ、起動後は上記第２のスイッチング素子をオフしてス
イッチングトランスの出力電流に切換えて供給させるの
で、起動時のみ起動抵抗に電流が流れるため、起動抵抗
の電力損失を小さくすることができ、装置を大形化する
ことなく広範囲な入力電圧に対応するスイッチング電源
回路を提供することができる。

【００６７】また、電源間に直列に接続したバイアス抵
抗と第１の定電圧素子と、ゲート端子が上記バイアス抵
抗と第１の定電圧素子の接続点に接続されドレイン端子
が起動抵抗を介して上記電源のプラス側に接続されソー
ス端子がコンデンサを介して上記電源のマイナス側に接
続されると共にスイッチング制御回路の電源供給端子へ
接続された第２のスイッチング素子と、一方端がスイッ
チングトランスの出力端子に接続され他方端が上記スイ
ッチング制御回路の電源供給端子へ接続された帰還ダイ
オードとを備えたので、起動電流を大きくでき、短時間
にスイッチング電源回路を立ち上げることができる。

【００６８】また、電源間に直列に接続したバイアス抵
抗と第１の定電圧素子と、ゲート端子が上記バイアス抵
抗と第１の定電圧素子の接続点に接続されドレイン端子
が上記電源のプラス側に接続されソース端子が直列接続
された起動抵抗とコンデンサを介して上記電源のマイナ
ス側に接続されると共に上記起動抵抗とコンデンサの接
続点がスイッチング制御回路の電源供給端子へ接続され
た第２のスイッチング素子と、一方端がスイッチングト
ランスの出力端子に接続され他方端が上記スイッチング
制御回路の電源供給端子へ接続された帰還ダイオードと
を備えたので、起動抵抗に印加される電圧が小さくな
り、起動抵抗に許容損失の小さい抵抗を使用でき、スイ
ッチング電源回路を小型にすることができる。

【００６９】また、帰還ダイオードと直列に挿入された
第２の定電圧素子を備えたので、制御回路電圧Ｖ_CCｃｏ
ｎｔが小さくなり、スイッチング電源回路の消費電力を
小さくすることができる。

【００７０】さらにまた、帰還ダイオードと直列に挿入
された第３のスイッチング素子と、一方端がバイアス抵
抗と第１の定電圧素子の接続点に接続され他方端が電源
のマイナス側に接続された第４のスイッチング素子とを
備えたので、第２のスイッチング素子のしきい値電圧Ｖ
_GSｔｈのバラツキ、出力電圧Ｖ_OUTのリップル分等の影
響が少なく容易に制御回路電圧Ｖ_CCを下げることがで
き、低消費電力化ができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１を示すスイッチング
電源回路の接続図である。

【図２】 図１のスイッチング電源回路の動作を示すタ
イムチャートである。

【図３】 この発明の実施の形態２のスイッチング電源
回路の動作を示すタイムチャートである。

【図４】 この発明の実施の形態３を示すスイッチング
電源回路図である。

【図５】 図４のスイッチング電源回路の動作を示すタ
イムチャートである。

【図６】 この発明の実施の形態４を示すスイッチング
電源回路の回路図である。

【図７】 図６のスイッチング電源回路の動作を示すタ
イムチャートである。

【図８】 この発明の実施の形態５を示すスイッチング
電源回路の回路図である。

【図９】 図８のスイッチング電源回路の動作を示すタ
イムチャートである。

【図１０】 この発明の実施の形態６を示すスイッチン
グ電源回路の接続図である。

【図１１】 図１０のスイッチング電源回路の動作を示
すタイムチートである。

【図１２】 従来のスイッチング電源回路の接続図であ
る。

【図１３】 図１２のタイムチャートである。

【符号の説明】

１ 交流電源 ２ 変圧器 ３ 整流器 ４ 平滑コンデン
サ ５ スイッチングトランス ６ 第１のスイッ
チング素子 ７ スイッチング制御回路 ８ コンデンサ ９ 起動抵抗 １０ 出力ダイオー
ド １１ コンデンサ １２ 検出抵抗 １３ 検出抵抗 １４ 帰還ダイオ
ード ２１ 第２のスイッチング素子 ２２ バイアス抵
抗 ２３ 第１の定電圧素子 ２４ 抵抗 ３１ 第２の定電圧素子 ４１ 第３のスイ
ッチング素子 ４２ バイアス抵抗 ４３ 第３の定電
圧素子 ４４ 第４のスイッチング素子 ４５ バイアス抵
抗 ４６ バイアス抵抗 ４７ 第４の定電
圧素子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 熊谷 隆 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5H730 AA14 AS01 BB43 BB57 CC01 DD04 EE02 EE07 EE59 FD01 FG01 FG05 FG07 VV03 VV06

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力される直流電源または整流される交
   流電源をスイッチングする第１のスイッチング素子と、
   この第１のスイッチング素子を制御するスイッチング制
   御回路と、上記第１のスイッチング素子のスイッチング
   信号によって入力された電源電圧を変圧して出力するス
   イッチングトランスとを備えるスイッチング電源回路に
   おいて、上記スイッチング制御回路に供給する電流は、
   起動時には上記直流電源または整流される交流電源から
   供給させ、起動後は上記スイッチングトランスの出力電
   流に切換えて供給させることを特徴とするスイッチング
   電源回路。
2. 【請求項２】 上記スイッチング制御回路に供給する電
   流は、起動時には起動抵抗と第２のスイッチング素子を
   介して上記直流電源または整流される交流電源から供給
   させ、起動後は上記第２のスイッチング素子をオフして
   上記スイッチングトランスの出力電流に切換えて供給さ
   せることを特徴とする請求項１記載のスイッチング電源
   回路。
3. 【請求項３】 上記電源間に直列に接続したバイアス抵
   抗と第１の定電圧素子と、ゲート端子が上記バイアス抵
   抗と第１の定電圧素子の接続点に接続されドレイン端子
   が上記起動抵抗を介して上記電源のプラス側に接続され
   ソース端子がコンデンサを介して上記電源のマイナス側
   に接続されると共に上記スイッチング制御回路の電源供
   給端子へ接続された第２のスイッチング素子と、一方端
   が上記スイッチングトランスの出力端子に接続され他方
   端が上記スイッチング制御回路の電源供給端子へ接続さ
   れた帰還ダイオードとを備えたことを特徴とする請求項
   ２記載のスイッチング電源回路。
4. 【請求項４】 上記電源間に直列に接続したバイアス抵
   抗と第１の定電圧素子と、ゲート端子が上記バイアス抵
   抗と第１の定電圧素子の接続点に接続されドレイン端子
   が上記電源のプラス側に接続されソース端子が直列接続
   された上記起動抵抗とコンデンサを介して上記電源のマ
   イナス側に接続されると共に上記起動抵抗とコンデンサ
   の接続点が上記スイッチング制御回路の電源供給端子へ
   接続された上記第２のスイッチング素子と、一方端がス
   イッチングトランスの出力端子に接続され他方端が上記
   スイッチング制御回路の電源供給端子へ接続された帰還
   ダイオードとを備えたことを特徴とする請求項２記載の
   スイッチング電源回路。
5. 【請求項５】 上記帰還ダイオードと直列に挿入された
   第２の定電圧素子を備えたことを特徴とする請求項３ま
   たは請求項４記載のスイッチング電源回路。
6. 【請求項６】 上記帰還ダイオードと直列に挿入された
   第３のスイッチング素子と、一方端が上記バイアス抵抗
   と第１の定電圧素子の接続点に接続され他方端が上記電
   源のマイナス側に接続された第４のスイッチング素子と
   を備えたことを特徴とする請求項３記載のスイッチング
   電源回路。