JP2004222472A - スイッチング電源制御回路 - Google Patents
スイッチング電源制御回路 Download PDFInfo
- Publication number
- JP2004222472A JP2004222472A JP2003010005A JP2003010005A JP2004222472A JP 2004222472 A JP2004222472 A JP 2004222472A JP 2003010005 A JP2003010005 A JP 2003010005A JP 2003010005 A JP2003010005 A JP 2003010005A JP 2004222472 A JP2004222472 A JP 2004222472A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- control circuit
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】停止状態やスタンバイ状態でのリーク電流をなくして、小さな充電電流によってスイッチング電源回路の起動を可能としたスイッチング電源制御回路を提供する。
【解決手段】スイッチング電源制御回路１０は、スイッチング素子Ｎ３のスイッチング動作に基づいてトランスＴの１次巻線Ｔ１に流れる電流をスイッチング制御して、所定の電圧を出力するものであり、低電圧誤動作防止回路１０４の出力である誤動作防止信号ｕｖｌｏ若しくは反転信号ｕｖｌｏ＿ｂによってオンオフされるスイッチ回路として、抵抗Ｒ１，Ｒ２からなる過電圧検出回路と接地電位（ＧＮＤ）との間にＮチャネルＭＯＳＦＥＴＮ１を、また抵抗Ｒ３，Ｒ４からなるフィードバック電圧検出回路と補助電源端子ＶＤＤとの間にＰチャネルＭＯＳＦＥＴＰ１を、それぞれ挿入している。
【選択図】 図１
【解決手段】スイッチング電源制御回路１０は、スイッチング素子Ｎ３のスイッチング動作に基づいてトランスＴの１次巻線Ｔ１に流れる電流をスイッチング制御して、所定の電圧を出力するものであり、低電圧誤動作防止回路１０４の出力である誤動作防止信号ｕｖｌｏ若しくは反転信号ｕｖｌｏ＿ｂによってオンオフされるスイッチ回路として、抵抗Ｒ１，Ｒ２からなる過電圧検出回路と接地電位（ＧＮＤ）との間にＮチャネルＭＯＳＦＥＴＮ１を、また抵抗Ｒ３，Ｒ４からなるフィードバック電圧検出回路と補助電源端子ＶＤＤとの間にＰチャネルＭＯＳＦＥＴＰ１を、それぞれ挿入している。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、スイッチング素子のスイッチング動作に基づいて所定の電圧を出力するスイッチング電源制御回路に関し、特に、ＩＣ内部あるいは外部に電流源を設けてその電流流出端子にコンデンサを接続し、その一端を接地電位に接続して電流源によって充電する場合、コンデンサの充電電圧に応じてスイッチング動作を制御するようにしたスイッチング電源制御回路に関する。
【０００２】
【従来の技術】
図８は、一般的なスイッチング電源装置の回路構成を示すブロック図であり、図９は、スイッチング電源装置の一次回路側に設けた従来のスイッチング電源制御回路を示すブロック図である。
【０００３】
図８において、スイッチング電源装置の入力端子（ｉｎｐｕｔ）には交流電源ＡＣＶを印加している。この交流電源ＡＣＶの交流出力は、ダイオードブリッジＤ１で整流され、スイッチング電源制御回路１００（以下、単に制御回路１００という。）の主電源端子ＶＣＣに供給される。この制御回路１００は集積回路（ＩＣ）装置として構成され、その外部端子として主電源端子ＶＣＣのほかに、フィードバック端子ＦＢ、接地端子ＧＮＤ、補助電源端子ＶＤＤ、及びドライブ端子ＤＲを備えている。また、この制御回路１００の主電源端子ＶＣＣは平滑用のコンデンサＣ１の一端と接続され、平滑用のコンデンサＣ１の一端はさらにトランスＴの１次巻線Ｔ１の一端と接続される。
【０００４】
制御回路１００のフィードバック端子ＦＢには、フォトカプラを構成するフォトトランジスタＰＴとコンデンサＣ４との並列回路が接続されている。また、接地端子ＧＮＤはコンデンサＣ１、フォトトランジスタＰＴ、コンデンサＣ４の他端などとともに接地されている。
【０００５】
トランスＴは、その３次巻線Ｔ３を整流用のダイオードＤ３と平滑用のコンデンサＣ３を介して制御回路１００の補助電源端子ＶＤＤに接続している。スイッチング動作中には、この補助電源端子ＶＤＤに接続されている制御回路１００中の回路ブロックに対して、それらの動作に必要な電力を、この３次巻線Ｔ３からの直流電圧として供給するように構成している。また、ドライブ端子ＤＲは、トランスＴの１次巻線Ｔ１の他端に接続される。
【０００６】
トランスＴの２次巻線Ｔ２には、ダイオードＤ２とコンデンサＣ２からなる整流回路が接続され、さらにコンデンサＣ２の端子間電圧である直流出力を、出力端子（ｏｕｔｐｕｔ）から負荷１１に出力するように構成している。この出力端子には、抵抗Ｒ１０〜Ｒ１３、コデンサＣ５，Ｃ６、シャントレギュレータＺＤ２によって構成された出力電圧検出回路を接続するとともに、フォトカプラを構成する発光ダイオードＬＥＤを抵抗Ｒ１０に対して並列に接続している。なお、トランスＴの１次巻線Ｔ１には、ここで発生する交流電圧成分を吸収するために、抵抗Ｒ１４とダイオードＤ４の直列回路が接続され、このうち抵抗Ｒ１４には、コンデンサＣ７が並列に接続されている。トランスＴの１次巻線Ｔ１の他端は、図９に示す制御回路１００のドライブ端子ＤＲを介して、後述するようにスイッチング制御されるスイッチングトランジスタ（ＮチャネルＭＯＳＦＥＴＮ３）のドレイン端子と接続されている。
【０００７】
つぎに、集積回路（ＩＣ）装置として構成した上述の制御回路１００の具体的構成について説明する。
一般に、図９に示すスイッチング電源装置における制御回路１００は、低電圧誤動作防止（ＵＶＬＯ：Ｕｎｄｅｒ Ｖｏｌｔａｇｅ Ｌｏｃｋ Ｏｕｔ）回路を構成するヒステリシスコンパレータ１０４を備えている。この低電圧誤動作防止回路は、所定の基準電圧Ｅ３に対する補助電源端子ＶＤＤの端子電圧の大小によって、誤動作防止信号ｕｖｌｏとその反転信号ｕｖｌｏ＿ｂを出力して、バイアス回路１０６のバイアス電流の導通／遮断を制御したり、制御回路１００内に設けた発振回路１０７等での発振動作／停止を行う（例えば、以下に記載した特許文献１を参照）。
【０００８】
ここで、バイアス回路１０１、基準電圧回路１０２、定電流回路１０３、ヒステリシスコンパレータ１０４、ラッチ回路１０５は、いずれも例えば抵抗やゲート接地されたＰ型ＦＥＴなどのインピーダンス素子からなる起動素子（電圧供給素子）１２０を介して主電源端子ＶＣＣに接続されている。定電流回路１０３と補助電源端子ＶＤＤの接続点に接続された第２のバイアス回路１０６、発振回路１０７、ＰＷＭコンパレータ１０８、駆動回路１０９、過電圧検出回路１１１、及びＩＣの外付け素子として補助電源端子ＶＤＤに接続された平滑用のコンデンサＣ３には、いずれも定電流回路１０３から定電流が供給されている。
【０００９】
図１０は、低電圧誤動作防止回路の一例を示す回路ブロック図である。この低電圧誤動作防止回路は、コンパレータ１３０の反転入力（−入力端子）が抵抗Ｒ７を介して補助電源端子ＶＤＤに接続され、正転入力（＋入力端子）がツェナーダイオードＺＤ３，ＺＤ４を介して接地されている。ツェナーダイオードＺＤ３、ＺＤ４の降伏電圧をそれぞれＶＺ３、ＶＺ４とすれば、Ｖｔｈｏｎ＝ＶＺ３＋ＶＺ４、Ｖｔｈｏｆｆ＝ＶＺ４となる。
【００１０】
すなわち、この低電圧誤動作防止回路は、補助電源端子ＶＤＤへの信号電圧が所定のスレッシュホールド電圧ＶｔｈｏｎとＶｔｈｏｆｆという、２つの基準電圧値をとるヒステリシスコンパレータを構成している。この誤動作防止信号ｕｖｌｏは、ｕｖｌｏ＝Ｌ（ローレベル、以降、単に「Ｌ」と略称することがある。）のときにＮチャネルＭＯＳＦＥＴＮ１０がオンして、ヒステリシスコンパレータ１０４のスレッシュホールド電圧Ｖｔｈｏｆｆの基準電圧が＋入力端子に入力され、この誤動作防止信号ｕｖｌｏがハイレベル（以降、「Ｈ」と略称することがある。）のときにはＮチャネルＭＯＳＦＥＴＮ１０がオフして、基準電圧がＶｔｈｏｎに選択される。
【００１１】
したがって、補助電源端子ＶＤＤの電圧が、スイッチング電源のスイッチング動作を開始するスレッシュホールド電圧Ｖｔｈｏｎに達すると、ヒステリシスコンパレータ１０４の誤動作防止信号ｕｖｌｏはハイレベルからローレベルに変わり、インバータ１４０からの反転信号ｕｖｌｏ＿ｂはローレベルからハイレベルに変わる。また、補助電源端子ＶＤＤの電圧がスイッチング動作を停止するスレッシュホールド電圧Ｖｔｈｏｆｆ以下になると、誤動作防止信号ｕｖｌｏはローレベルからハイレベルに、及び反転信号ｕｖｌｏ＿ｂはハイレベルからローレベルに変わる。
【００１２】
さて、図８及び図９に戻って、入力端子に接続された交流電源ＡＣＶが投入されると、起動時には、起動素子１２０を介して制御回路１００内にある定電流回路１０３から補助電源端子ＶＤＤに充電電流が流れて、補助電源端子ＶＤＤに接続されたコンデンサＣ３を充電しはじめる。これによって、補助電源端子ＶＤＤの端子電圧が上昇して、所定のスレッシュホールド電圧Ｖｔｈｏｎに達すると、制御回路１００内の発振回路１０７が所定の周波数で発振をはじめ、駆動回路１０９によってＮチャネルＭＯＳＦＥＴ（スイッチングトランジスタ）Ｎ３のゲート端子に駆動信号が供給され、スイッチング動作を開始する。このスイッチング動作により、トランスＴの２次巻線Ｔ２に電圧が発生し、その電圧をダイオードＤ２及び平滑用コンデンサＣ２で整流、平滑して、出力端子に接続されている負荷１１に直流電圧を出力する。
【００１３】
出力端子で検出される出力電圧は、フォトカプラを構成する発光ダイオードＬＥＤからフォトトランジスタＰＴを介して、制御回路１００のフィードバック端子ＦＢにフィードバックされる。この点については、例えば、以下に記載した特許文献２に記載がある。このフィードバック端子ＦＢにフィードバックされた電圧信号に応じてＰＷＭコンパレータ１０８が動作して、制御回路１００内でＮチャネルＭＯＳＦＥＴＮ３のオンオフの時比率を制御することによって、負荷１１に対して供給する出力電圧を一定に保つことができる。
【００１４】
【特許文献１】
特開２００１−３５２７４９号公報（図５）
【特許文献２】
特開２０００−２３２７７８号公報（図４）
【００１５】
【発明が解決しようとする課題】
ところで、従来の制御回路１００では、電源投入後からスイッチング動作の開始までの間、コンデンサＣ３を充電するための充電電流として定電流回路１０３から流出する。しかし、この充電電流はコンデンサＣ３に流れ込むだけでなく、同じ補助電源端子ＶＤＤに接続された制御回路１００内の抵抗や回路を介して大地（ＧＮＤ）にリークしていた。
【００１６】
図９に示す制御回路１００において、電流リークの具体的な経路は、ひとつには補助電源端子ＶＤＤと接続された抵抗Ｒ３、Ｒ４を介して、フィードバック端子ＦＢに接続されたフォトトランジスタＰＴに暗電流として流れるものである。また、補助電源端子ＶＤＤと接続された過電圧検出抵抗Ｒ１、Ｒ２を介して大地（ＧＮＤ）へ流れる経路もある。さらには、ＰＷＭコンパレータ１０８、駆動回路１０９、過電圧検出回路１１１など、補助電源端子ＶＤＤを電圧源とする回路ブロックにおいても、抵抗成分などを介して大地（ＧＮＤ）にリークする経路がある。
【００１７】
このようなリーク電流は、制御回路１００中の低電圧誤動作防止回路の電圧検出状態、すなわちコンデンサＣ３の充電電圧にかかわらず流れており、補助電源端子ＶＤＤの端子電圧がスイッチング動作を開始するスレッシュホールド電圧Ｖｔｈｏｎ未満でスイッチング動作が開始していない、スイッチング電源がスタンバイの状態にあるとき、単なるリーク電流として無駄に流れていた。また、ラッチ回路１０５などによってスイッチング電源が停止した状態のときに消費されるリーク電流も無駄になるという問題があった。
【００１８】
さらに、通常の充電電流は定電流回路１０３から流出するため、充電電流がコンデンサＣ３に流れる経路の他に前述したＧＮＤに対し、特に抵抗成分のようなリーク経路が存在すると、コンデンサＣ３の充電電庄が高くなるにしたがってリーク経路に分流する電流が増加する。したがって、分流するリーク電流が増加した分だけコンデンサＣ３を充電するための電流が減少し、定電流回路１０３からの充電電流値やリークする電流の大きさによっては、起動開始電圧までコンデンサＣ３を充電することができないという問題もあった。
【００１９】
この発明の目的は、停止状態やスタンバイ状態でのリーク電流をなくして、小さな充電電流によってスイッチング電源回路の起動を可能としたスイッチング電源制御回路を提供することにある。
【００２０】
【課題を解決するための手段】
この発明では、上記目的を達成するために、スイッチング素子のスイッチング動作に基づいてトランスの１次側巻線に流れる電流をスイッチング制御して、所定の電圧を出力するスイッチング電源制御回路が提供される。このスイッチング電源制御回路は、集積回路（ＩＣ）内部あるいは外部に設けた電流源と、一端を接地電位とし、他端を前記電流源に接続することにより充電されるコンデンサと、前記コンデンサの充電電位を検出して低電圧時の誤動作を防止する低電圧誤動作防止回路と、前記電流源と前記コンデンサとの接続点に一端が接続され、前記低電圧誤動作防止回路の出力信号に応じてオンオフするスイッチ回路と、前記スイッチ回路を介して前記コンデンサとの接続点に接続されるインピーダンス回路と、から構成される。
【００２１】
この発明によれば、集積回路（ＩＣ）内部あるいは外部に設けた電流源によりコンデンサを充電するときに充電電流が流れる配線経路のうち、補助電源端子に接続されたコンデンサ以外の素子や回路等に対して、スイッチング動作が開始する前の停止状態、あるいはスタンバイ状態において、前記コンデンサの充電電圧が所定電圧に達するまでの期間だけ切断しておくことができる。
【００２２】
この場合に、補助電源端子から素子や回路を切断するための手段には、低電圧誤動作防止回路の出力信号によって制御可能なＭＯＳＦＥＴ、トランスファゲート等のスイッチ回路を用いることができる。
【００２３】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
（第１の実施の形態）
図１は、この発明の実施の形態であるスイッチング電源制御回路の構成を示す図である。このスイッチング電源制御回路（以下、単に制御回路という。）１０の基本的な回路構成は、図９に示した従来回路と同じであって、対応する回路部分には同一の符号を付けている。
【００２４】
図１において、制御回路１０の主電源端子ＶＣＣには、トランスＴの１次巻線Ｔ１の一端が接続されるとともに、交流電源ＡＣＶからダイオードブリッジＤ１及び平滑用コンデンサＣ１で整流した直流電力が供給されている。この制御回路１０のバイアス回路１０１は各回路にバイアス電圧を出力するもの、基準電圧回路１０２は各比較回路に複数の基準電圧を出力するもの、定電流回路１０３は補助電源端子ＶＤＤに接続されたコンデンサＣ３への充電電流を出力するものである。
【００２５】
また、低電圧誤動作防止回路を構成するヒステリシスコンパレータ１０４は、＋入力端子に基準電圧値を出力する電源Ｅ３が接続され、−入力端子は抵抗Ｒ７を介して補助電源端子ＶＤＤに接続され、誤動作防止信号ｕｖｌｏを出力するもの、インバータ１４０は誤動作防止信号ｕｖｌｏを反転した反転信号ｕｖｌｏ＿ｂを出力するもの、ラッチ回路１０５は過電圧防止（ＯＶＰ）信号を受けてスイッチング動作を安全サイドで停止させるものである。これらの回路１０１〜１０５はいずれも抵抗、ゲート接地されたＰ型ＦＥＴ、あるいはＮ型ＪＦＥＴなどのインピーダンス素子からなる起動素子１２０を介して主電源端子ＶＣＣと接続されている。ここで、ヒステリシスコンパレータ１０４の誤動作防止信号ｕｖｌｏ、及びその反転信号ｕｖｌｏ＿ｂは、図９に示す従来回路の低電圧誤動作防止回路の出力と同じである。
【００２６】
また、制御回路１０の第２のバイアス回路１０６は誤動作防止信号ｕｖｌｏがＬのときに各回路にバイアス電流を供給するもの、発振回路１０７は誤動作防止信号ｕｖｌｏがＬのときに発振動作を開始して、所定周波数の三角波信号（鋸波信号であってもよい。）を出力するもの、ＰＷＭコンパレータ１０８はその＋入力端子に発振回路１０７からの三角波信号が入力し、−入力端子にフィードバック電圧検出用の抵抗Ｒ３，Ｒ４の接続点の電圧信号が入力するものであり、別の−入力端子には基準電圧値を出力する電源Ｅ２が接続されている。駆動回路１０９はＰＷＭコンパレータ１０８の出力を受けてスイッチングトランジスタＮ３のゲート端子に駆動信号を供給するもの、過電圧検出回路１１１はその＋入力端子に過電圧検出用の抵抗Ｒ１，Ｒ２の接続点の電圧信号が入力し、−入力端子に電源Ｅ１からの基準電圧値が入力するものであって、補助電源端子ＶＤＤの過電圧信号をラッチ回路１０５に出力している。
【００２７】
ここで、制御回路１０の構成は基本的には図９の制御回路１００と対応するものであるが、低電圧誤動作防止回路の出力である誤動作防止信号ｕｖｌｏ（若しくはその反転信号ｕｖｌｏ＿ｂ）によってオンオフされるスイッチ回路として、抵抗Ｒ１，Ｒ２からなる過電圧検出回路と接地電位（ＧＮＤ）との間にＮチャネルＭＯＳＦＥＴＮ１を、また抵抗Ｒ３，Ｒ４からなるフィードバック電圧検出回路と補助電源端子ＶＤＤとの間にＰチャネルＭＯＳＦＥＴＰ１を、それぞれ挿入した点で従来の構成と異なる。
【００２８】
したがって、これらのスイッチ回路は、スイッチング電源のスタンバイ時や停止時において、過電圧検出回路やフィードバック電圧検出回路を補助電源端子ＶＤＤから切り離すことにより、コンデンサ以外への充電電流の分流、リーク電流をなくすことができる。そのため、定電流回路１０３からコンデンサＣ３への充電電流が小さくても、確実にスイッチング電源を起動できるという効果がある。
【００２９】
（第２の実施の形態）
この発明は、図１に示す制御回路１０の過電圧検出回路１１１に関わる回路部分だけにスイッチ回路を挿入した場合でも、所定の効果をもつ。
【００３０】
図２は、第２の実施の形態に係るスイッチング電源制御回路の要部構成を示す回路図である。ここでは、過電圧検出回路１１１の抵抗Ｒ１とＲ２との直列回路と大地（ＧＮＤ）との間にスイッチ回路として、ＮチャネルＭＯＳＦＥＴＮ１を挿入したものを示している。検出抵抗Ｒ１の一端は補助電源端子ＶＤＤに接続され、他端は過電圧検出回路１１１の＋入力端子（検出端子）と検出抵抗Ｒ２の一端とに接続される。検出抵抗Ｒ２の他端には、ＮチャネルＭＯＳＦＥＴＮ１のドレインが接続され、ＮチャネルＭＯＳＦＥＴＮ１のゲートはヒステリシスコンパレータ１０４により構成される低電圧誤動作防止回路（図１）から出力される誤動作防止信号ｕｖｌｏの反転信号ｕｖｌｏ＿ｂで制御され、ソースが接地されている。
【００３１】
したがって、補助電源端子ＶＤＤの電位が低いときには誤動作防止信号ｕｖｌｏの反転信号ｕｖｌｏ＿ｂがＬとなるから、ＮチャネルＭＯＳＦＥＴＮ１がオフして過電圧検出用の抵抗Ｒ１，Ｒ２には電流が流れないので、スイッチング電源のスタンバイ時や停止時などにおいて、スイッチング電源制御回路での消費電力を低減できる。
【００３２】
（第３の実施の形態）
図３は、第３の実施の形態に係るスイッチング電源制御回路の要部構成を示す回路図である。
【００３３】
ここでは、図１の制御回路１０のうち、ＰＷＭコンパレータ１０８に入力されるフィードバック電圧を検出するＶＤＤ−ＦＢ端子間の検出抵抗Ｒ３，Ｒ４にスイッチ回路として、ＰチャネルＭＯＳＦＥＴＰ１を挿入したものを示している。一端がＦＢ端子に接続された検出抵抗Ｒ４の他端には、図示しないＰＷＭコンパレータの−入力端子（ＰＷＭ制御端子）と検出抵抗Ｒ３の一端が接続され、検出抵抗Ｒ３の他端には、ソースがＶＤＤ端子に接続されたＰチャネルＭＯＳＦＥＴＰ１のドレインが接続される。このＰチャネルＭＯＳＦＥＴＰ１のゲートは、低電圧誤動作防止回路を構成するヒステリシスコンパレータ１０４（図１）から出力される誤動作防止信号ｕｖｌｏで制御されている。なお、ここでは、ＰチャネルＭＯＳＦＥＴＰ１のゲートには、そのゲート耐圧以上の電圧が印加されないものとしている。
【００３４】
したがって、補助電源端子ＶＤＤの電位が低いときには反転信号ｕｖｌｏがＨとなるから、ＰチャネルＭＯＳＦＥＴＰ１がオフして検出抵抗Ｒ３，Ｒ４には電流が流れないので、スイッチング電源のスタンバイ時や停止時などにおけるスイッチング電源制御回路の消費電力を低減できる。
【００３５】
（第４の実施の形態）
図４は、第４の実施の形態に係るスイッチング電源制御回路の要部構成を示す回路図である。
【００３６】
この実施の形態は、図２に示すものと同様に、過電圧検出回路１１１の過電圧検出用の抵抗Ｒ１，Ｒ２にスイッチ回路を挿入したものであるが、ここではＮチャネルＭＯＳＦＥＴＮ１の代わりに、ソースがＶＤＤ端子に、ドレインが検出抵抗Ｒ１に接続され、ゲートがヒステリシスコンパレータ１０４（図１）から出力される誤動作防止信号ｕｖｌｏで制御されるＰチャネルＭＯＳＦＥＴＰ２を、ＶＤＤ端子と抵抗Ｒ１の間に挿入している。
【００３７】
この場合も、補助電源端子ＶＤＤの電位が低いときには反転信号ｕｖｌｏがＨとなるから、ＰチャネルＭＯＳＦＥＴＰ２がオフして検出抵抗Ｒ１，Ｒ２には電流が流れないので、スイッチング電源のスタンバイ時や停止時などにおけるスイッチング電源制御回路の消費電力を低減できる。
【００３８】
（第５の実施の形態）
図５は、第５の実施の形態に係るスイッチング電源制御回路の要部構成を示す回路図である。
【００３９】
この実施の形態は、図３に示すものと同様に、ＰＷＭコンパレータ１０８に入力されるフィードバック電圧を検出するＶＤＤ−ＦＢ端子間の検出抵抗Ｒ３，Ｒ４と直列にスイッチ回路として、ＰチャネルＭＯＳＦＥＴＰ１を挿入しているが、このＰチャネルＭＯＳＦＥＴＰ１にゲート耐圧以上の電圧が印加されないように構成したものである。すなわち、ＰチャネルＭＯＳＦＥＴＰ１のゲートはツェナーダイオードＺＤ１を介して補助電源端子ＶＤＤに接続され、さらにゲートバイアス抵抗Ｒ５，Ｒ６を備えている。ここでは、直列接続されたゲートバイアス抵抗Ｒ５，Ｒ６の接続点がＰチャネルＭＯＳＦＥＴＰ１のゲートと接続され、ゲートバイアス抵抗Ｒ５の他端はＶＤＤ端子に接続され、ゲートバイアス抵抗Ｒ６の他端には、ソースが接地されたＮチャネルＭＯＳＦＥＴＮ２のドレインと接続される。そして、ＮチャネルＭＯＳＦＥＴＮ２のゲートがヒステリシスコンパレータ１０４（図１）から出力される誤動作防止信号の反転信号ｕｖｌｏ＿ｂで制御されている。
【００４０】
補助電源端子ＶＤＤの電位が低いとき、誤動作防止信号の反転信号ｕｖｌｏ＿ｂがＬとなるから、ＮチャネルＭＯＳＦＥＴＮ２はオフし、ＰチャネルＭＯＳＦＥＴＰ１のゲート電位がＨとなり、ＰチャネルＭＯＳＦＥＴＰ１がオフして、ダイオードＤ３、抵抗Ｒ４には電流が流れない。ここでＰチャネルＭＯＳＦＥＴＰ１の基板とゲート間の電圧は、ツェナーダイオードＺＤ１の降伏電圧以上にはならないため、ゲート耐圧以上の電圧が印加されることがない。
【００４１】
なお、図２、図４の実施の形態においても、補助電源端子ＶＤＤの電圧や低電圧誤動作防止回路の誤動作防止信号ｕｖｌｏ及び反転信号ｕｖｌｏ＿ｂの電圧によっては、スイッチ回路を構成するＮチャネル及びＰチャネルＭＯＳＦＥＴのゲート保護のために、この実施の形態５と同様にツェナーダイオードを用いることが好ましい。その場合、ＮチャネルＭＯＳＦＥＴＮ１（図２）では、ゲートと大地（ＧＮＤ）との間に、ツェナーダイオードのカソード側をゲートと接続するように設ける。また、ＰチャネルＭＯＳＦＥＴＰ２（図４）では、補助電源端子ＶＤＤとゲートとの間にツェナーダイオードのカソード側が補助電源端子ＶＤＤに接続されるように設けることができる。さらに、上述した第５の実施の形態においては、図５に示すＮチャネルＭＯＳＦＥＴＮ２に対してもツェナーダイオードを用いることが好ましい。その場合には、ＮチャネルＭＯＳＦＥＴＮ２のゲートと大地（ＧＮＤ）との間に、ツェナーダイオードのカソード側をゲートと接続するように設ける。
【００４２】
（第６の実施の形態）
図６は、第６の実施の形態に係るスイッチング電源制御回路の要部構成を示す回路図である。
【００４３】
この実施の形態では、補助電源端子ＶＤＤと、この補助電源電圧を電源とする回路ブロックの電源側との間に、スイッチ回路としてヒステリシスコンパレータ１０４により構成した低電圧誤動作防止回路の誤動作防止信号ｕｖｌｏ及び反転信号ｕｖｌｏ＿ｂで制御されるトランスファゲート１１２を挿入するようにしている。図６において、図１の実施の形態と対応する部分には同一の符号を付けて、その説明を省略する。
【００４４】
図７は、トランスファゲートの具体的な構成を示す図である。
トランスファゲート１１２は、ＮチャネルＭＯＳＦＥＴＮ４及びＰチャネルＭＯＳＦＥＴＰ４から構成され、ＰチャネルＭＯＳＦＥＴＰ４のゲートには誤動作防止信号ｕｖｌｏが、ＮチャネルＭＯＳＦＥＴＮ４のゲートにはインバータ１１０を介して誤動作防止信号ｕｖｌｏの反転信号ｕｖｌｏ＿ｂが供給されている。ここで、第２のバイアス回路１０６、発振回路１０７、ＰＷＭコンパレータ１０８、駆動回路１０９、過電圧検出回路１１１などのインピーダンス回路は、いずれもＮチャネルＭＯＳＦＥＴＮ４及びＰチャネルＭＯＳＦＥＴＰ４がオンしている間だけ補助電源端子ＶＤＤに接続されることになる。
【００４５】
したがって、補助電源端子ＶＤＤの電位が低いときには誤動作防止信号ｕｖｌｏがＨとなり、その反転信号ｕｖｌｏ＿ｂはＬとなるから、ＮチャネルＭＯＳＦＥＴＮ４及びＰチャネルＭＯＳＦＥＴＰ４が同時にオフして、上述した各インピーダンス回路に電流が流れないので、スイッチング電源のスタンバイ時や停止時などにおけるスイッチング電源制御回路の消費電力を低減できる。
【００４６】
【発明の効果】
以上に説明したように、この発明のスイッチング電源制御回路によれば、スイッチング電源のスタンバイ時や停止時においても電流を消費する回路や素子に対してスイッチ回路を設けて、このスイッチ回路を介して補助電源端子と接続するように構成したので、スタンバイ時あるいは停止時には補助電源端子から切り離しておくことができ、これにより制御回路内部で充電電流を消費する回路をなくすことができ、全体の消費電力を低減できる。また、充電電流の分流、リーク電流が無くなるため、小さな充電電流でもスイッチング電源が起動できるようになる。
【図面の簡単な説明】
【図１】この発明の実施の形態１であるスイッチング電源制御回路の構成を示す図である。
【図２】この発明の実施の形態２であるスイッチング電源制御回路から、この発明に関わる回路部分だけを抜き出して示す図である。
【図３】この発明の実施の形態３であるスイッチング電源制御回路から、この発明に関わる回路部分だけを抜き出して示す図である。
【図４】この発明の実施の形態４であるスイッチング電源制御回路から、この発明に関わる回路部分だけを抜き出して示す図である。
【図５】この発明の実施の形態５であるスイッチング電源制御回路から、この発明に関わる回路部分だけを抜き出して示す図である。
【図６】この発明の実施の形態６であるスイッチング電源制御回路の構成を示す図である。
【図７】トランスファゲートの具体的な構成を示す図である。
【図８】一般的なスイッチング電源の回路構成を示す図である。
【図９】図８のスイッチング電源回路の一次側に設けた従来のスイッチング電源制御回路の構成を示すブロック図である。
【図１０】低電圧誤動作防止回路の一例を示す回路ブロック図である。
【符号の説明】
１０ 制御回路
１０１ バイアス回路
１０２ 基準電圧回路
１０３ 定電流回路
１０４ ヒステリシスコンパレータ
１０５ ラッチ回路
１０６ 第２のバイアス回路
１０７ 発振回路
１０８ ＰＷＭコンパレータ
１０９ 駆動回路
１１０ インバータ
１１１ 過電圧検出回路
１１２ トランスファゲート
１２０ 起動素子
１３０ コンパレータ
１４０ インバータ
Ｔ トランス
Ｔ１ １次巻線
Ｔ２ ２次巻線
Ｔ３ ３次巻線
ＬＥＤ 発光ダイオード
ＰＴ フォトトランジスタ
Ｄ１ ダイオードブリッジ、
Ｄ２〜Ｄ４ ダイオード
Ｃ１〜Ｃ４ コンデンサ
Ｒ１〜Ｒ８ 抵抗
Ｎ１〜Ｎ４ ＮチャネルＭＯＳＦＥＴ
Ｐ１〜Ｐ４ ＰチャネルＭＯＳＦＥＴ
ＺＤ１，ＺＤ３，ＺＤ４ ツェナーダイオード
ＺＤ２ シャントレギュレータ
Ｅ１〜Ｅ３ 電源
ＶＣＣ 主電源端子
ＶＤＤ 補助電源端子
【発明の属する技術分野】
この発明は、スイッチング素子のスイッチング動作に基づいて所定の電圧を出力するスイッチング電源制御回路に関し、特に、ＩＣ内部あるいは外部に電流源を設けてその電流流出端子にコンデンサを接続し、その一端を接地電位に接続して電流源によって充電する場合、コンデンサの充電電圧に応じてスイッチング動作を制御するようにしたスイッチング電源制御回路に関する。
【０００２】
【従来の技術】
図８は、一般的なスイッチング電源装置の回路構成を示すブロック図であり、図９は、スイッチング電源装置の一次回路側に設けた従来のスイッチング電源制御回路を示すブロック図である。
【０００３】
図８において、スイッチング電源装置の入力端子（ｉｎｐｕｔ）には交流電源ＡＣＶを印加している。この交流電源ＡＣＶの交流出力は、ダイオードブリッジＤ１で整流され、スイッチング電源制御回路１００（以下、単に制御回路１００という。）の主電源端子ＶＣＣに供給される。この制御回路１００は集積回路（ＩＣ）装置として構成され、その外部端子として主電源端子ＶＣＣのほかに、フィードバック端子ＦＢ、接地端子ＧＮＤ、補助電源端子ＶＤＤ、及びドライブ端子ＤＲを備えている。また、この制御回路１００の主電源端子ＶＣＣは平滑用のコンデンサＣ１の一端と接続され、平滑用のコンデンサＣ１の一端はさらにトランスＴの１次巻線Ｔ１の一端と接続される。
【０００４】
制御回路１００のフィードバック端子ＦＢには、フォトカプラを構成するフォトトランジスタＰＴとコンデンサＣ４との並列回路が接続されている。また、接地端子ＧＮＤはコンデンサＣ１、フォトトランジスタＰＴ、コンデンサＣ４の他端などとともに接地されている。
【０００５】
トランスＴは、その３次巻線Ｔ３を整流用のダイオードＤ３と平滑用のコンデンサＣ３を介して制御回路１００の補助電源端子ＶＤＤに接続している。スイッチング動作中には、この補助電源端子ＶＤＤに接続されている制御回路１００中の回路ブロックに対して、それらの動作に必要な電力を、この３次巻線Ｔ３からの直流電圧として供給するように構成している。また、ドライブ端子ＤＲは、トランスＴの１次巻線Ｔ１の他端に接続される。
【０００６】
トランスＴの２次巻線Ｔ２には、ダイオードＤ２とコンデンサＣ２からなる整流回路が接続され、さらにコンデンサＣ２の端子間電圧である直流出力を、出力端子（ｏｕｔｐｕｔ）から負荷１１に出力するように構成している。この出力端子には、抵抗Ｒ１０〜Ｒ１３、コデンサＣ５，Ｃ６、シャントレギュレータＺＤ２によって構成された出力電圧検出回路を接続するとともに、フォトカプラを構成する発光ダイオードＬＥＤを抵抗Ｒ１０に対して並列に接続している。なお、トランスＴの１次巻線Ｔ１には、ここで発生する交流電圧成分を吸収するために、抵抗Ｒ１４とダイオードＤ４の直列回路が接続され、このうち抵抗Ｒ１４には、コンデンサＣ７が並列に接続されている。トランスＴの１次巻線Ｔ１の他端は、図９に示す制御回路１００のドライブ端子ＤＲを介して、後述するようにスイッチング制御されるスイッチングトランジスタ（ＮチャネルＭＯＳＦＥＴＮ３）のドレイン端子と接続されている。
【０００７】
つぎに、集積回路（ＩＣ）装置として構成した上述の制御回路１００の具体的構成について説明する。
一般に、図９に示すスイッチング電源装置における制御回路１００は、低電圧誤動作防止（ＵＶＬＯ：Ｕｎｄｅｒ Ｖｏｌｔａｇｅ Ｌｏｃｋ Ｏｕｔ）回路を構成するヒステリシスコンパレータ１０４を備えている。この低電圧誤動作防止回路は、所定の基準電圧Ｅ３に対する補助電源端子ＶＤＤの端子電圧の大小によって、誤動作防止信号ｕｖｌｏとその反転信号ｕｖｌｏ＿ｂを出力して、バイアス回路１０６のバイアス電流の導通／遮断を制御したり、制御回路１００内に設けた発振回路１０７等での発振動作／停止を行う（例えば、以下に記載した特許文献１を参照）。
【０００８】
ここで、バイアス回路１０１、基準電圧回路１０２、定電流回路１０３、ヒステリシスコンパレータ１０４、ラッチ回路１０５は、いずれも例えば抵抗やゲート接地されたＰ型ＦＥＴなどのインピーダンス素子からなる起動素子（電圧供給素子）１２０を介して主電源端子ＶＣＣに接続されている。定電流回路１０３と補助電源端子ＶＤＤの接続点に接続された第２のバイアス回路１０６、発振回路１０７、ＰＷＭコンパレータ１０８、駆動回路１０９、過電圧検出回路１１１、及びＩＣの外付け素子として補助電源端子ＶＤＤに接続された平滑用のコンデンサＣ３には、いずれも定電流回路１０３から定電流が供給されている。
【０００９】
図１０は、低電圧誤動作防止回路の一例を示す回路ブロック図である。この低電圧誤動作防止回路は、コンパレータ１３０の反転入力（−入力端子）が抵抗Ｒ７を介して補助電源端子ＶＤＤに接続され、正転入力（＋入力端子）がツェナーダイオードＺＤ３，ＺＤ４を介して接地されている。ツェナーダイオードＺＤ３、ＺＤ４の降伏電圧をそれぞれＶＺ３、ＶＺ４とすれば、Ｖｔｈｏｎ＝ＶＺ３＋ＶＺ４、Ｖｔｈｏｆｆ＝ＶＺ４となる。
【００１０】
すなわち、この低電圧誤動作防止回路は、補助電源端子ＶＤＤへの信号電圧が所定のスレッシュホールド電圧ＶｔｈｏｎとＶｔｈｏｆｆという、２つの基準電圧値をとるヒステリシスコンパレータを構成している。この誤動作防止信号ｕｖｌｏは、ｕｖｌｏ＝Ｌ（ローレベル、以降、単に「Ｌ」と略称することがある。）のときにＮチャネルＭＯＳＦＥＴＮ１０がオンして、ヒステリシスコンパレータ１０４のスレッシュホールド電圧Ｖｔｈｏｆｆの基準電圧が＋入力端子に入力され、この誤動作防止信号ｕｖｌｏがハイレベル（以降、「Ｈ」と略称することがある。）のときにはＮチャネルＭＯＳＦＥＴＮ１０がオフして、基準電圧がＶｔｈｏｎに選択される。
【００１１】
したがって、補助電源端子ＶＤＤの電圧が、スイッチング電源のスイッチング動作を開始するスレッシュホールド電圧Ｖｔｈｏｎに達すると、ヒステリシスコンパレータ１０４の誤動作防止信号ｕｖｌｏはハイレベルからローレベルに変わり、インバータ１４０からの反転信号ｕｖｌｏ＿ｂはローレベルからハイレベルに変わる。また、補助電源端子ＶＤＤの電圧がスイッチング動作を停止するスレッシュホールド電圧Ｖｔｈｏｆｆ以下になると、誤動作防止信号ｕｖｌｏはローレベルからハイレベルに、及び反転信号ｕｖｌｏ＿ｂはハイレベルからローレベルに変わる。
【００１２】
さて、図８及び図９に戻って、入力端子に接続された交流電源ＡＣＶが投入されると、起動時には、起動素子１２０を介して制御回路１００内にある定電流回路１０３から補助電源端子ＶＤＤに充電電流が流れて、補助電源端子ＶＤＤに接続されたコンデンサＣ３を充電しはじめる。これによって、補助電源端子ＶＤＤの端子電圧が上昇して、所定のスレッシュホールド電圧Ｖｔｈｏｎに達すると、制御回路１００内の発振回路１０７が所定の周波数で発振をはじめ、駆動回路１０９によってＮチャネルＭＯＳＦＥＴ（スイッチングトランジスタ）Ｎ３のゲート端子に駆動信号が供給され、スイッチング動作を開始する。このスイッチング動作により、トランスＴの２次巻線Ｔ２に電圧が発生し、その電圧をダイオードＤ２及び平滑用コンデンサＣ２で整流、平滑して、出力端子に接続されている負荷１１に直流電圧を出力する。
【００１３】
出力端子で検出される出力電圧は、フォトカプラを構成する発光ダイオードＬＥＤからフォトトランジスタＰＴを介して、制御回路１００のフィードバック端子ＦＢにフィードバックされる。この点については、例えば、以下に記載した特許文献２に記載がある。このフィードバック端子ＦＢにフィードバックされた電圧信号に応じてＰＷＭコンパレータ１０８が動作して、制御回路１００内でＮチャネルＭＯＳＦＥＴＮ３のオンオフの時比率を制御することによって、負荷１１に対して供給する出力電圧を一定に保つことができる。
【００１４】
【特許文献１】
特開２００１−３５２７４９号公報（図５）
【特許文献２】
特開２０００−２３２７７８号公報（図４）
【００１５】
【発明が解決しようとする課題】
ところで、従来の制御回路１００では、電源投入後からスイッチング動作の開始までの間、コンデンサＣ３を充電するための充電電流として定電流回路１０３から流出する。しかし、この充電電流はコンデンサＣ３に流れ込むだけでなく、同じ補助電源端子ＶＤＤに接続された制御回路１００内の抵抗や回路を介して大地（ＧＮＤ）にリークしていた。
【００１６】
図９に示す制御回路１００において、電流リークの具体的な経路は、ひとつには補助電源端子ＶＤＤと接続された抵抗Ｒ３、Ｒ４を介して、フィードバック端子ＦＢに接続されたフォトトランジスタＰＴに暗電流として流れるものである。また、補助電源端子ＶＤＤと接続された過電圧検出抵抗Ｒ１、Ｒ２を介して大地（ＧＮＤ）へ流れる経路もある。さらには、ＰＷＭコンパレータ１０８、駆動回路１０９、過電圧検出回路１１１など、補助電源端子ＶＤＤを電圧源とする回路ブロックにおいても、抵抗成分などを介して大地（ＧＮＤ）にリークする経路がある。
【００１７】
このようなリーク電流は、制御回路１００中の低電圧誤動作防止回路の電圧検出状態、すなわちコンデンサＣ３の充電電圧にかかわらず流れており、補助電源端子ＶＤＤの端子電圧がスイッチング動作を開始するスレッシュホールド電圧Ｖｔｈｏｎ未満でスイッチング動作が開始していない、スイッチング電源がスタンバイの状態にあるとき、単なるリーク電流として無駄に流れていた。また、ラッチ回路１０５などによってスイッチング電源が停止した状態のときに消費されるリーク電流も無駄になるという問題があった。
【００１８】
さらに、通常の充電電流は定電流回路１０３から流出するため、充電電流がコンデンサＣ３に流れる経路の他に前述したＧＮＤに対し、特に抵抗成分のようなリーク経路が存在すると、コンデンサＣ３の充電電庄が高くなるにしたがってリーク経路に分流する電流が増加する。したがって、分流するリーク電流が増加した分だけコンデンサＣ３を充電するための電流が減少し、定電流回路１０３からの充電電流値やリークする電流の大きさによっては、起動開始電圧までコンデンサＣ３を充電することができないという問題もあった。
【００１９】
この発明の目的は、停止状態やスタンバイ状態でのリーク電流をなくして、小さな充電電流によってスイッチング電源回路の起動を可能としたスイッチング電源制御回路を提供することにある。
【００２０】
【課題を解決するための手段】
この発明では、上記目的を達成するために、スイッチング素子のスイッチング動作に基づいてトランスの１次側巻線に流れる電流をスイッチング制御して、所定の電圧を出力するスイッチング電源制御回路が提供される。このスイッチング電源制御回路は、集積回路（ＩＣ）内部あるいは外部に設けた電流源と、一端を接地電位とし、他端を前記電流源に接続することにより充電されるコンデンサと、前記コンデンサの充電電位を検出して低電圧時の誤動作を防止する低電圧誤動作防止回路と、前記電流源と前記コンデンサとの接続点に一端が接続され、前記低電圧誤動作防止回路の出力信号に応じてオンオフするスイッチ回路と、前記スイッチ回路を介して前記コンデンサとの接続点に接続されるインピーダンス回路と、から構成される。
【００２１】
この発明によれば、集積回路（ＩＣ）内部あるいは外部に設けた電流源によりコンデンサを充電するときに充電電流が流れる配線経路のうち、補助電源端子に接続されたコンデンサ以外の素子や回路等に対して、スイッチング動作が開始する前の停止状態、あるいはスタンバイ状態において、前記コンデンサの充電電圧が所定電圧に達するまでの期間だけ切断しておくことができる。
【００２２】
この場合に、補助電源端子から素子や回路を切断するための手段には、低電圧誤動作防止回路の出力信号によって制御可能なＭＯＳＦＥＴ、トランスファゲート等のスイッチ回路を用いることができる。
【００２３】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
（第１の実施の形態）
図１は、この発明の実施の形態であるスイッチング電源制御回路の構成を示す図である。このスイッチング電源制御回路（以下、単に制御回路という。）１０の基本的な回路構成は、図９に示した従来回路と同じであって、対応する回路部分には同一の符号を付けている。
【００２４】
図１において、制御回路１０の主電源端子ＶＣＣには、トランスＴの１次巻線Ｔ１の一端が接続されるとともに、交流電源ＡＣＶからダイオードブリッジＤ１及び平滑用コンデンサＣ１で整流した直流電力が供給されている。この制御回路１０のバイアス回路１０１は各回路にバイアス電圧を出力するもの、基準電圧回路１０２は各比較回路に複数の基準電圧を出力するもの、定電流回路１０３は補助電源端子ＶＤＤに接続されたコンデンサＣ３への充電電流を出力するものである。
【００２５】
また、低電圧誤動作防止回路を構成するヒステリシスコンパレータ１０４は、＋入力端子に基準電圧値を出力する電源Ｅ３が接続され、−入力端子は抵抗Ｒ７を介して補助電源端子ＶＤＤに接続され、誤動作防止信号ｕｖｌｏを出力するもの、インバータ１４０は誤動作防止信号ｕｖｌｏを反転した反転信号ｕｖｌｏ＿ｂを出力するもの、ラッチ回路１０５は過電圧防止（ＯＶＰ）信号を受けてスイッチング動作を安全サイドで停止させるものである。これらの回路１０１〜１０５はいずれも抵抗、ゲート接地されたＰ型ＦＥＴ、あるいはＮ型ＪＦＥＴなどのインピーダンス素子からなる起動素子１２０を介して主電源端子ＶＣＣと接続されている。ここで、ヒステリシスコンパレータ１０４の誤動作防止信号ｕｖｌｏ、及びその反転信号ｕｖｌｏ＿ｂは、図９に示す従来回路の低電圧誤動作防止回路の出力と同じである。
【００２６】
また、制御回路１０の第２のバイアス回路１０６は誤動作防止信号ｕｖｌｏがＬのときに各回路にバイアス電流を供給するもの、発振回路１０７は誤動作防止信号ｕｖｌｏがＬのときに発振動作を開始して、所定周波数の三角波信号（鋸波信号であってもよい。）を出力するもの、ＰＷＭコンパレータ１０８はその＋入力端子に発振回路１０７からの三角波信号が入力し、−入力端子にフィードバック電圧検出用の抵抗Ｒ３，Ｒ４の接続点の電圧信号が入力するものであり、別の−入力端子には基準電圧値を出力する電源Ｅ２が接続されている。駆動回路１０９はＰＷＭコンパレータ１０８の出力を受けてスイッチングトランジスタＮ３のゲート端子に駆動信号を供給するもの、過電圧検出回路１１１はその＋入力端子に過電圧検出用の抵抗Ｒ１，Ｒ２の接続点の電圧信号が入力し、−入力端子に電源Ｅ１からの基準電圧値が入力するものであって、補助電源端子ＶＤＤの過電圧信号をラッチ回路１０５に出力している。
【００２７】
ここで、制御回路１０の構成は基本的には図９の制御回路１００と対応するものであるが、低電圧誤動作防止回路の出力である誤動作防止信号ｕｖｌｏ（若しくはその反転信号ｕｖｌｏ＿ｂ）によってオンオフされるスイッチ回路として、抵抗Ｒ１，Ｒ２からなる過電圧検出回路と接地電位（ＧＮＤ）との間にＮチャネルＭＯＳＦＥＴＮ１を、また抵抗Ｒ３，Ｒ４からなるフィードバック電圧検出回路と補助電源端子ＶＤＤとの間にＰチャネルＭＯＳＦＥＴＰ１を、それぞれ挿入した点で従来の構成と異なる。
【００２８】
したがって、これらのスイッチ回路は、スイッチング電源のスタンバイ時や停止時において、過電圧検出回路やフィードバック電圧検出回路を補助電源端子ＶＤＤから切り離すことにより、コンデンサ以外への充電電流の分流、リーク電流をなくすことができる。そのため、定電流回路１０３からコンデンサＣ３への充電電流が小さくても、確実にスイッチング電源を起動できるという効果がある。
【００２９】
（第２の実施の形態）
この発明は、図１に示す制御回路１０の過電圧検出回路１１１に関わる回路部分だけにスイッチ回路を挿入した場合でも、所定の効果をもつ。
【００３０】
図２は、第２の実施の形態に係るスイッチング電源制御回路の要部構成を示す回路図である。ここでは、過電圧検出回路１１１の抵抗Ｒ１とＲ２との直列回路と大地（ＧＮＤ）との間にスイッチ回路として、ＮチャネルＭＯＳＦＥＴＮ１を挿入したものを示している。検出抵抗Ｒ１の一端は補助電源端子ＶＤＤに接続され、他端は過電圧検出回路１１１の＋入力端子（検出端子）と検出抵抗Ｒ２の一端とに接続される。検出抵抗Ｒ２の他端には、ＮチャネルＭＯＳＦＥＴＮ１のドレインが接続され、ＮチャネルＭＯＳＦＥＴＮ１のゲートはヒステリシスコンパレータ１０４により構成される低電圧誤動作防止回路（図１）から出力される誤動作防止信号ｕｖｌｏの反転信号ｕｖｌｏ＿ｂで制御され、ソースが接地されている。
【００３１】
したがって、補助電源端子ＶＤＤの電位が低いときには誤動作防止信号ｕｖｌｏの反転信号ｕｖｌｏ＿ｂがＬとなるから、ＮチャネルＭＯＳＦＥＴＮ１がオフして過電圧検出用の抵抗Ｒ１，Ｒ２には電流が流れないので、スイッチング電源のスタンバイ時や停止時などにおいて、スイッチング電源制御回路での消費電力を低減できる。
【００３２】
（第３の実施の形態）
図３は、第３の実施の形態に係るスイッチング電源制御回路の要部構成を示す回路図である。
【００３３】
ここでは、図１の制御回路１０のうち、ＰＷＭコンパレータ１０８に入力されるフィードバック電圧を検出するＶＤＤ−ＦＢ端子間の検出抵抗Ｒ３，Ｒ４にスイッチ回路として、ＰチャネルＭＯＳＦＥＴＰ１を挿入したものを示している。一端がＦＢ端子に接続された検出抵抗Ｒ４の他端には、図示しないＰＷＭコンパレータの−入力端子（ＰＷＭ制御端子）と検出抵抗Ｒ３の一端が接続され、検出抵抗Ｒ３の他端には、ソースがＶＤＤ端子に接続されたＰチャネルＭＯＳＦＥＴＰ１のドレインが接続される。このＰチャネルＭＯＳＦＥＴＰ１のゲートは、低電圧誤動作防止回路を構成するヒステリシスコンパレータ１０４（図１）から出力される誤動作防止信号ｕｖｌｏで制御されている。なお、ここでは、ＰチャネルＭＯＳＦＥＴＰ１のゲートには、そのゲート耐圧以上の電圧が印加されないものとしている。
【００３４】
したがって、補助電源端子ＶＤＤの電位が低いときには反転信号ｕｖｌｏがＨとなるから、ＰチャネルＭＯＳＦＥＴＰ１がオフして検出抵抗Ｒ３，Ｒ４には電流が流れないので、スイッチング電源のスタンバイ時や停止時などにおけるスイッチング電源制御回路の消費電力を低減できる。
【００３５】
（第４の実施の形態）
図４は、第４の実施の形態に係るスイッチング電源制御回路の要部構成を示す回路図である。
【００３６】
この実施の形態は、図２に示すものと同様に、過電圧検出回路１１１の過電圧検出用の抵抗Ｒ１，Ｒ２にスイッチ回路を挿入したものであるが、ここではＮチャネルＭＯＳＦＥＴＮ１の代わりに、ソースがＶＤＤ端子に、ドレインが検出抵抗Ｒ１に接続され、ゲートがヒステリシスコンパレータ１０４（図１）から出力される誤動作防止信号ｕｖｌｏで制御されるＰチャネルＭＯＳＦＥＴＰ２を、ＶＤＤ端子と抵抗Ｒ１の間に挿入している。
【００３７】
この場合も、補助電源端子ＶＤＤの電位が低いときには反転信号ｕｖｌｏがＨとなるから、ＰチャネルＭＯＳＦＥＴＰ２がオフして検出抵抗Ｒ１，Ｒ２には電流が流れないので、スイッチング電源のスタンバイ時や停止時などにおけるスイッチング電源制御回路の消費電力を低減できる。
【００３８】
（第５の実施の形態）
図５は、第５の実施の形態に係るスイッチング電源制御回路の要部構成を示す回路図である。
【００３９】
この実施の形態は、図３に示すものと同様に、ＰＷＭコンパレータ１０８に入力されるフィードバック電圧を検出するＶＤＤ−ＦＢ端子間の検出抵抗Ｒ３，Ｒ４と直列にスイッチ回路として、ＰチャネルＭＯＳＦＥＴＰ１を挿入しているが、このＰチャネルＭＯＳＦＥＴＰ１にゲート耐圧以上の電圧が印加されないように構成したものである。すなわち、ＰチャネルＭＯＳＦＥＴＰ１のゲートはツェナーダイオードＺＤ１を介して補助電源端子ＶＤＤに接続され、さらにゲートバイアス抵抗Ｒ５，Ｒ６を備えている。ここでは、直列接続されたゲートバイアス抵抗Ｒ５，Ｒ６の接続点がＰチャネルＭＯＳＦＥＴＰ１のゲートと接続され、ゲートバイアス抵抗Ｒ５の他端はＶＤＤ端子に接続され、ゲートバイアス抵抗Ｒ６の他端には、ソースが接地されたＮチャネルＭＯＳＦＥＴＮ２のドレインと接続される。そして、ＮチャネルＭＯＳＦＥＴＮ２のゲートがヒステリシスコンパレータ１０４（図１）から出力される誤動作防止信号の反転信号ｕｖｌｏ＿ｂで制御されている。
【００４０】
補助電源端子ＶＤＤの電位が低いとき、誤動作防止信号の反転信号ｕｖｌｏ＿ｂがＬとなるから、ＮチャネルＭＯＳＦＥＴＮ２はオフし、ＰチャネルＭＯＳＦＥＴＰ１のゲート電位がＨとなり、ＰチャネルＭＯＳＦＥＴＰ１がオフして、ダイオードＤ３、抵抗Ｒ４には電流が流れない。ここでＰチャネルＭＯＳＦＥＴＰ１の基板とゲート間の電圧は、ツェナーダイオードＺＤ１の降伏電圧以上にはならないため、ゲート耐圧以上の電圧が印加されることがない。
【００４１】
なお、図２、図４の実施の形態においても、補助電源端子ＶＤＤの電圧や低電圧誤動作防止回路の誤動作防止信号ｕｖｌｏ及び反転信号ｕｖｌｏ＿ｂの電圧によっては、スイッチ回路を構成するＮチャネル及びＰチャネルＭＯＳＦＥＴのゲート保護のために、この実施の形態５と同様にツェナーダイオードを用いることが好ましい。その場合、ＮチャネルＭＯＳＦＥＴＮ１（図２）では、ゲートと大地（ＧＮＤ）との間に、ツェナーダイオードのカソード側をゲートと接続するように設ける。また、ＰチャネルＭＯＳＦＥＴＰ２（図４）では、補助電源端子ＶＤＤとゲートとの間にツェナーダイオードのカソード側が補助電源端子ＶＤＤに接続されるように設けることができる。さらに、上述した第５の実施の形態においては、図５に示すＮチャネルＭＯＳＦＥＴＮ２に対してもツェナーダイオードを用いることが好ましい。その場合には、ＮチャネルＭＯＳＦＥＴＮ２のゲートと大地（ＧＮＤ）との間に、ツェナーダイオードのカソード側をゲートと接続するように設ける。
【００４２】
（第６の実施の形態）
図６は、第６の実施の形態に係るスイッチング電源制御回路の要部構成を示す回路図である。
【００４３】
この実施の形態では、補助電源端子ＶＤＤと、この補助電源電圧を電源とする回路ブロックの電源側との間に、スイッチ回路としてヒステリシスコンパレータ１０４により構成した低電圧誤動作防止回路の誤動作防止信号ｕｖｌｏ及び反転信号ｕｖｌｏ＿ｂで制御されるトランスファゲート１１２を挿入するようにしている。図６において、図１の実施の形態と対応する部分には同一の符号を付けて、その説明を省略する。
【００４４】
図７は、トランスファゲートの具体的な構成を示す図である。
トランスファゲート１１２は、ＮチャネルＭＯＳＦＥＴＮ４及びＰチャネルＭＯＳＦＥＴＰ４から構成され、ＰチャネルＭＯＳＦＥＴＰ４のゲートには誤動作防止信号ｕｖｌｏが、ＮチャネルＭＯＳＦＥＴＮ４のゲートにはインバータ１１０を介して誤動作防止信号ｕｖｌｏの反転信号ｕｖｌｏ＿ｂが供給されている。ここで、第２のバイアス回路１０６、発振回路１０７、ＰＷＭコンパレータ１０８、駆動回路１０９、過電圧検出回路１１１などのインピーダンス回路は、いずれもＮチャネルＭＯＳＦＥＴＮ４及びＰチャネルＭＯＳＦＥＴＰ４がオンしている間だけ補助電源端子ＶＤＤに接続されることになる。
【００４５】
したがって、補助電源端子ＶＤＤの電位が低いときには誤動作防止信号ｕｖｌｏがＨとなり、その反転信号ｕｖｌｏ＿ｂはＬとなるから、ＮチャネルＭＯＳＦＥＴＮ４及びＰチャネルＭＯＳＦＥＴＰ４が同時にオフして、上述した各インピーダンス回路に電流が流れないので、スイッチング電源のスタンバイ時や停止時などにおけるスイッチング電源制御回路の消費電力を低減できる。
【００４６】
【発明の効果】
以上に説明したように、この発明のスイッチング電源制御回路によれば、スイッチング電源のスタンバイ時や停止時においても電流を消費する回路や素子に対してスイッチ回路を設けて、このスイッチ回路を介して補助電源端子と接続するように構成したので、スタンバイ時あるいは停止時には補助電源端子から切り離しておくことができ、これにより制御回路内部で充電電流を消費する回路をなくすことができ、全体の消費電力を低減できる。また、充電電流の分流、リーク電流が無くなるため、小さな充電電流でもスイッチング電源が起動できるようになる。
【図面の簡単な説明】
【図１】この発明の実施の形態１であるスイッチング電源制御回路の構成を示す図である。
【図２】この発明の実施の形態２であるスイッチング電源制御回路から、この発明に関わる回路部分だけを抜き出して示す図である。
【図３】この発明の実施の形態３であるスイッチング電源制御回路から、この発明に関わる回路部分だけを抜き出して示す図である。
【図４】この発明の実施の形態４であるスイッチング電源制御回路から、この発明に関わる回路部分だけを抜き出して示す図である。
【図５】この発明の実施の形態５であるスイッチング電源制御回路から、この発明に関わる回路部分だけを抜き出して示す図である。
【図６】この発明の実施の形態６であるスイッチング電源制御回路の構成を示す図である。
【図７】トランスファゲートの具体的な構成を示す図である。
【図８】一般的なスイッチング電源の回路構成を示す図である。
【図９】図８のスイッチング電源回路の一次側に設けた従来のスイッチング電源制御回路の構成を示すブロック図である。
【図１０】低電圧誤動作防止回路の一例を示す回路ブロック図である。
【符号の説明】
１０ 制御回路
１０１ バイアス回路
１０２ 基準電圧回路
１０３ 定電流回路
１０４ ヒステリシスコンパレータ
１０５ ラッチ回路
１０６ 第２のバイアス回路
１０７ 発振回路
１０８ ＰＷＭコンパレータ
１０９ 駆動回路
１１０ インバータ
１１１ 過電圧検出回路
１１２ トランスファゲート
１２０ 起動素子
１３０ コンパレータ
１４０ インバータ
Ｔ トランス
Ｔ１ １次巻線
Ｔ２ ２次巻線
Ｔ３ ３次巻線
ＬＥＤ 発光ダイオード
ＰＴ フォトトランジスタ
Ｄ１ ダイオードブリッジ、
Ｄ２〜Ｄ４ ダイオード
Ｃ１〜Ｃ４ コンデンサ
Ｒ１〜Ｒ８ 抵抗
Ｎ１〜Ｎ４ ＮチャネルＭＯＳＦＥＴ
Ｐ１〜Ｐ４ ＰチャネルＭＯＳＦＥＴ
ＺＤ１，ＺＤ３，ＺＤ４ ツェナーダイオード
ＺＤ２ シャントレギュレータ
Ｅ１〜Ｅ３ 電源
ＶＣＣ 主電源端子
ＶＤＤ 補助電源端子
Claims (4)
- スイッチング素子のスイッチング動作に基づいてトランスの１次側巻線に流れる電流をスイッチング制御して、所定の電圧を出力するスイッチング電源制御回路において、
集積回路（ＩＣ）内部あるいは外部に設けた電流源と、
一端を接地電位とし、他端を前記電流源に接続することにより充電されるコンデンサと、
前記コンデンサの充電電位を検出して低電圧時の誤動作を防止する低電圧誤動作防止回路と、
前記電流源と前記コンデンサとの接続点に一端が接続され、前記低電圧誤動作防止回路の出力信号に応じてオンオフするスイッチ回路と、
前記スイッチ回路を介して前記コンデンサとの接続点に接続されるインピーダンス回路と、
を備えたことを特徴とするスイッチング電源制御回路。 - 前記スイッチング素子を制御するＰＷＭコンパレータを備え、前記ＰＷＭコンパレータにフィードバック電圧を入力する検出抵抗と、前記低電圧誤動作防止回路の出力信号に応じてオンオフするトランジスタスイッチとを直列接続したことを特徴とする請求項１記載のスイッチング電源制御回路。
- 前記電流源と前記コンデンサとの接続点の過電圧を検出する抵抗回路を備え、前記抵抗回路と、前記低電圧誤動作防止回路の出力信号に応じてオンオフするトランジスタスイッチとを直列接続したことを特徴とする請求項１記載のスイッチング電源制御回路。
- 前記インピーダンス回路は、前記ＩＣ内部に設けた複数の回路ブロックであって、それら回路ブロックの一端をそれぞれ前記電流源と前記コンデンサとの接続点に共通のスイッチ回路を介して接続するとともに、前記スイッチ回路を前記低電圧誤動作防止回路の出力信号に応じてオンオフすることを特徴とする請求項１記載のスイッチング電源制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003010005A JP2004222472A (ja) | 2003-01-17 | 2003-01-17 | スイッチング電源制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003010005A JP2004222472A (ja) | 2003-01-17 | 2003-01-17 | スイッチング電源制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004222472A true JP2004222472A (ja) | 2004-08-05 |
| JP2004222472A5 JP2004222472A5 (ja) | 2007-07-05 |
Family
ID=32899332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003010005A Pending JP2004222472A (ja) | 2003-01-17 | 2003-01-17 | スイッチング電源制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004222472A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007306648A (ja) * | 2006-05-09 | 2007-11-22 | Rohm Co Ltd | 低電圧誤動作防止回路、方法ならびにそれを利用した電源回路および電子機器 |
| JP2010142002A (ja) * | 2008-12-10 | 2010-06-24 | Digital Electronics Corp | 電源起動回路及びスイッチング電源装置 |
| WO2011065024A1 (ja) * | 2009-11-30 | 2011-06-03 | パナソニック株式会社 | 電源装置およびその制御方法 |
| JP2013021839A (ja) * | 2011-07-12 | 2013-01-31 | Toshiba Lighting & Technology Corp | 電源装置 |
-
2003
- 2003-01-17 JP JP2003010005A patent/JP2004222472A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007306648A (ja) * | 2006-05-09 | 2007-11-22 | Rohm Co Ltd | 低電圧誤動作防止回路、方法ならびにそれを利用した電源回路および電子機器 |
| JP2010142002A (ja) * | 2008-12-10 | 2010-06-24 | Digital Electronics Corp | 電源起動回路及びスイッチング電源装置 |
| WO2011065024A1 (ja) * | 2009-11-30 | 2011-06-03 | パナソニック株式会社 | 電源装置およびその制御方法 |
| JP2013021839A (ja) * | 2011-07-12 | 2013-01-31 | Toshiba Lighting & Technology Corp | 電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109088544B (zh) | 开关电源装置 | |
| US7339359B2 (en) | Terminal for multiple functions in a power supply | |
| JP3495012B2 (ja) | スイッチング電源装置 | |
| JP3450929B2 (ja) | スイッチング電源装置 | |
| KR100692557B1 (ko) | 에너지 절감형 스위칭 전원장치 및 그의 에너지 절감방법 | |
| US7136292B1 (en) | Power supply and method for regulating supply voltage | |
| KR101463003B1 (ko) | 스위칭 전원장치 | |
| KR100296635B1 (ko) | 저전압보호회로를갖는스위칭모드전원공급장치 | |
| JP5910395B2 (ja) | ドライブ回路 | |
| JP2011036124A (ja) | パワーコンバータの入力端子電圧放電回路を実現する方法および装置 | |
| JP2015019534A (ja) | 電源装置及び画像形成装置 | |
| JP2008048515A (ja) | スイッチング電源装置 | |
| TWI439035B (zh) | 電源裝置及成像設備 | |
| KR101084411B1 (ko) | 용량적으로 결합된 전력 공급기 | |
| CN212486401U (zh) | 电源和用于电源的外围电路 | |
| EP1819032A1 (en) | Switched mode power supply comprising a discharging circuit | |
| US9484801B2 (en) | Start-up regulator for high-input-voltage power converters | |
| JPH11168883A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP4993510B2 (ja) | 省電力電源装置 | |
| US20230143191A1 (en) | Integrated circuit and power supply circuit | |
| JP2004222472A (ja) | スイッチング電源制御回路 | |
| JP2004166440A (ja) | スイッチング電源装置 | |
| KR101011083B1 (ko) | 초기 바이어스 전원 공급부를 갖는 스위칭 모드 파워 서플라이 | |
| JP2007329996A (ja) | スイッチング電源装置 | |
| JP2003333841A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080916 |