JPH01266795A - 多層プリント基板設計システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層プリント基板設計システムに関し、特に
、表面実装型部品を搭載し，また、スモールビアホール
（ｓｎ＋ａｌｌ　ｖｉａ　ｈｏｌｅ）を用いて高密度実
装を行う場合の多層プリント基板の設計に好適な多層プ
リント基板設計システムに関するものである。

〔従来の技術〕

従来、多層プリント基板の設計においては、プリント基
板に搭載する部品の配設位置が決められると、部品の配
設位置および部品ピン仕様（電源ピン，グランドピン，
論理信号ピン等の位置）に対応して，電源供給の経路を
定める電源層の設計。

部品のグランド接地の経路を定めるグランド層の設計．
および部品間の信号伝送線路の配線パターンを定める各
々の論理配線層の設計が行なわれる。

このような多層プリント基板では、プリント基板の面を
マトリックス化した基本格子で区切り、この基本格子の
位置にスルーホール、部品ピンを設ける構造となってい
る。このため、多層プリント基板の内側の層に設けられ
る電ｒＡ層およびグランド層の接続パッドおよびクリア
ランスの位置は、基本格子上の特定位置に限定される。

したがって、多層プリント基板の電源層およびグランド
層の設計は、基本格子上の限定された特定位置において
、電源層およびグランド層に対して、接続パッドまたは
クリアランスを作成する処理を行うことで設計作業がな
される。このため、多層プリント基板の電源層およびグ
ランド層の設計は、論理配線層の配線パターン設計とは
独立して行うことができ、論理配線層の配線パターン設
計と同時進行により、多層プリント基板の設計における
全体の工程の作業期間を短縮するようにしている。

なお、この種の多層プリント基板に関係する公知文献と
して、特開昭６１−２２０３９８号公報が挙げられる。

〔発明が解決しようとする課題〕 しかしながら、このような多層プリント基板の設計にお
いては、接続パッドおよびクリアランスを設ける位置が
基本格子上の特定位置に限定されて設計されるため、表
面実装型部品（フラットパッケージ部品、チップキャリ
ア部品等）を搭載し。

また、任意位置に設ける各層間接続のためのスモールピ
アホールに対して、接続パッドおよびクリアランスを作
成して高密度実装する多層プリント基板を設計する場合
に対応できないという問題点があった。

また、上述のように、多層プリント基板の設計において
は、設計の全体の工程の作業期間を短縮するため、ｉｔ
電源層よびグランド層に対して設ける接続パッドおよび
クリアランスの作成の設計を論理配線層の配線パターン
設計の完了前に設計する工程となっているため、論理回
路の設計においで、論理設計者の意図により部品の論理
信号ピンを電源層またはグランド層に直接接続して、論
理回路の論理信号をハイレベル固定またはローレベル固
定する場合、論理回路に対するプリント基板上の構成と
して、該当する論理信号ピンと最寄りの電源ピンまたは
グランドピンを論理配線層における配線パターンで接続
する必要がある。このような配線パターンは、論理配線
層において、他の配線パターンを作成する上での妨げと
なり、高密度実装するための多層プリント基板を設計す
る上で阻害要因となっているという問題点があった。

本発明は、上記問題点を解決するためになされたもので
ある。

本発明の目的は、高密度実装化を妨げることなく、多層
プリント基板の電源層またはグランド層の設計を可能に
した多層プリント基板設計システムを提供することにあ
る。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

上記目的を達成するため、本発明においては、多層プリ
ント基板の論理配線層、電源層およびグランド層の設計
を行う多層プリント基板設計シスデムにおいて、論理配
線層の配線パターン設計を行った結果の設計情報および
搭載する部品ピン仕様の情報により、接続パッドおよび
クリアランスを電源層およびグランド層に対して作成す
る処理手段を有することを特徴とする。

〔作用〕

前記手段によれば、多層プリント基板設計システムにお
いて、論理配線層の配線パターン設計を行った結果の設
計情報および搭載する部品ピン仕様の情報により、接続
パッドおよびクリアランスを電源層およびグランド層に
対して作成する処理手段が備えられる。この処理手段に
より、電源層およびグランド層の設計は、論理配線層の
配線パターン設計が完了した後に行われ、多層プリント
基板に搭載する部品ピン仕様情報および論理配線層の配
線パターン設計結果の設計情報に対応して、最小限の接
続パッドおよびクリアランスを電源層およびグランド層
に対して作成する処理が行われる。すなわち、処理手段
は、設計情報の論理配線層の穴情報に対して、接続先の
電源層またはグランド層とその電圧値を指定し、指定し
た電圧値の電源値を持つ電源層またはグランド層を選択
し。

選択した電源層またはグランド層には接続パッドを作成
し、選択されなかった電源層またはグランド層にはクリ
アランスを作成する処理を行う。

これにより、論理設計者の意図によって設計された論理
配線層の配線パターン設計情報が、電源層およびグラン
ド層の設計時に考慮されて、論理設計者の意図通りに電
源層およびグランド層の設計が可能となる。また、高密
度実装を行う多層プリント基板の設計に対応して、高密
度化したプリント基板の配線パターンに対応した設計と
することができる。電源層およびグランド層の設計は、
処理手段により自動設計されるので、作業工程の期間を
短縮することができる。

〔実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明す
る。

第１図は、本発明の一実施例にかかる多層プリント基板
設計システムの全体の処理の流れを示すブロック図であ
る。第１図において、１０は論理配線層配線パターン設
計処理システム、１１は入力設計ファイル、１２は電源
／グランド層設計処理システム、１３は出力設計ファイ
ル、１４は出力された電源／グランド層設計図面である
。

論理配線層配線パターン設計処理システム１０は。

論理配線層の配線パターン設計を行い、その設計結果の
設計情報を、入力設計ファイル１１に出力する。これに
より、入力設計ファイル１１には、論理配線層の配線パ
ターン設計結果が格納される。

電源／グランド層設計処理システム１２は、電源層およ
びグランド層の層配線自動生成サブシステム１５２層配
線修正処理サブシステム１６２層配線チエツク処理サブ
システム１７．および層配線図面出力サブシステム１８
の各サブシステムから構成されている。電源／グランド
層設計処理システム１２は、入力設計ファイル１１に格
納されている論理配線層の配線パターン設計結果の情報
を入力し、電源／グランド層の設計処理を行い、電源／
グランド層の設計結果を出力設計ファイル１３に格納す
る処理を行う。また、設計した電源／グランド層の設計
図面１４を出力する処理を行う。

第２図は、回路部品が高密度実装された多層プリント基
板の例を説明するための要部の断面斜視図である。第２
図において、１はピン挿入形部量、２は表面実装型部品
、３はチャネル混在配線部、４はスモールピアホール、
５は大径パッド、６は論理配線層、７ａは電源層、７ｂ
はグランド層、８は接続パッド、９はクリアランスであ
る。

多層プリント基板は、各部品間の信号伝送線路を形成し
た複数枚の論理配線層６．各部品に対する電源供給を行
う線路を形成した電源層７ａおよびグランド層７ｂから
なる各配線層を多層に重ねて構成されている。このよう
な多層プリント基板に実装される回路部品としては、Ｄ
　Ｉ　Ｐ　（ＤｕａｌＩ　ｎ１ｉｎｅ　Ｐ　ａｃｋａｌ
＜ｅ）等のピン挿入形部量１の他に、部品の実装密度を
上げるためＳ　ＯＰ　（Ｓｍａｌｌ　０ｕｔｌｉｎｅ　
Ｐ　ａｃｋａｇｅ）等の表面実装型部品２があり、これ
らの回路部品が混在して実装される。高密度に実装され
た各部品間を配線するための配線パターンは、チャネル
混在配線部３．スモールピアホール４等による高密度化
した配線パターンを用いて、高密度化したものとなって
いる。チャネル混在配線部３は、ピン挿入形部量１のピ
ン間隔で設けた大径パッド５の間に配線パターンを２本
設けた高密度（２本／基本格子）の配線部であり、また
、大径パッド５がない所では、−単位の配線チャネル幅
に配線パターンを４本設けて高密度（４本／基本格子）
化した配線部である。このように、一部の配線チャネル
では、４本／基本格子の配線パターンとし、２／４本チ
ャネル混在の配線パターンを用いることで、配線パター
ンは高密度化される。スモールピアホール４は、基本格
子上の他に配線チャネル交点上の任意位置に設けられる
各配線層間を配線接続する小径の穴配線（ピアホール：
ｖｉａ　ｈｏｌｅ）である。多層プリント基板における
配線層の層構成は、通常、各部品間の信号配線のような
一般の配線パターンが走行する論理配線層６と、各部品
間の電源供給線路となる電源Ｍ！Ｊ７　ａおよびグラン
ド層７ｂの電源専用層から構成されている。論理配線層
６における配線パターンの設計は、論理配線層配線パタ
ーン設計処理システム１０（第１図）において行われる
。電源層７ａおよびグランド層７ｂの電源専用配線パタ
ーンの設計は、電源／グランド磨設計処理システム１２
（第１図）により行われ、電源層７ａおよびグランド層
７ｂにおいて、スルーホールが設けられた位置に接続パ
ッド８やクリアランス９を作成する設計処理が行われる
。

第３図は、電源／グランド層設計処理システムの要部の
処理の流れを示すブロック図である。第３図において、
１０は論理配線層配線パターン設計処理システム、１１
は入力設計ファイル、１２は電源／グランド層設計処理
システム、１３は出力設計ファイルである。これらは、
第１図で説明したものと同じものである。３０はクリア
ランス仕様および接続パッド仕様の形状および寸法のデ
ータが格納されている設計仕様ライブラリーファイルで
ある。

電源／グランド層設計処理システム１２においては。

図示するようなステップ３１〜ステツプ３７の概略の処
理により、論理配線層の配線パターン設計結果の情報（
配線パターン、ピン、ピアホール。

ハイ固定指示／ロー固定指示等の情報）を入力し。

電源／グランド層の配線パターンの設計処理を行い、電
源／グランド層の設計結果（接続パッド。

クリアランスの作成位置の情報）を出力設計ファイル１
３に格納する処理を行う。

すなわち、論理配線層の配線パターン設計処理システム
１０で作成され、予め入力設計ファイル１１の中に格納
された配線パターン情報、ピン（ｆｌｉ源ビン、グラン
ドピン、論理信号ピン）およびピアホールの位置情報と
、論理設計者が指示したハイ固定指示／ロー固定指示情
報等と、設計仕様ライブラリーファイル３０に格納され
たクリアランスと接続パッドの形状２寸法等の仕様とが
、電源／グランド層設計処理システム１２に取込まれ、
届配腺自動生成サブシステム１５がこれらの情報を用い
て。

電源／グランド層におけるクリアランス、接続パッドを
自動生成する処理を行う。

第３図を参照して概略を説明すると、ステップ３１にお
いてピンおよびピアホール情報を取込む。

次にステップ３２で設計仕様ライブラリーファイル３０
からクリアランス、接続パッド仕様（形状。

寸法）を取込む０次にステップ３３において、処理対象
のピン情報またはピアホール情報にハイ／ロー固定指示
が有るか否かを判定し、ハイ／ロー固定指示が有る場合
には、ステップ３４において、ハイ／ロー固定指示に対
応して、電源／グランド層に対してクリアランスおよび
接続パッドの仕様決定の処理を行う。また、ハイ／ロー
固定指示が無い場合、ステップ３５に進み、ステップ３
５においてピン情報またはピアホール情報に従い、電源
／グランド層にクリアランス仕様決定の処理を行う。次
にステップ３６に進み、全てのピンまたはピアホールの
処理が終了したか否かを判定し、処理が終了していなけ
れば、ステップ３３に戻り、ステップ３３〜ステツプ３
６の処理を繰返し行う。

また、全てのピンまたはピアホールの処理が終了すれば
、ステップ３７において、作成したクリアランス、接続
パッド情報を出力設計ファイルに出力する。ここで作成
されたクリアランス、接続パッドの情報は、入力設計フ
ァイルに格納されていたピン・ピアホール等の情報に加
えられ、電源／グランド層設計処理システム１２から出
力設計のファイル１３に出力される。

第４図は、このような処理により、作成された出力設計
ファイルの設計情報のテーブルの一例を示す図である。

このテーブルは、入力設計ファイルで与えられた論理配
線層の設計情報に対応して作成された電源／グランド層
設計情報を示しており、電源層およびグランド層それぞ
れにどのように接続パッドまたはクリアランスを作成す
るかの条件情報を示している。第４図に示すようなテー
ブルが生成された場合、この条件情報をもとにして作成
された電源層およびグランド層の配線パターンの一例を
、第５図により説明する。

第５図は、電源／グランドＮ！Ｉ設計情報による電源層
およびグランド層の配線パターンの作成処理を説明する
図である。

論理配線層設計情報（入力設計ファイル）において、論
理配線層６に設ける電源ピン５１．グランドピン５２．
論理ピン５３．及びピアホール５４の情報が設定されて
おり、この情報に対して電源／グランド層設計情報が、
第４図に示すように設定されると、作成される電源層お
よびグランド層の配線パターンは第５図に示すようにな
る。すなわち。

電源ピン５１については、電源層７ａに接続パッド８を
、グランド層７ｂにはクリアランス９を設ける。グラン
ドピン５２についてはグランド層７ｂに接続パッド８を
、電源層７ａにはクリアランス９を設ける。また、論理
ピン５３およびピアホール５４については、電源層２２
．グランド層２３にそれぞれクリアランス９を設ける。

ところで、同じ電源層７ａにおいて、他の電源ピンとは
異なった電圧値を持つ電源を電源ピン５１に供給したい
時は、層配線修正処理サブシステム１６を起動して、カ
ットライン５５を入力して、配線パターンを修正し、電
源層領域を分離してぞれぞれに異なった電圧値を供給す
るような配線パターンの電源層とする。

次に、設計者の指示によって、論理ピンに対してハイレ
ベル固定指示またはローレベル固定指示が与えられてい
る場合の電源層およびグランド層の接続方法について説
明する。ここでは、論理ピンをローレベル固定（グラン
ド層接続）する場合について５第６図および第７図を参
照して説明する。この論理ピンのグランド層接続方法は
、論理配線層上の配線パターンを用いて論理ピンをロー
レベル固定する方法と、ピアホールを用いて論理ピンを
ローレベル固定する方法との２つの接続方法がある。

第６図は、論理配線層上の配線パターンを用いて論理ピ
ンをローレベル固定する第１接続方法による接続処理を
説明する図である。この方法では。

入力設計ファイルの設計情報６０におけるローレベル固
定する論理ピン６５．グランドピン６６に対して。

ローレベル固定の配線パターン設計処理６１を行うと、
論理ピン６５とグランドピン６６とが論理配線層６上の
配線パターン６７により接続される。グランド層７ｂの
配線パターンの設計処理は、通常の処理と同じでグラン
ドピン６６に接続パッド８が、論理ピン６５にクリアラ
ンス９が設けられる。これにより、ローレベル固定する
論理ピン６５とグランド層７ｂが接続されて、出力設計
ファイルの設計情報６２には、論理ピンをローレベル固
定する接続処理が行われた設計情報が得られる。

第７図は、ピアホールを用いて論理ピンをローレベル固
定する第２接続方法による接続処理を説明する図である
。この方法では、入力設計ファイルの設計情報７０にお
けるローレベル固定する論理ピンに接続されたピアホー
ル７５に対して、グランド！！Ｊ７ｂの接続処理を行う
。ローレベル固定の配線パターン設計処理７１を行うと
、ピアホール７５に対してグランド層７ｂにおいて接続
パッド８が形成されることにより、論理ピンをローレベ
ル固定する接続処理が行われる。グランド層７ｂの他の
配線パターンの設計処理は、通常の処理と同じでグラン
ドピン６６に接続パッド８が設けられる。他の論理ピン
、ピアホールに対してはクリアランス９が設けられる。

これにより、ローレベル固定する論理ピン６５とグラン
ド層７ｂが接続されて、出力設計ファイルの設計情報６
２には、論理ピンをローレベル固定する接続処理が行わ
れた設計情報が得られる。

このように設計された電源／グランド層の情報は、最終
的に誤りをチエツクする層配線チエツク処理サブシステ
ム１７（第１図）により確認され、潜記線図面出力サブ
システム１８により電源／グランド層設計図面１４とし
て図面出力される。また、最終的な多層プリント基板の
設計情報の設計結果は、出力設計ファイル１３に出力さ
れ、製造・検査工程に送られる。

この電源／グランド層設計処理システム１２の処理にお
いて、設計者が意図した設計した論理配線層上テ ン、グランドピン、ピアホール、スルーホール等を介し
て行われるが、各ビンおよびピアホールに対して、ｉ１
！源層とグランド層のどちらに接続するかは、接続先の
電圧値により指示する。電源／グランド層設計処理シス
テム１２では、この情報をもとにして、接続パッドまた
はクリアランスを電源層またはグランド層において必要
な位置に作成し、設計ファイルに格納する。このように
、電源／グランド層設計処理システム１２では、搭載部
品ピン仕様（論理ピン、電源ピン、グランドピン）およ
び論理層配線パターンのピアホールに対応し必要位置に
接続パッドまたはクリアランスを作成する。

したがって、論理設計者の意図した情報と搭載部品ピン
仕様の固有情報の両方を考慮した電源／グランド層設計
が可能となる。

以上、説明した本実施例の多層プリント基板設計システ
ムにより、多層プリント基板の設計する場合、実装密度
向上による装置の小型化に関しては、実装密度比（単位
面積当りに実装可能な部品ピン）は、従来比１．６程度
とすることができ、装置容積比は、従来比０．４程度と
することができる。

また、多層プリント基板設計システムにおいては、電源
／グランド層設計自動化により実装設計工数を、従来の
人手による設計工数に比べて、電源／グランド層設計工
数を３割程度に低減することができる。

以上、本発明を実施例にもとづき具体的に説明したが１
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕

以上、説明したように、本発明によれば、論理設計者の
意図によって設計された論理配線層の配線パターン設計
情報が、電源層およびグランド層の設計時に考慮されて
、論理設計者の意図通りに電源層およびグランド層の設
計が可能となる。また、高密度実装を行う多層プリント
基板の設計に対応して、高密度化したプリント基板の配
線パターンに対応した設計とすることができる。電源層
およびグランド層の設計は、処理手段により自動設計さ
れるので、作業工程の期間を短縮することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例にかかる多層プリント基板
設計システムの全体の処理の流れを示すブロック図、 第２図は、回路部品が高密度実装された多層プリント基
板の例を説明する要部の断面斜視図、第３図は、電源／
グランド層設計処理システムの要部の処理の流れを示す
ブロック図。 第４図は、出力設計ファイルの設計情報のテーブルの一
例を示す図、 第５図は、電源／グランド層設計情報による電ＦＡ層お
よびグランド層の配線パターンの作成処理を説明する図
、 第６図は、論理配線層上の配線パターンを用いて論理ピ
ンをローレベル固定する接続処理を説明する図、 第７図は、ピアホールを用いて論理ピンをローレベル固
定する接続処理を説明する図である。 図中、１・・・ピン挿入形部品、２・・・表面実装部品
、３・・・チャネル混在配線部、４・・・スモールピア
ホール、５・・・大径パッド、６・・・論理配線層、７
ａ・・・電源層、フｂ・・・グランド層、８・・・接続
パッド、９・・・クリアランス、１０・・・論理配線層
配線パターン設計処理システム、１１・・・入力設計フ
ァイル、１２・・・電源／グランド層設計処理システム
、１３・・・出力設計ファイル、１４・・・電源／グラ
ンド層設計図面、１５・・・層配線自動生成サブシステ
ム、１６・・・層配線修正処理サブシステム、１７・・
・層配線チエツク処理サブシステム、１８・・・層配線
図面出力サブシステム、３０・・・設計仕様ライブラリ
ーファイル、５１・・・電源ピン、５２・・・グランド
ピン、５３・・・論理ピン、５４・・・ピアホール、５
５・・・カットライン、６５・・・ローレベル固定の論
理ピン、６６・・・グランドピン、６７・・・配線パタ
ーン、７５・・・ピアホールである。

Claims (2)

【特許請求の範囲】
1. １．多層プリント基板の論理配線層、電源層およびグラ
   ンド層の設計を行う多層プリント基板設計システムにお
   いて、論理配線層の配線パターン設計を行った結果の設
   計情報および搭載する部品ピン仕様の情報により、接続
   パッドおよびクリアランスを電源層およびグランド層に
   対して作成する処理手段を有することを特徴とする多層
   プリント基板設計システム。
2. ２．前記処理手段は、設計情報の論理配線層の穴情報に
   対して、接続先の電源層またはグランド層とその電圧値
   を指定し、指定した電圧値の電源値を持つ電源層または
   グランド層を選択し、選択した電源層またはグランド層
   には接続パッドを作成し、選択されなかった電源層また
   はグランド層にはクリアランスを作成する処理を行うこ
   とを特徴とする前記特許請求の範囲第１項に記載の多層
   プリント基板設計システム。