JPH01261886A - 厚膜描画方法 - Google Patents

厚膜描画方法

Info

Publication number
JPH01261886A
JPH01261886A JP8984988A JP8984988A JPH01261886A JP H01261886 A JPH01261886 A JP H01261886A JP 8984988 A JP8984988 A JP 8984988A JP 8984988 A JP8984988 A JP 8984988A JP H01261886 A JPH01261886 A JP H01261886A
Authority
JP
Japan
Prior art keywords
pattern
program
circuit board
thick film
test pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8984988A
Other languages
English (en)
Inventor
Masahide Nishimura
西村 正英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8984988A priority Critical patent/JPH01261886A/ja
Publication of JPH01261886A publication Critical patent/JPH01261886A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Screen Printers (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、厚膜■C等を形成する際に利用でさる厚膜描
画方法に関する。
従来の技術 従来、厚膜ICを形成する際には、回路基板にスクリー
ン印刷等によって導体パターンを形成し、この回路基板
を厚膜描画装置に送り込んで厚膜抵抗等を形成している
。この厚膜描画装置では、回路基板上の導体パターンを
直接検出することなく、入力されたNCプログラムに基
づいて描画するように構成されている。そのため、連続
生産に入る前に、第5図に示すように、予め作成したN
Cプログラムを厚膜描画装置に入力し、この入力された
プログラムに基づいて回路基板に厚膜回路を描画形成し
、形成された厚膜回路と導体パターンとの位置ずれを顕
微tft等で目視によって確認し、位置ずれがあった場
合には上記プログラムをマニュアルで補正する0次いで
、補正したプログラムに基づいて回路基板に厚膜回路を
描画形成し、再度位置ずれを確認するという動作を位置
ずれが無くなるまで繰り返し、位置ずれが無くなると、
連続生産に入っている。
発明が解決しようとする課題 ところが、上記方法では品種切替の度に、描画、確認、
補正を何度か人手で行う必要があり、連続生産に入るま
でに時間と手間を要するとともに描画した回路基板を無
駄にしなければならないという問題があった。
本発明は上記従来の問題点に鑑み、導体パターンと77
g回路の位置ずれを検出して描画プログラムを補正し、
直ちに連続生産に移打できる厚膜描画方法を提供するこ
とを目的とする。
課題を解決するための手段 本発明は、上記目的を達成するため、回路基板に所定の
導体パターンを形成する際に回路非形成部位に基準パタ
ーンを形成した回路基板を用い、厚膜描画を行うのに先
立って前記基準パターンに対して所定の位置関係を持つ
テストパターンを描画し、これら基準パターンとテスト
パターンを認識してテストパターンの位置ずれを検出し
、検出結果に基づいて描画プログラムを補正して描画す
ることを特徴とする。
作用 本発明によれば、回路基板の回路非形成部位にテストパ
ターンを描画し、基準パターンとの位置ずれを検出して
描画プログラムを補正するので、人手による目視確認及
びプログラム補正作業が不要となるとともに不良回路基
板も発生せず、プログラムを自動補正することによって
自動品種切替が可能となる。
実施例 以下、本発明の一実施例を第1図〜第4図を参照しなが
ら説明する。
第2図において、1は回路基板で、その対角線上の2つ
の角部が、二点a線で示す回路形成領域2から外されて
、回路非形成部位3a、3bに設定されている。
この回路基板1は、第4図に示すような、厚膜IC形成
装置に送り込まれる0回路基板1は、まず移送手段11
にて導体パターン形成装置12に送り込まれ、スクリー
ン印刷法等によって所定の導体パターンが印刷形成され
る。このとき、回路形成領域2には品種に対応する所定
の導体パターンが形成されるとともに、前記回路非形成
部位3a、3bに導体パターンと一定の位rlIri係
に規定された基準パターン4が形成される。この基準パ
ターン4は、第2図に示した例では正方形の各角部に位
置する4つの正方形のパターンにて構成されている。
導体パターンを印刷形成された回路基板1は乾燥焼成装
置13に送られ、導体パターンが焼成される。
乾燥焼成装置13から出た回路基板1は、次に移送手段
14にて厚膜描画法よる抵抗描画装置15に送り込まれ
、前記導体パターン上に抵抗体が描画形成される。
抵抗描画j12ft!15は、第3図に示すように、ペ
ース1G上に、X袖モータ17にてX方向に移動可能な
移動テーブル18が設けられるとともに、この移動テー
ブル18をY紬モータ19にてY方向に移動可能に構成
され、この移動テーブル18の一端に装着された描画へ
ラド20が水平方向の任意の位置に移動し得るように構
成され、さらにZ紬モータ21にで高さ位置を任意に調
整可能にvI成されている。前記描画ヘッド20には、
一対のノズル22が設けられ、さらにその側部に認識カ
メ?23が取付けられている。又、図示しない制御1部
に品種に応じて入力されたNCプログラムによって、描
画ヘッド20が自動的に移動するとともにノズル22か
ら抵抗ペーストが吐出され、所定のパターンの抵抗体が
描画形成されるように構成されでいる。
この抵抗描S装置115において、品種切替により最初
に回路基板1に抵抗描画を行う場合には、第1図に示す
ように、品種に応じたNCプログラムを作成し、このプ
ログラムを制御部に入力する。
次に、回路基[1が送り込まれて所定位置に位置決めさ
れた後、プログラムに沿って描画ヘッド20が動作を開
始する。まず、曲記基準パターン4に対応してテストパ
ターン5が描画される。このテストパターン5は、図示
例では前記基準パターン4の間の十字状の空間に基準パ
ターン4に対して適当な間隙をあけて位置する十字形状
に形成され、基準パターンとの相対的な位置ずれを検出
し易いように成されている。
次に、認識カメラ23にて基準パターン4及びテストパ
ターン5を認識して認識した画像データを処理し、導体
パターン形成装置12において形成された導体パターン
に対して、抵抗描画装置15で上記入力されたプログラ
ムに基づいて描かれる描画パターンの位置ずれを検出す
る。そして、検出した位置ずれ(位置ずれ方向と位置ず
れ量)に応じて制御部に入力されているプログラムが自
動的に補正される。
そして、この補正されたプログラムに基づいて、回路基
板1上に形成された導体パターンに対して位置ずれを生
ずることなく、適正な描画パターンで抵抗描画が行なわ
れ、抵抗体が形成される。
この抵抗描画装置15にて抵抗体を形成された回路基板
1は移送手段16にて図示しない次工程の処理装置に送
り込まれ、順次所定の処理が行なわれて厚1IIcが完
成する。
一方、前記抵抗描画装r1115には、導体パターン形
成装r1112にて導体パターンを形成された回路基板
1が順次送り込まれる。この回路基板1に対してはテス
トパターンを形成することなく、上記補正されたプログ
ラムに基づいて導体パターンと位置ずれのない適正な描
画パターンで抵抗描画が行なわれ、抵抗体が連続的に形
成される。
なお、上記実施例では品種切替して最初の描画時だけテ
ストパターンを形成して位置ずれを検出するようにした
が、位置ずれの検出を適当な時間間隔で行うようにして
もよい。
また、上記実施例では導体パターンを印刷形成する例を
示したが、導体パターンの形成手段は任意の手段を用い
ることができる。要するに、本発明は描画y&置とは別
の独立した工程で導体パターンが形成される場合に、描
画vcraにより形成される錨両パターンを自動的に位
置合わせするものである。
さらに、上記実施例では厚膜抵抗を描画形成する例だけ
を示したが、その他の厚膜体を描画形成する場合にも適
用できることは言うまでもない。
又、基準パターン4及びテストパターンの形状や配置位
置も、描画形成すべきパターンや位置ずれ検出方法に応
じて都合の良いように任意に設定すればよい。
発明の効果 本発明の厚膜描画方法によれば、以上のように回路基板
の回路非形成部位にテストパターンを描画し、基準パタ
ーンとの位置ずれを検出してプログラムを補正するので
、手間を要せずにかつ不良回路基板を発生せずに適正な
描画が可能であり、プログラムの自動補正によって自動
品種切替が可能となる等、大なる効果を発揮する。
【図面の簡単な説明】
第1図〜第4図は本発明方法の一実施例を示し、第1図
は厚膜描画開始工程の70−チャート、第2図は基準パ
ターン及びテストパターンを示す回路基板の平面図、第
3図は描画装置の概略構成を示す斜視図、第4図は厚膜
IC形成装置の一部の斜視図、第5図は従来の厚膜描m
rrpr始工程の70−チャートである。 1・・・・・・・・・・・・・・・・・・回路基板3a
、3b・・・・・・回路非形成部位4・・・・・・・・
・・・・・・・・・・基準パターン5・・・・・・・・
・・・・・・・・・・テストパターン。 代Jl/4弁理士 中尾敏男 はか1名第1図 第5図

Claims (1)

    【特許請求の範囲】
  1. 回路基板に所定の導体パターンを形成する際に回路非形
    成部位に基準パターンを形成した回路基板を用い、厚膜
    描画を行うのに先立っで前記基準パターンに対して所定
    の位置関係を持つテストパターンを描画し、これら基準
    パターンとテストパターンを認識してテストパターンの
    位置ずれを検出し、検出結果に基づいて描画プログラム
    を補正して描画することを特徴とする厚膜描画方法。
JP8984988A 1988-04-12 1988-04-12 厚膜描画方法 Pending JPH01261886A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8984988A JPH01261886A (ja) 1988-04-12 1988-04-12 厚膜描画方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8984988A JPH01261886A (ja) 1988-04-12 1988-04-12 厚膜描画方法

Publications (1)

Publication Number Publication Date
JPH01261886A true JPH01261886A (ja) 1989-10-18

Family

ID=13982224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8984988A Pending JPH01261886A (ja) 1988-04-12 1988-04-12 厚膜描画方法

Country Status (1)

Country Link
JP (1) JPH01261886A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005270800A (ja) * 2004-03-24 2005-10-06 Seiko Epson Corp 座標精度確認装置を有する液滴吐出装置、座標精度確認方法、電気光学装置の製造方法、電気光学装置および電子機器
EP1937045A1 (en) * 2006-12-20 2008-06-25 Palo Alto Research Center Incorporated Method of printing smooth micro-scale features

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005270800A (ja) * 2004-03-24 2005-10-06 Seiko Epson Corp 座標精度確認装置を有する液滴吐出装置、座標精度確認方法、電気光学装置の製造方法、電気光学装置および電子機器
JP4604533B2 (ja) * 2004-03-24 2011-01-05 セイコーエプソン株式会社 座標精度確認方法、および電気光学装置の製造方法
EP1937045A1 (en) * 2006-12-20 2008-06-25 Palo Alto Research Center Incorporated Method of printing smooth micro-scale features
US7524015B2 (en) 2006-12-20 2009-04-28 Palo Alto Research Center Incorporated Method of printing smooth micro-scale features

Similar Documents

Publication Publication Date Title
US6131511A (en) Screen printing method and screen printing apparatus
WO1997044192A1 (fr) Procede et appareil de serigraphie
US6011629A (en) Method of positional alignment of substrate and screen mask in electrical paste screen printing
JPS63191041A (ja) 濃度測定位置合わせ方法
JPH01261886A (ja) 厚膜描画方法
JP3091424B2 (ja) 穿孔装置
EP1433607A1 (en) Automatic printer and pattern connecting position correcting printing method in printing pattern on printing object medium
JPH0210884A (ja) 厚膜描画方法
JP4515042B2 (ja) スクリーン印刷装置のマスク重装方法およびスクリーン印刷装置
JPH05229097A (ja) スクリーン印刷法
JPH0458197B2 (ja)
JPH05318711A (ja) スクリーン印刷機
JPH05210712A (ja) 実装データ修正方法
JPH0581080B2 (ja)
JPH05208485A (ja) スクリーン印刷方法
JPH09216336A (ja) クリームはんだ印刷方法及びその装置
JP2615482B2 (ja) 電子部品実装方法
JPH0727181U (ja) プリント板外観検査装置
JPH10146953A (ja) クリーム半田のスクリーン印刷方法
JP2647215B2 (ja) 電子部品装着装置の部品装着方法
JP2979612B2 (ja) 電子部品実装機
JP4017224B2 (ja) クリーム半田印刷機のクリーニングまたは/および半田供給の範囲設定方法とクリーム半田印刷機
JPH06448A (ja) 接着剤塗布方法
JPH07132584A (ja) スクリーン捺染法
JPH0464291A (ja) 電子部品実装方法