JPH01252046A - リンクレイヤ制御方式 - Google Patents
リンクレイヤ制御方式Info
- Publication number
- JPH01252046A JPH01252046A JP63079996A JP7999688A JPH01252046A JP H01252046 A JPH01252046 A JP H01252046A JP 63079996 A JP63079996 A JP 63079996A JP 7999688 A JP7999688 A JP 7999688A JP H01252046 A JPH01252046 A JP H01252046A
- Authority
- JP
- Japan
- Prior art keywords
- fisu
- signal
- reception
- link layer
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000011664 signaling Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- 238000011181 container closure integrity test Methods 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ノード間のデータ伝送プロトコルをＣＣＩＴ
Ｔ Ｎｏ、 ７共通線信号方式に準拠した伝送方式をと
るデータ伝送に閃する。
Ｔ Ｎｏ、 ７共通線信号方式に準拠した伝送方式をと
るデータ伝送に閃する。
従来の技術
ＣＣＩＴＴ Ｎｏ、７信号方式の最も大きな特徴である
フィルイン信号（ＦＩＳＵ）の送出周期についてＣＣＩ
ＴＴ勧告は何も規定していない。送出すべきメツセージ
信号がない場合にはフィルイン信号本来の意味から回線
上を充たすという意味で、常にＦＩＳＵを送出するべき
であるが、従来は、受信側に設けるバッファメモリの容
量やプロセッサの処理能力からある一定周期で送出する
ようにノード間で事前に取り決めを行っている。
フィルイン信号（ＦＩＳＵ）の送出周期についてＣＣＩ
ＴＴ勧告は何も規定していない。送出すべきメツセージ
信号がない場合にはフィルイン信号本来の意味から回線
上を充たすという意味で、常にＦＩＳＵを送出するべき
であるが、従来は、受信側に設けるバッファメモリの容
量やプロセッサの処理能力からある一定周期で送出する
ようにノード間で事前に取り決めを行っている。
発明が解決しようとする課題
例えば異なるシステム間をＣＣＩＴＴ Ｎｏ、 ７リン
クで結んだ時には、一方がＦＩＳＩＪ送出を常に行い、
他方は一定周期での送受信を前提としたものであると、
受信側で持つバッファメモリの容量を必要以上に大きく
するようなハード改造を行わなければならず、また、処
理のオーバーヘッドが増大し、信号処理能力が大幅にダ
ウンすることになるなどの欠点がある。
クで結んだ時には、一方がＦＩＳＩＪ送出を常に行い、
他方は一定周期での送受信を前提としたものであると、
受信側で持つバッファメモリの容量を必要以上に大きく
するようなハード改造を行わなければならず、また、処
理のオーバーヘッドが増大し、信号処理能力が大幅にダ
ウンすることになるなどの欠点がある。
本発明は従来の技術に内在するＥ記欠点を解消する為に
なされたものであり、従って本発明の目的は、リンク立
上げ時の状態遷移時、相手局検証終了待ち状態から運用
中状態に遷移する時に、相手局検証終了待ち状態で相手
局からのＦＩＳＵの受信周期を測り、その周期で以後の
ＦＩＳＵ送出を行うことにより、異なるシステムと接続
する場合でも相手側のインプリメント状況に関係なく接
続することを可能とした新規なリンクレイヤ制御方式を
提供することにある。
なされたものであり、従って本発明の目的は、リンク立
上げ時の状態遷移時、相手局検証終了待ち状態から運用
中状態に遷移する時に、相手局検証終了待ち状態で相手
局からのＦＩＳＵの受信周期を測り、その周期で以後の
ＦＩＳＵ送出を行うことにより、異なるシステムと接続
する場合でも相手側のインプリメント状況に関係なく接
続することを可能とした新規なリンクレイヤ制御方式を
提供することにある。
課題を解決するための手段
上記目的を達成する為に、本発明に係るリンクレイヤ制
御方式は、２つまたは２つ以上のノード間のリンクレイ
ヤプロトコルをＣＣＩＴＴ勧告のＮｏ。
御方式は、２つまたは２つ以上のノード間のリンクレイ
ヤプロトコルをＣＣＩＴＴ勧告のＮｏ。
７信号方式に準拠して行うデータ転送システムにおいて
、相手ノードからのフィルイン信号の受信周期を検出す
る手段と、受信周期を検出後に運用中状態に遷移する手
段と、以後のフィルイン信号送出周期を前記受信周期と
同一周期で送信する手段とを備えて構成される。
、相手ノードからのフィルイン信号の受信周期を検出す
る手段と、受信周期を検出後に運用中状態に遷移する手
段と、以後のフィルイン信号送出周期を前記受信周期と
同一周期で送信する手段とを備えて構成される。
実施例
次に本発明をその好ましい一実施例について図面を参照
しながら具体的に説明する。
しながら具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図であり
、第２図は本発明の動作を示すフローチャートである。
、第２図は本発明の動作を示すフローチャートである。
第１図を参照するに、本発明の一実施例は、回線１１に
接続されたＵＲＴ回路１２と、ＤＭＡ回路１３と、前記
回線１１から受信した信号（データ）を格納するバッフ
ァメモリ１４と、これらの回路をＲＯＭ ＋６に格納さ
れたマイクロプログラムに従ってＩｌｌ １１するプロ
セッサ１５とがプロセッサバス１７に接続されて構成さ
れている。更にタイマ１８もバス１７に接続されている
。
接続されたＵＲＴ回路１２と、ＤＭＡ回路１３と、前記
回線１１から受信した信号（データ）を格納するバッフ
ァメモリ１４と、これらの回路をＲＯＭ ＋６に格納さ
れたマイクロプログラムに従ってＩｌｌ １１するプロ
セッサ１５とがプロセッサバス１７に接続されて構成さ
れている。更にタイマ１８もバス１７に接続されている
。
次に本発明の動作を図面（第１図、第２図）を参照して
詳細に説明する。
詳細に説明する。
回線ＩＩから受信された信号（データ）は、ＵＲＴ１２
でシリアルパラレル変換され、ｌオクテツトμ位に出力
されてＤＭＡ１３を介してバッファメモリ１４に格納さ
れる。１フレーム受信完了したら、ＵＲＴ１２からプロ
セッサ１５に割り込みをかける６プロセツサ１５は、バ
ッファメモリ１４内のＬｌフィールドをチエツクし、Ｌ
Ｉ＝０であればＦＩＳＵを受信したとして内部フラグを
゛オン”し、タイマ１８をスタートして次の１フレーム
の受信を待つ、そして次に受信したフレームが同じ＜ｎ
ｓＵであれば、この間のタイミングをタイマ１８から読
み取る。
でシリアルパラレル変換され、ｌオクテツトμ位に出力
されてＤＭＡ１３を介してバッファメモリ１４に格納さ
れる。１フレーム受信完了したら、ＵＲＴ１２からプロ
セッサ１５に割り込みをかける６プロセツサ１５は、バ
ッファメモリ１４内のＬｌフィールドをチエツクし、Ｌ
Ｉ＝０であればＦＩＳＵを受信したとして内部フラグを
゛オン”し、タイマ１８をスタートして次の１フレーム
の受信を待つ、そして次に受信したフレームが同じ＜ｎ
ｓＵであれば、この間のタイミングをタイマ１８から読
み取る。
以後の送信側のＦＩＳＵ送出周期のタイミングとして、
その値が使用される。
その値が使用される。
発明の詳細
な説明したように、本発明によれば相手ノードのＦＩＳ
Ｕ送受信のインプリメント状況に応じてＦＩＳｌｌの送
出周期をリンクレイヤ制御内で自律的に決定することに
より、全く異なったシステムとの対向も容易に可能とな
るという効果が得られる。
Ｕ送受信のインプリメント状況に応じてＦＩＳｌｌの送
出周期をリンクレイヤ制御内で自律的に決定することに
より、全く異なったシステムとの対向も容易に可能とな
るという効果が得られる。
第１図は本発明の一実施例を示すブロック構成図、第２
図は本発明の方式を適用した場合のフローチャートであ
る。 １１・・・回線、１２・・・ＵＲＴ回路、１３・・・Ｄ
ＭＡ回路、１４・・・バッファメモリ、１５・・・プロ
セッサ、１６・・・ＲＯＭ 、 １７・・・プロセッサ
バス、１８・・・タイマ特許出願人 日本電気株式
会社 代 理 人 弁理士 熊谷雄太部
図は本発明の方式を適用した場合のフローチャートであ
る。 １１・・・回線、１２・・・ＵＲＴ回路、１３・・・Ｄ
ＭＡ回路、１４・・・バッファメモリ、１５・・・プロ
セッサ、１６・・・ＲＯＭ 、 １７・・・プロセッサ
バス、１８・・・タイマ特許出願人 日本電気株式
会社 代 理 人 弁理士 熊谷雄太部
Claims (1)
- ２つまたは２つ以上のノード間のリンクレイヤプロトコ
ルをＣＣＩＴＴ勧告のＮｏ．７信号方式に準拠して行う
データ転送システムにおいて、相手ノードからのフィル
イン信号の受信周期を検出する手段と、受信周期を検出
後に運用中状態に遷移する手段と、以後のフィルイン信
号送出周期を前記受信周期と同一周期で送信する手段と
を有することを特徴とするリンクレイヤ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63079996A JPH0748756B2 (ja) | 1988-03-31 | 1988-03-31 | リンクレイヤ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63079996A JPH0748756B2 (ja) | 1988-03-31 | 1988-03-31 | リンクレイヤ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01252046A true JPH01252046A (ja) | 1989-10-06 |
| JPH0748756B2 JPH0748756B2 (ja) | 1995-05-24 |
Family
ID=13705911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63079996A Expired - Lifetime JPH0748756B2 (ja) | 1988-03-31 | 1988-03-31 | リンクレイヤ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748756B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60132448A (ja) * | 1983-12-21 | 1985-07-15 | Fujitsu Ltd | デ−タ速度自動検出方式 |
-
1988
- 1988-03-31 JP JP63079996A patent/JPH0748756B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60132448A (ja) * | 1983-12-21 | 1985-07-15 | Fujitsu Ltd | デ−タ速度自動検出方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0748756B2 (ja) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103650401A (zh) | 一种移动终端内部通信方法 | |
| JPH07273807A (ja) | 通信路接続装置 | |
| JPH01252046A (ja) | リンクレイヤ制御方式 | |
| JPH0923245A (ja) | ネットワーク間接続装置 | |
| KR900004663B1 (ko) | 데이터통신 인터페이스회로 | |
| JPH0234518B2 (ja) | ||
| JP3146864B2 (ja) | 単方向ループ型伝送回路 | |
| JP2513701B2 (ja) | 送信要求信号制御方式 | |
| KR100239056B1 (ko) | 메모리를 이용한 채널 처리 방법 | |
| JPH0447830A (ja) | 電子式構内交換機の電子メール方式 | |
| JPS60194642A (ja) | デ−タ伝送方式 | |
| JPS6119581Y2 (ja) | ||
| JPH0654036A (ja) | 遠方監視制御装置 | |
| JPH09163119A (ja) | 高速ファクシミリ通信方式 | |
| JPH0550179B2 (ja) | ||
| JPH11261594A (ja) | パケット優先受信処理方法 | |
| JPS6268339A (ja) | ト−クン制御方式 | |
| JP2001094438A (ja) | シリアルインタフェイス回路 | |
| JPH02270444A (ja) | ２線全二重／半二重切替装置 | |
| JPH0720285B2 (ja) | 時分割多重伝送方式 | |
| JPH06252931A (ja) | ポーリングデータ収集伝送方式 | |
| JPH05211580A (ja) | ファクシミリにおける多重伝送方法 | |
| JPH0321153A (ja) | 信号装置 | |
| JPH0426576B2 (ja) | ||
| JPH0722284B2 (ja) | 通信制御装置 |