JPH01251116A - 制御回路装置 - Google Patents

制御回路装置

Info

Publication number
JPH01251116A
JPH01251116A JP63078656A JP7865688A JPH01251116A JP H01251116 A JPH01251116 A JP H01251116A JP 63078656 A JP63078656 A JP 63078656A JP 7865688 A JP7865688 A JP 7865688A JP H01251116 A JPH01251116 A JP H01251116A
Authority
JP
Japan
Prior art keywords
microprocessor
memory
control
power
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63078656A
Other languages
English (en)
Inventor
Kiyoshi Sensui
泉水 清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63078656A priority Critical patent/JPH01251116A/ja
Publication of JPH01251116A publication Critical patent/JPH01251116A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、制御回路装置に係り、とくにマイクロプロセ
ッサシステムによる制御回路装置に関する。
[従来の技術] 従来、この種の制御回路システムにおいては、その制御
ロジックを変更しようとした場合、その制御ロジック(
ファームウェア)のアルゴリズムが書かれているプログ
ラマブルROM (Programsable Rea
d 0nly Memory ;以下rPROM、とい
う)を、取り替えるという手法が採られていた。
〔発明が解決しようとする課題〕
しかしながら、かかる従来例においては、制御ロジック
の変更、例えば仕様の変更や機能の追加。
更にはバグ(Bug)の修正等が生じた場合、まずファ
ームウェア用のFROMへの書き込み作業が必要となり
、次に必要な制御ロジックが書き込まれたFROMを制
御システム内の従前のFROMと取り替えるための取り
替え作業が必要となる。これかため、作業が煩雑となり
システム使用者の諸要求に対して迅速に対処し得ない事
態が生じていた。
〔発明の目的〕
本発明の目的は、かかる従来例の有する不都合を改善し
、制御ロジックに係るFROMの取り替え作業を行なう
ことなく、しかも掻く容易に当該制御ロジックの内容変
更を行なうことができる制御回路装置を提供することに
ある。
(課題を解決するための手段〕 本発明では、マイクロプロセッサと、このマイクロプロ
センサが必要とするデータを一時的に蓄えるワークメモ
リと、マイクロプロセッサに制御されて作動し、電源切
断時には読込みコントロールメモリ内の各種制御データ
を取り込むとともに電源投入時には読込みコントロール
メモリへ所定のデータを送り込む不運発性メモリとを備
えている。これら各構成部分の動作を付勢する電源回路
としては切断後の電圧降下が緩やかなものを使用すると
ともに、マイクロプロセッサに電源回路のオン又はオフ
を迅速に伝達する電源オン−オフ検出回路を具備してい
る。更に、読込みコントロールメモリ内におけるファー
ムウェアの内容を変更入力するキーボードをインプット
ポートを介してバスラインに着脱自在に連結する、とい
う構成を採っている。これによって前述した目的を達成
しようとするものである。
〔発明の実施例〕
以下、本発明の一実施例を第1図に基づいて説明する。
この第1図に示す実施例は、マイクロプロセッサ1と、
このマイクロプロセッサ1が必要とするデータを一時的
に蓄えるワークメモリ2と、マイクロプロセッサlに制
御されて作動し、電源切断時には読込みコントロールメ
モリ3内の各種制御データを取り込むとともに電源投入
時には該読込みコントロールメモリ3へ所定のデータを
送り込む不揮発性メモリ4とマイクロプロセッサ用の制
御アルゴリズムを収納したシステムコントロールメモリ
5とを備えている。これらの各メモリ2゜3.4の各々
はバスライン6を介して前述したマイクロプロセッサ1
に接続されている。また、これら各構成部分の動作を付
勢する電源回路としてオフ動作直後の電圧降下が緩やか
な電源回路PCIを使用するとともに、マイクロプロセ
ッサ1に電源回路のオン(ON)又はオフ(OFF)を
迅速に伝達する電源オン−オフ検出回路7が装備されて
いる。この電源オン−オフ検出回路7にはオフ動作直後
の電圧降下が迅速にあられれる電源回路PC2が接続さ
れている。
さらに、上述したバスライン6には、インプットポート
8を介して接続用コネクタ9が装備されている。この接
続コネクタ9部分にキーボード10が接続されるように
なっている。
これを更に詳述する。
マイクロプロセッサ1は、システム全体に対する制御機
能を備えている。ワークメモリ2は、前述した如くマイ
クロプロセッサ1が必要としたデータを一時的に蓄える
ためのものである。システムコントロールメモリ3は、
ROMによって構成されている。このシステムコントロ
ールメモリ3は、電源が投入され、マイクロプロセッサ
1が動作を開始し、不揮発性メモリ4の内容を読込みコ
ントロールメモリ5へ移すための制御、或いはインプッ
トポート8からのデータによって読込みコントロールメ
モリ5の内容を書き換えたり、或いは電源の切断直前に
読込みコントロールメモリ5の内容を不揮発性メモリ4
へ移し替えたり等の制御アルゴリズムを格納している。
電源オン−オフ検出回路7は、システムの電源が投入さ
れ、マイクロプロセッサ1等、総ての電子回路の動作可
能レベルを検出すると、マイクロプロセッサ1へ割り込
み信号を発生し、マイクロプロセッサ1を代表とする総
ての電子回路へ起動をかけたり、或いは電源の切断時に
マイクロプロセッサ1を代表とする電子回路の動作が不
安定となる以前に、マイクロプロセッサ1へ割り込み信
号を発生し、読込みコントロールメモリ5の内容を不揮
発性メモリ4へ移し変えるための指令を発生する。
通常、マイクロプロセッサ1.メモリ2〜5は5〔■〕
電源であり、その動作最低電圧は、4゜75(V)であ
る。従って0.25 (V)の電圧変動を正確に感知し
、この変化をマイクロプロセッサ01へ伝達するための
回路は、それほど容易ではない。
従って、本実施例においては、2系統の電圧を用い、電
源切断後の立下りが非常に速い系統PC2と、コンデン
サ等により変化の緩やかな系統PCIを作成した。そし
て電源切断の検出には変化の速い系統PC2を利用し、
マイクロプロセッサ1やメモリ2〜4等の電源には、変
化の緩やかな系統PCIを利用した。
このようにすることにより、電源切断を、速やかに検出
し、その割り込み信号により、マイクロプロセッサ1が
読込みコントロールメモリ5の内容を不揮発性メモリ4
へ書き移すための時間を確保できるように設定されてい
る。
バスライン6は、データ線、アドレス線及び割り込み線
等が含まれている。
読込みコントロールメモリ5は、随時書き込み。
読出し型のメモリーチップにより構成されている。
そして、このメモリ5には電源投入後に、不揮発性メモ
リ4の内容が書き込まれるようになっている。
不揮発性メモリ4は、読込みコントロールメモリ5の中
のデータを電源の切断時に当該メモリ4に移すとともに
、電源の切断後書き込まれた内容を確保するようになっ
ている。
インプットポート8は、キーボード10からの内容がこ
こを通して、マイクロプロセッサ1に読込まれる。ここ
で、ファームウェアの論理の一部を変更したい必要が発
生した場合、キーボード10をコネクタ9に接続する。
そして、変更したいアドレスとその内容をインプットポ
ート8から入力すると、マイクロプロセッサ1は読込み
コントロールメモリ6の内容の一部を変更することがで
きる。そのアルゴリズムは、システムコントロールメモ
リ03に入っており、マイクロプロセッサ1はそのアル
ゴリズムに従って読込みコントロールメモリ6上の内容
変更の動作を実施する。
このようにすることにより、当該システムの制御アルゴ
リズムの変更が可能となり、全体の動作が変更される。
そして、次に電源が接続された場合にも、前述した手順
により、読込みコントロールメモリ5の内容が不揮発性
メモリ4に格納され、以後、再びキーボード10からの
読込みコントロールメモリ5の書き替えを行わない限り
、同一の制御アルゴリズムに従って、全体のシステムが
制御されることとなる。キーボード10は必要がない場
合は、取り外しておくことが可能である。
〔発明の効果〕
以上のように、本発明によると、キーボードを介してフ
ァームウェアの内容を極く容易に変更することが可能と
なり、電源オフ時に読込みコントールメモリ内のファー
ムウェアを不揮発性メモリ内に自動的に格納するととも
に、電源オン時には不揮発性メモリ内のファームウェア
を再び且つ自動的に読込みコントロールメモリ内に移す
ことができ、これがため、キーボードを介して内容変更
したファームウェアは電源接続後であっても消滅するこ
となくそのまま不揮発性メモリに格納することができ、
従って従来の如<ROMを取り替えるという煩わしさを
完全に排除することができ、これがため、使用者の要求
に対して迅速にそしてきめ細かに対応することができる
という従来にない優れた制御回路装置を提供することが
できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図である。 1・・・・・・マイクロプロセッサ、2・・・・・・ワ
ークメモリ、3・・・・・・システムコントロールメモ
リ、4・・・・・・不揮発性メモリ、5・・・・・・読
込みコントロールメモリ、6・・・・・・バスライン、
7・・・・・・電源オン−オフ検出回路、8・・・・・
・インプットポート、lO・・・・・・キーボード。

Claims (1)

    【特許請求の範囲】
  1. (1)、マイクロプロセッサと、このマイクロプロセッ
    サが必要とするデータを一時的に蓄えるワークメモリと
    、前記マイクロプロセッサに制御されて作動し、電源切
    断時には読込みコントロールメモリ内の各種制御データ
    を取り込むとともに電源投入時には読込みコントロール
    メモリへ所定のデータを送り込む不揮発性メモリとを備
    え、これら各構成部分の動作を付勢する電源回路として
    切断後の電圧降下が緩やかなものを使用するとともに、
    前記マイクロプロセッサに電源回路のオン又はオフを迅
    速に伝達する電源オン−オフ検出回路を具備し、 前記読込みコントロールメモリ内におけるファームウェ
    アの内容を変更入力するキーボードをインプットポート
    を介して前記バスラインに着脱自在に連結したことを特
    徴とする制御回路装置。
JP63078656A 1988-03-31 1988-03-31 制御回路装置 Pending JPH01251116A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63078656A JPH01251116A (ja) 1988-03-31 1988-03-31 制御回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63078656A JPH01251116A (ja) 1988-03-31 1988-03-31 制御回路装置

Publications (1)

Publication Number Publication Date
JPH01251116A true JPH01251116A (ja) 1989-10-06

Family

ID=13667904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63078656A Pending JPH01251116A (ja) 1988-03-31 1988-03-31 制御回路装置

Country Status (1)

Country Link
JP (1) JPH01251116A (ja)

Similar Documents

Publication Publication Date Title
KR960024823A (ko) 키신호입력에 의한 작업 복구가 가능한 컴퓨터 시스템 및 그 제어 방법
JPH0630541B2 (ja) 動作停止及び復帰回路装置
KR900016885A (ko) 듀플렉스 컴퓨터 시스템
JPH01251116A (ja) 制御回路装置
US5835706A (en) Method of controlling data writing into on-board microcomputer
JPS5854418A (ja) 割込み処理方式
JPS6271685A (ja) 印字装置
JPH02297237A (ja) 電子計算機システムの自動再起動装置
JPS6073753A (ja) マイクロプロセツサの暴走処理方式
JP3579129B2 (ja) ポータブルコンピュータ
JPS5827219A (ja) 給電装置
JPH11265319A (ja) 記憶装置に記憶されたデータの読み出し、変更および書き換え方法および装置
JPH05143479A (ja) データ保持制御装置
JPS62138943A (ja) メモリ装置
JPS635781B2 (ja)
JPH0524689B2 (ja)
JP2839631B2 (ja) パーソナルコンピュータシステムおよびその構成変更方法
JPH09231032A (ja) プリンタ用ネットワークインタフェースカード
JPS62256139A (ja) デ−タ処理装置
JPS61270182A (ja) プリンタ
JPS61163423A (ja) メモリバツクアツプ給電される処理装置
JPH05241905A (ja) プロセッサ装置
JPH0232440A (ja) 記憶装置
JPH09297637A (ja) 複数給電処理装置
JP2003145897A (ja) オプションユニットを備えた画像処理装置