JPH01250022A - ドットアレイレコーダの駆動方法及び装置 - Google Patents
ドットアレイレコーダの駆動方法及び装置Info
- Publication number
- JPH01250022A JPH01250022A JP63053810A JP5381088A JPH01250022A JP H01250022 A JPH01250022 A JP H01250022A JP 63053810 A JP63053810 A JP 63053810A JP 5381088 A JP5381088 A JP 5381088A JP H01250022 A JPH01250022 A JP H01250022A
- Authority
- JP
- Japan
- Prior art keywords
- time
- raster
- data
- synchronizing signal
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0082—Architecture adapted for a particular function
- G06K2215/0091—Outputting only video data, e.g. Hard copy of CRT display
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Recording Measured Values (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、データ処理回路のメモリにストアされたデー
タを１ライン分ずつデータ保持回路に取込んで、ライン
状にドツト素子が配列されたサーマルへウドやＬＥＤヘ
ッド等に逐次印字させるトッドアレイレコーダの駆動方
法に関するものである。
タを１ライン分ずつデータ保持回路に取込んで、ライン
状にドツト素子が配列されたサーマルへウドやＬＥＤヘ
ッド等に逐次印字させるトッドアレイレコーダの駆動方
法に関するものである。
（従来の技術と発明が解決しようとする問題点）この種
の駆動方法により、オンラインで入力する信号を高密度
に重ね書きさせたり、所定時間分の入力信号を低速に速
度変換して表示させたり、記号、図形等を付加させるこ
とができる。
の駆動方法により、オンラインで入力する信号を高密度
に重ね書きさせたり、所定時間分の入力信号を低速に速
度変換して表示させたり、記号、図形等を付加させるこ
とができる。
従来、このようなデータ処理を行ってサーマルアレイレ
コーダ等に記録させる場合、その都度設計する必要があ
るために、特にデータ処理のプログラム作成に工数を多
く要していた。
コーダ等に記録させる場合、その都度設計する必要があ
るために、特にデータ処理のプログラム作成に工数を多
く要していた。
よって、本発明は、複雑に処理されてメモリにストアさ
れたデータをサーマルヘッド等に記録させる際に、コス
ト的に有利なドツトアレイレコーダの駆動方法を提供す
ることを目的とする。
れたデータをサーマルヘッド等に記録させる際に、コス
ト的に有利なドツトアレイレコーダの駆動方法を提供す
ることを目的とする。
〔問題点を解決するための手段と作用〕本発明は、この
目的を達成するために、外部設定により入力されたコマ
ンドを解釈して画像処理を行い、バッファメモリにドツ
トパターンとしてその画像処理データをストアさせる描
画プロセッサと、コマンドされたフォーマットに応じて
バッファメモリを制御してブラウン管に表示させる表示
プロセッサと、ブラウン管制御信号及び内部処理に必要
な各種タイミング信号を発生するタイミングプロセッサ
と、外部設定コマンド及び入力信号用の入力側インタフ
ェースと、ブラウン管及びバッファメモリ用の出力側イ
ンタフェースとを備えて集積回路化された既存のラスタ
走査型ブラウン管コントローラを利用することに着限し
た。
目的を達成するために、外部設定により入力されたコマ
ンドを解釈して画像処理を行い、バッファメモリにドツ
トパターンとしてその画像処理データをストアさせる描
画プロセッサと、コマンドされたフォーマットに応じて
バッファメモリを制御してブラウン管に表示させる表示
プロセッサと、ブラウン管制御信号及び内部処理に必要
な各種タイミング信号を発生するタイミングプロセッサ
と、外部設定コマンド及び入力信号用の入力側インタフ
ェースと、ブラウン管及びバッファメモリ用の出力側イ
ンタフェースとを備えて集積回路化された既存のラスタ
走査型ブラウン管コントローラを利用することに着限し
た。
この種のラスタ走査型ブラウン管コントローラとしては
、例えば商品名がＡＣＲＴＣ（Ａｄｖａｎｃｅｄ ＣＲ
ＴＣｏｎｔｒｏｌｌｅｒ） 、型名ＨＤ６］４８４によ
る（株）日立製作所製のＬＳＩが在る。第２図は、本来
の用途に従いこのブラウン管コントローラを用いてアナ
ログ波形をブラウン管に重ね書き表示を行わせる場合の
構成を示す（このＬＳＩの入出力信号は使用するものの
み図示しである）。
、例えば商品名がＡＣＲＴＣ（Ａｄｖａｎｃｅｄ ＣＲ
ＴＣｏｎｔｒｏｌｌｅｒ） 、型名ＨＤ６］４８４によ
る（株）日立製作所製のＬＳＩが在る。第２図は、本来
の用途に従いこのブラウン管コントローラを用いてアナ
ログ波形をブラウン管に重ね書き表示を行わせる場合の
構成を示す（このＬＳＩの入出力信号は使用するものの
み図示しである）。
先ず、ブラウン管コントローラｌは、転送されるコマン
ドを解釈してバッフ１メモリ７に画像処理データをスト
アさせる描画プロセッサ１０と、入力側ＭＰＵインタフ
ェース１１と、ブラウン管９の表示フォーマットに応じ
てバッファメモリ７を制御する表示プロセッサ１２と、
ブラウン管制御信号及び内部処理辷必要な各種タイミン
グ信号を発生するタイミングプロセッサＩ３と、出力側
のブラウン管インタフェース１４とより構成されている
。２はＡ／Ｄコンバータ４でデジタル化された入力波形
データ及びコマンド入力部３におけるスイッチの外部操
作により発生されるコマンドを取込んでブラウン管コン
トローラｌに転送するためのマイクロプロセッサである
。６はアドレスストローブＡｓに応答してデータ・アド
レスＭＡＤ中のアドレス信号をラッチし、かつバッファ
メモリ７のダイナミウク駆動を行うメモリ制御回路、８
は、データ表示タイミング信号ＤＩＳＰＩの出力中のク
ロック１１１ｃＹｃに同期して、バッファメモリ７から
転送されるデータを逐次シリアルにブラウン管９に出力
するドツトシフタである。バッファメモリ７は、データ
・アドレスＭＡＤのアドレス信号及び付加されるアドレ
ス信号ＭＡによりアドレスを指定され。
ドを解釈してバッフ１メモリ７に画像処理データをスト
アさせる描画プロセッサ１０と、入力側ＭＰＵインタフ
ェース１１と、ブラウン管９の表示フォーマットに応じ
てバッファメモリ７を制御する表示プロセッサ１２と、
ブラウン管制御信号及び内部処理辷必要な各種タイミン
グ信号を発生するタイミングプロセッサＩ３と、出力側
のブラウン管インタフェース１４とより構成されている
。２はＡ／Ｄコンバータ４でデジタル化された入力波形
データ及びコマンド入力部３におけるスイッチの外部操
作により発生されるコマンドを取込んでブラウン管コン
トローラｌに転送するためのマイクロプロセッサである
。６はアドレスストローブＡｓに応答してデータ・アド
レスＭＡＤ中のアドレス信号をラッチし、かつバッファ
メモリ７のダイナミウク駆動を行うメモリ制御回路、８
は、データ表示タイミング信号ＤＩＳＰＩの出力中のク
ロック１１１ｃＹｃに同期して、バッファメモリ７から
転送されるデータを逐次シリアルにブラウン管９に出力
するドツトシフタである。バッファメモリ７は、データ
・アドレスＭＡＤのアドレス信号及び付加されるアドレ
ス信号ＭＡによりアドレスを指定され。
リードライト信号ＭＲＤによりライト又はリートモード
を指定され、クロックＭＣＹＣに同期して描画データの
読出し又は書込み動作を行う。これらの各部２．３，６
〜８はブラウン管コントローラｌに付属のものである。
を指定され、クロックＭＣＹＣに同期して描画データの
読出し又は書込み動作を行う。これらの各部２．３，６
〜８はブラウン管コントローラｌに付属のものである。
コマンド入力部３において、ブラウン管９におけるｌフ
レームの重ね書き表示、表示速度、表示密度等の表示フ
ォーマットを外部設定する。この状態で、動作を開始さ
せると、入力信号がＡ／Ｄコンバータ４でデジタル化さ
れ、 ＭＰ［Ｉ２に取り込まれる。そして、逐次Ｒ／Ｗ
信号をライトモートにして描画プロセッサ１０のメモリ
に格納させ、１フレームの単位区間分のデータを取込ん
で、外部設定されたコマンドを解釈して内蔵の描画プロ
グラムに従い重ね書きのデータを作成する。そして。
レームの重ね書き表示、表示速度、表示密度等の表示フ
ォーマットを外部設定する。この状態で、動作を開始さ
せると、入力信号がＡ／Ｄコンバータ４でデジタル化さ
れ、 ＭＰ［Ｉ２に取り込まれる。そして、逐次Ｒ／Ｗ
信号をライトモートにして描画プロセッサ１０のメモリ
に格納させ、１フレームの単位区間分のデータを取込ん
で、外部設定されたコマンドを解釈して内蔵の描画プロ
グラムに従い重ね書きのデータを作成する。そして。
逐次ｌ水平ラスタ分ずつ順に垂直方向にシフトする重ね
書きのデータをバッファメモリ７に取り込ませる。以下
、単位区間分のデータを順にバッファメモリにストアさ
せる。
書きのデータをバッファメモリ７に取り込ませる。以下
、単位区間分のデータを順にバッファメモリにストアさ
せる。
表示させる場合、コマンド入力部３の外部設定により表
示開始コマンドをＭＰＵ ２を通してタイミングプロセ
ッサ１３に転送する。これにより、ドロウ信号ＤＲＡＷ
を表示モードに切換え、垂直同期信号ＶＳＹＮＣに同期
してラスタ走査を開始し、水平同期信号＋１ｓＹＮｃが
発生するごとにデータ表示タイミング信号ＤＩＳＰＩの
発生期間中ドツトシフタ８から所属の垂直走査位置のｌ
ラスタ分のドツトデータがブラウン管９に出力されて図
示のように表示される。垂直同期信号ＶＳＹＮＣが発生
するごとにこのような重ね書き動作を繰り返す。
示開始コマンドをＭＰＵ ２を通してタイミングプロセ
ッサ１３に転送する。これにより、ドロウ信号ＤＲＡＷ
を表示モードに切換え、垂直同期信号ＶＳＹＮＣに同期
してラスタ走査を開始し、水平同期信号＋１ｓＹＮｃが
発生するごとにデータ表示タイミング信号ＤＩＳＰＩの
発生期間中ドツトシフタ８から所属の垂直走査位置のｌ
ラスタ分のドツトデータがブラウン管９に出力されて図
示のように表示される。垂直同期信号ＶＳＹＮＣが発生
するごとにこのような重ね書き動作を繰り返す。
一方、本考案の用途によりサーマルアレイレコーダに同
様な重ね書きを行わせようとする場合、バッファメモリ
７における１本のラスタ分のアドレス数をサーマルヘッ
ドのドツト素子数に対応させ、記録紙を紙送り速度及び
ライン密度に応じてバッファメモリ７から垂直方向にｌ
ラスタ分のデータを逐次データ保持回路に保持させ、ラ
イン状に逐次印字させることが考えられる。
様な重ね書きを行わせようとする場合、バッファメモリ
７における１本のラスタ分のアドレス数をサーマルヘッ
ドのドツト素子数に対応させ、記録紙を紙送り速度及び
ライン密度に応じてバッファメモリ７から垂直方向にｌ
ラスタ分のデータを逐次データ保持回路に保持させ、ラ
イン状に逐次印字させることが考えられる。
しかしながら、ブラウン管の掃引速度に比べてサーマル
アレイレコーダのドツト転送速度は遅いために、ブラウ
ン管コントローラｌの最低動作周波数ても通常追従し得
ない問題がある。また、追従し得たとしても、対応して
描画データの作成時間が遅くなり、複雑な波形描記が困
難になる。
アレイレコーダのドツト転送速度は遅いために、ブラウ
ン管コントローラｌの最低動作周波数ても通常追従し得
ない問題がある。また、追従し得たとしても、対応して
描画データの作成時間が遅くなり、複雑な波形描記が困
難になる。
よって、本発明は、ラスタ走査型ブラウン管コントロー
ラに対して、垂直同期信号の周期を紙送り速度及び印字
密度に対応させると共に、さらにスクロール読出し動作
（垂直同期信号の出力ごとにバッファメモリの読出し内
容がｌラスタ分ずれる）を行わせるように外部設定した
。そして、垂直同期信号の発生ごとにバッファメモリか
ら所定の水平同期信号発生時のｌラスタ分の画像データ
をデータ保持回路に取込むことにより、垂直同期信号の
発生ごとにサーマルヘッドに逐次１ラインずつ印字させ
た。
ラに対して、垂直同期信号の周期を紙送り速度及び印字
密度に対応させると共に、さらにスクロール読出し動作
（垂直同期信号の出力ごとにバッファメモリの読出し内
容がｌラスタ分ずれる）を行わせるように外部設定した
。そして、垂直同期信号の発生ごとにバッファメモリか
ら所定の水平同期信号発生時のｌラスタ分の画像データ
をデータ保持回路に取込むことにより、垂直同期信号の
発生ごとにサーマルヘッドに逐次１ラインずつ印字させ
た。
第１図は本発明のサーマルアレイレコーダの駆動方法を
実施するための回路構成を示すもので、第２図における
ブラウン管９を除く回路部分を利用している。
実施するための回路構成を示すもので、第２図における
ブラウン管９を除く回路部分を利用している。
同図において、２０は２０ＭＨｚの原クロックを発生す
るクロック発生器、２１はそのクロックを １／４分周
してブラウン管コントローラｌの入力クロック２ＣＬＫ
を発生させる分周回路である。２２は制御回路てあり、
垂直同期信号ＶＳＹＮＣの入力後最初に入力するデータ
表示タイミング信号ＤＩＳＰＩに同期してその時間幅に
対応するデータ入力ゲートＲＤＩＮを発生させ、かつそ
のゲートの消滅直後にデータ出力ゲー１” Ｒｎｏｕア
を発生させ、さらにその消滅後に印字信号ａを発生させ
る（第３図参照）、２７はドツトシフタ８からカウンタ
２８で指定されたアドレスにドツトデータを取込み、か
つ読出されるメモリである。これらの各部２２．２７，
２８、アンドゲート２３．２４、及びオアゲート２５．
２６でサーマルアレイレコーダ２９のデータ保持回路を
構成している。
るクロック発生器、２１はそのクロックを １／４分周
してブラウン管コントローラｌの入力クロック２ＣＬＫ
を発生させる分周回路である。２２は制御回路てあり、
垂直同期信号ＶＳＹＮＣの入力後最初に入力するデータ
表示タイミング信号ＤＩＳＰＩに同期してその時間幅に
対応するデータ入力ゲートＲＤＩＮを発生させ、かつそ
のゲートの消滅直後にデータ出力ゲー１” Ｒｎｏｕア
を発生させ、さらにその消滅後に印字信号ａを発生させ
る（第３図参照）、２７はドツトシフタ８からカウンタ
２８で指定されたアドレスにドツトデータを取込み、か
つ読出されるメモリである。これらの各部２２．２７，
２８、アンドゲート２３．２４、及びオアゲート２５．
２６でサーマルアレイレコーダ２９のデータ保持回路を
構成している。
サーマルアレイレコーダ２９の印字密度を２０ライン／
ｌｌ１１とし、さらに紙送り速度を１００層置／ｓｅｅ
とすると、１秒間の印字のライン数は２０００ライン／
ｓｅｅとなる。従って１ラインあたりに要する時間は５
００ ルｓｅｃ／ラインとなる。さらに２０ Ｍ Ｈｚ
のクロックを用いた場合、１ドツトあたりのクロック周
期は５０ｎｓである。
ｌｌ１１とし、さらに紙送り速度を１００層置／ｓｅｅ
とすると、１秒間の印字のライン数は２０００ライン／
ｓｅｅとなる。従って１ラインあたりに要する時間は５
００ ルｓｅｃ／ラインとなる。さらに２０ Ｍ Ｈｚ
のクロックを用いた場合、１ドツトあたりのクロック周
期は５０ｎｓである。
今、サーマルヘッドのドツト数を１７２８ドツトとする
と、この分のドツトがドツトシフト８からメモリ２７に
送り込まれる時間は１７２８ｘ ５０ｎｓ＝ ８＋ｉ、
４ＪＬｓｅｃである。これはＤＩＳＰＩの時間に相当す
る。
と、この分のドツトがドツトシフト８からメモリ２７に
送り込まれる時間は１７２８ｘ ５０ｎｓ＝ ８＋ｉ、
４ＪＬｓｅｃである。これはＤＩＳＰＩの時間に相当す
る。
＋１ｓＹＮｃ信号等の時間も加え水平同期周期は１２５
−５ｅｃとする。
−５ｅｃとする。
今、垂直周期は５００ ｐＬｓｅａであるから、１回の
垂直同期の間に４回の水平周期をカウントすることにな
る。このタイミングを第３図に示す。
垂直同期の間に４回の水平周期をカウントすることにな
る。このタイミングを第３図に示す。
動作は次の通りである。
バッファメモリ７は、描画プロセッサＩＯかコマンドを
解釈して単位区間分の画像処理データをストアさせると
共に、スクロール読出し動作を行わせる。
解釈して単位区間分の画像処理データをストアさせると
共に、スクロール読出し動作を行わせる。
垂直同期信号ＶＳＹＮＣが発生するごとに、最初に入力
するデータ表示タイミング信号旧ＳＰＩに同期してデー
タ入力ゲートＲ０ＩＮか発生し、メモリ２７を書込みモ
ートにすると共にその間アンドゲート２３及びオアゲー
ト２５を通して２０Ｍｌ１ｚのクロックかカウンタ２８
に供給され、ドツトシフタ８のデータを所属のアドレス
に取込む、その直後に、データ出力ゲートｎｏｏｕ↑が
発生すると、データ入力ゲートＲＤ、Ｈか出力してない
ことにより、メモリ２７は読出しモードとなり、アンド
ゲート２４及びオアゲート２５を通して供給される５Ｍ
＋Ｉｚのクロック２ＣＬＫによりサーマルヘッドの応答
速度に応して遅い速度でカウンタ２８がメモリ２７に対
してアドレス指定を行い、逐次サーマルアレイレコーダ
２９に印字データを送出し、印字信号ａが供給された時
点で印字を行う、カウンタ２８はＲＤＩＮ又はＲＤＯＵ
ア信号か消滅する時点でクリアされる。
するデータ表示タイミング信号旧ＳＰＩに同期してデー
タ入力ゲートＲ０ＩＮか発生し、メモリ２７を書込みモ
ートにすると共にその間アンドゲート２３及びオアゲー
ト２５を通して２０Ｍｌ１ｚのクロックかカウンタ２８
に供給され、ドツトシフタ８のデータを所属のアドレス
に取込む、その直後に、データ出力ゲートｎｏｏｕ↑が
発生すると、データ入力ゲートＲＤ、Ｈか出力してない
ことにより、メモリ２７は読出しモードとなり、アンド
ゲート２４及びオアゲート２５を通して供給される５Ｍ
＋Ｉｚのクロック２ＣＬＫによりサーマルヘッドの応答
速度に応して遅い速度でカウンタ２８がメモリ２７に対
してアドレス指定を行い、逐次サーマルアレイレコーダ
２９に印字データを送出し、印字信号ａが供給された時
点で印字を行う、カウンタ２８はＲＤＩＮ又はＲＤＯＵ
ア信号か消滅する時点でクリアされる。
これにより、最初の垂直同期信号で第２図におけるブラ
ウン管面の垂直方向に最初の水平ラスタのデータか印字
され、次に垂直同期信号か発生するとバッファメモリ７
がスクロール制御されることにより、次のラスタのデー
タが印字される。以下、垂直同期信号が発生するごとに
、！ラインずつブラウン管９上のドツト表示データか垂
直方向にずれて表示される重ね書きか行われる。
ウン管面の垂直方向に最初の水平ラスタのデータか印字
され、次に垂直同期信号か発生するとバッファメモリ７
がスクロール制御されることにより、次のラスタのデー
タが印字される。以下、垂直同期信号が発生するごとに
、！ラインずつブラウン管９上のドツト表示データか垂
直方向にずれて表示される重ね書きか行われる。
この重ね書きはｌフレームたけてなく、連続的にも行え
る。記録面に日付または文字等を印字させる場合には、
コマンド入力部３の設定により。
る。記録面に日付または文字等を印字させる場合には、
コマンド入力部３の設定により。
付属のデータ ＲＯＭからデータをＭＰＵ ２に取込ん
で容易に記録させることができる。
で容易に記録させることができる。
この種のラスタ走査式ブラウン管コントローラの集植回
路としては、この他種々のものか採用回部であり、重ね
書きに限定されない。データ保持回路についても、メモ
リ２７を廃止したり、最初でないラスタデータを垂直同
期信号が発生するごとに印字させるようにてきる。
路としては、この他種々のものか採用回部であり、重ね
書きに限定されない。データ保持回路についても、メモ
リ２７を廃止したり、最初でないラスタデータを垂直同
期信号が発生するごとに印字させるようにてきる。
（発明の効果）
以上１本発明によれば、外部コマンド可能な市販のラス
タ走査式ブラウン管コントローラに、僅かな回路を付加
するたけで、サーマルやＬＥＤ等のドツトアレイレコー
ダに種々のフォーマットの波形記録又はキャラクタもし
くはグラフィック表示を行わせ得る。つまり、新たなプ
ログラミングの作成が不要になるためにコスト的に極め
て有利であり、複雑な内容の表示も高速に行える。
タ走査式ブラウン管コントローラに、僅かな回路を付加
するたけで、サーマルやＬＥＤ等のドツトアレイレコー
ダに種々のフォーマットの波形記録又はキャラクタもし
くはグラフィック表示を行わせ得る。つまり、新たなプ
ログラミングの作成が不要になるためにコスト的に極め
て有利であり、複雑な内容の表示も高速に行える。
第１図は本発明のドツトアレイレコーダの駆動方法を実
施するための回路構成を示す図、第２図は市販のラスタ
走査式ブラウン管コントローラを利用したブラウン管表
示装置の回路構成を示す図及び第３図は第２図による回
路の動作波形を説明する図である。
施するための回路構成を示す図、第２図は市販のラスタ
走査式ブラウン管コントローラを利用したブラウン管表
示装置の回路構成を示す図及び第３図は第２図による回
路の動作波形を説明する図である。
Claims (1)
- 【特許請求の範囲】 データ処理回路のメモリにストアされたドットパター
ンデータを１ライン分ずつデータ保持回路に取込んでラ
イン状にドット素子の配列されたヘッドに逐次１ライン
ずつ印字させるドットアレイレコーダの駆動方法におい
て、 前記データ処理回路として、外部設定された描画コマン
ドに応じてデータ処理を行うことにより、入力信号を所
定のフォーマットで表示させると共にグラフィックディ
スプレイ及びキャラクタ表示を行わせるように作成した
ドットパターンの画像処理データを付属のバッファメモ
リにストアさせ、このメモリを読出し制御してラスタ走
査式ブラウン管にドット表示させる集積回路として構成
されたそれ自体周知のラスタ走査型ブラウン管コントロ
ーラを用い、 前記バッファメモリにおける１本のラスタ分のアドレス
数を前記ドット素子数に対応して外部設定し、 前記垂直同期信号の周期を紙送り速度及び印字ライン密
度に対応して前記外部設定し、 前記垂直同期信号の出力ごとに前記バッファメモリの読
出しを１ラスタ分ずらすスクロール動作を行わせるよう
に前記外部設定し、 前記垂直同期信号の発生ごとにこの垂直同期信号に対し
て一定時間経過したタイミング点からの前記スクロール
された１ラスタ分の前記画像データを前記データ保持回
路に取込んで、前記ヘッドに逐次１ラインずつ印字させ
ることを特徴とするドットアレイレコーダの駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63053810A JPH01250022A (ja) | 1988-03-09 | 1988-03-09 | ドットアレイレコーダの駆動方法及び装置 |
| US07/321,122 US4985852A (en) | 1988-03-09 | 1989-03-09 | Method of and apparatus for driving a dot array recorder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63053810A JPH01250022A (ja) | 1988-03-09 | 1988-03-09 | ドットアレイレコーダの駆動方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01250022A true JPH01250022A (ja) | 1989-10-05 |
| JPH0577968B2 JPH0577968B2 (ja) | 1993-10-27 |
Family
ID=12953148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63053810A Granted JPH01250022A (ja) | 1988-03-09 | 1988-03-09 | ドットアレイレコーダの駆動方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4985852A (ja) |
| JP (1) | JPH01250022A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0128168B1 (ko) * | 1993-12-18 | 1998-04-04 | 김광호 | 화상형성 시스템의 용지절약 장치 및 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61243327A (ja) * | 1985-04-22 | 1986-10-29 | Chino Corp | 記録装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4845514A (en) * | 1986-09-19 | 1989-07-04 | Shinko Electric Co., Ltd. | Thermal transfer type line printer capable of setting printing density by command supplied from an external device |
-
1988
- 1988-03-09 JP JP63053810A patent/JPH01250022A/ja active Granted
-
1989
- 1989-03-09 US US07/321,122 patent/US4985852A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61243327A (ja) * | 1985-04-22 | 1986-10-29 | Chino Corp | 記録装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0577968B2 (ja) | 1993-10-27 |
| US4985852A (en) | 1991-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0528838B2 (ja) | ||
| JPH01250022A (ja) | ドットアレイレコーダの駆動方法及び装置 | |
| JPH0655524B2 (ja) | シリアルドットプリンタ | |
| US5862306A (en) | Printing apparatus having a video data processor and printing method for use with the same | |
| JPH06115224A (ja) | 印刷イメージ表示装置 | |
| JP2001010124A (ja) | 描画装置及び描画方法、記憶媒体 | |
| JP3417204B2 (ja) | 車両用ナビゲーション装置 | |
| JP2765141B2 (ja) | 外部同期制御装置 | |
| JPH0693180B2 (ja) | ビツトマツプ・デイスプレイ装置 | |
| JPS6239739B2 (ja) | ||
| JPS60223390A (ja) | テレビジヨン信号のプリンタ装置 | |
| JP2853749B2 (ja) | テレビジョン画面表示装置 | |
| JPH0797801B2 (ja) | 電子黒板装置 | |
| JPH07121060B2 (ja) | ビデオ信号発生装置 | |
| JPS609316B2 (ja) | プリンタ装置 | |
| JPH08123400A (ja) | 表示制御装置および表示情報格納方式および表示装置 | |
| JPH047909B2 (ja) | ||
| JPS63290460A (ja) | 画像表示記録装置 | |
| JPS59228477A (ja) | 画像情報記録装置 | |
| JPS61188584A (ja) | 画像表示装置 | |
| JPH0695640A (ja) | 文字表示制御装置 | |
| JPS60588A (ja) | コピ−装置の制御方式 | |
| JPS6485764A (en) | Display controller | |
| JPS63313229A (ja) | 表示装置 | |
| JPH09147129A (ja) | 画像出力装置の画素塗り潰し回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |