JPH047909B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ドツト制御装置に関し、特に互いの
列がドツトピツチの非整数倍の距離に千鳥配列さ
れた印字ヘツドを用いるシリアルドツトマトリク
ス型プリンタのドツト制御装置に関するものであ
る。

〔発明の背景〕

互いの列がドツトピツチの非整数倍の距離に２
列に千鳥配列されている印字ヘツドを用いたシリ
アルドツトマトリクス型プリンタでは、第２図に
示すように、基準ドツト列に対してハーフドツト
列が横および縦方向ともにずれた位置に配置され
る。千鳥配列にすることにより、隣接するドツト
の一部を重畳して印字することが可能で、印字品
質を向上させることができる。このような印字ヘ
ツドで、文字、図形を拡大、縮小する方法とし
て、従来、特開昭55−166785号公報、特開昭58−
169688号公報等に記載のものがある。前者では、
あらかじめキヤラクタージエネレータ（CG）自
体を千鳥編み変換論理が不要となるように、変換
して記憶しておくことにより、制御回路を簡単化
している。つまり、通常は、先行／後行ドツトの
重ね合わせができるように、ハードウエアまたは
マイクロプログラムで編集を行う（千鳥編み変換
論理）のであるが、前者では、これをCGに対し
て先に変換して記憶させるのである。また、後者
では、文字、図形のデータレジスタの内容をパタ
ーンバツフアメモリ側に転送する時のクロツク比
を変化させることにより、拡大、縮小して印刷し
ている。すなわち、２倍に拡大するときには縦横
両方向に同一内容を２度パターンバツフアメモリ
に転送するのである。しかし、前者では、CGメ
モリの容量が大となり、またドツト変換のとき、
隣接する文字間の重ね合せ編集が必要となる。さ
らに、後者では、拡大または縮小の倍率が整数倍
または整数分の１に限定されており、任意の倍率
に可変できないという問題がある。

千鳥配列は、第２図のように、基準ドツト２１
の間隔ａの7.5倍離れた位置にハーフドツト列２
２を配置しており、従来、それらの駆動タイミン
グはそれぞれ固定している。すなわち、第２図に
おいて、基準ドツト２１とハーフドツト２２の両
方の一時記憶回路の出力のうち、基準ドツト２１
に対応するデータは固定のタイミング〔１〕で出
力する一方、ハーフドツト２２に対応するデータ
は固定のタイミング〔２〕で出力している。第２
図において、走査方向のドツトピツチをａにして
印字する場合には、もし基準ドツト２１とハーフ
ドツト２２とを同じタイミングで印字するなら
ば、0.5ピツチずれているため、基準ドツト２１
とハーフドツト２２を同一線上に重ね合わせるこ
とはできない。従つて、第２図のドツト配列のヘ
ツドでは、異なる固定のタイミングで制御され、
第４図に示すように、ドツトの駆動周期をＴとす
るとき、ハーフドツト２２は基準ドツト２１に対
してＴ／２だけタイミングをずらせて出力され
る。この場合、印字ヘツドを右方向に走査してハ
ーフドツト２２のタイミングをＴ／２遅らせたと
きには、ハーフドツト２２は第２図の位置８に印
字され、また印字ヘツドを左方向に走査してハー
フドツト２２のタイミングをＴ／２遅らせたとき
には、ハーフドツト２２は位置７に印字されるこ
とになる。従つて、右方向に走査するときには、
8Tだけ後の基準ドツト２１と重ね合わせられ、
左方向に走査するときには、7Tだけ前に印字さ
れた基準ドツト２１と重ね合わせられる。第４図
には、Ｔ／２だけずらせて基準ドツトとハーフド
ツトをそれぞれｔ時間制御するタイミング〔１〕
とタイミング〔２〕のパルス、出力するドツトデ
ータを一時記憶させる記憶回路に対して、データ
を時々刻々更新するためのライトタイミングパル
ス、そのライトタイミングパルスによりドツト記
憶回路のライトされるデータ（ｎ−１），ｎ，（ｎ
＋１）、およびドツト記憶回路から出力される基
準ドツト列とハーフドツト列のデータ（ｎ−１），
ｎ，（ｎ＋１）が示されている。このように、印
字ヘツドの走査速度と印字素子の単位時間当りの
駆動回数の比を一定とし、印字ヘツドの走査方向
のドツトピツチが一定である場合には、従来の拡
大、縮小機能のみで十分である。しかし、印字ヘ
ツドと印字素子の単位時間当りの駆動回数の比を
変えて、印字ヘツドの走査方向のドツトピツチを
可変にする場合には、従来の拡大、縮小機能では
期待する効果は望めない。すなわち、第３図に示
すように、印字ヘツドの走査速度に対する印字素
子の単位時間当りの駆動回数の比を倍にし、ドツ
トピツチをａ／２にして印字しようとする場合に
は、ハーフドツト２２は基準ドツト２１からドツ
トピツチの整数倍（第３図では、15倍）の位置と
なるので、第４図のように、固定のタイミング
で、かつハーフドツト２２を基準ドツト２１に対
してＴ／２だけずらせたタイミングで出力したの
では、第２図の場合とは異なり、重ね合わせが行
われない。すなわち、この場合には、基準ドツト
２１とハーフドツト２２のタイミングを同一にし
なければ、重ね合わせを行うことができない。こ
のことは、ドツトピツチを5a／６にする場合に
も、全く同じことが当てはまる。7.5間隔の印字
ヘツドを用いて、縮小ピツチとして必要性の多い
５／６（エリート）、3/5（コンデンス）、1/2（半角）
等の印字を行う場合にも同じことであつて、基準
ドツト２１とハーフドツト２２の間隔が基本ドツ
トピツチの非整数倍である印字ヘツドを用いるな
らば、両ドツトの重ね合わせができず、その結果
として、印字状態が乱れてしまうという問題があ
つた。

〔発明の目的〕 本発明の目的は、このような従来の問題を解決
し、２列の千鳥配列の印字ヘツドを用いて、基準
ドツトとハーフドツトの重ね合わせを可能とし、
任意の倍率で拡大、縮小して鮮明な印字を行うと
ともに、１印字周期内に１度だけドツトデータの
サービスを行うという条件の下で正しく印字が行
えるドツト制御装置を提供することにある。

〔発明の概要〕

上記目的を達成するため、本発明のドツト制御
装置は、複数の印字素子を２列備え、互いの列が
ドツトピツチの非整数倍の距離に千鳥配列された
印字ヘツドを用いるシリアルドツトマトリクス方
式のプリンタ装置において、第１列の印字素子を
駆動するためのドツトデータ（以下、基準ドツト
データと称す）と第２列の印字素子を駆動するた
めのドツトデータ（以下、ハーフドツトデータと
称す）の両方のドツトデータを記憶保持するため
の第１の記憶回路と、ハーフドツトデータのみを
記憶保持するための第２の記憶回路を備え、かつ
基準ドツトデータを後段の駆動回路に出力する第
１のタイミングを発生する可変タイマと、前記第
１のタイミングから所定の時刻だけ遅れたタイミ
ングで、ハーフドツトデータを後段の駆動回に出
力する第２のタイミングを発生する可変タイマを
備え、かつ前記第１と第２のタイミングのうちい
ずれかを設定する手段と、該設定手段の出力によ
り一方のタイミングでハーフドツトデータを出力
させる出力手段を備え、ハーフドツトデータの出
力タイミングを種々に変えられるようにしたこと
に特徴がある。

〔発明の実施例〕

以下、本発明の実施例を、図面により詳細に説
明する。

本発明の原理は、第２図に示すような配列の印
字ヘツドを用いて、基本ドツトピツチより小さな
ドツトピツチにして縮小文字を印字する場合、い
ずれかのドツト列を基準ドツト列と定めると、印
字位置が目的の位置からずれるのは、ハーフドツ
トに関してのみであるから、ハーフドツトの駆動
タイミングを任意に可変できるようにして、任意
の倍率で拡大、縮小を行えるようにした。

第１図は、本発明の一実施例を示すドツト制御
回路の構成図である。

このドツト制御回路は、基準ドツトとハーフド
ツトの両方のドツトデータを一時記憶するための
ドツト記憶回路１と、このドツト記憶回路１の出
力のうちハーフドツトに対応するドツトデータの
み一時記憶するためのハーフドツト記憶回路８と
基準ドツトの出力タイミングとなるタイミング
〔１〕のパルスを発生させるタイマ２と、上記タ
イミング〔１〕のパルスを発生させるタイマ２
と、上記タイミング〔１〕の発生を契機としてタ
イミング〔１〕から所定の時刻だけ遅れたタイミ
ング〔２〕のパルスを発生させるタイマ３と、ハ
ーフドツトの出力タイミングをタイミング〔１〕
とタイミング〔２〕のいずれにするかを決めるた
めのモード設定用フリツプフロツプ（以下、Ｆ／
Ｆと記す）４と、タイミング〔１〕のパルスを第
１入力、タイミング〔２〕のパルスを第２入力、
Ｆ／Ｆ４の出力を第３入力として、Ｆ／Ｆ４の出
力が０のときには、タイミング〔２〕のパルスを
出力し、Ｆ／Ｆ４の出力が１のときには、タイミ
ング〔１〕のパルスを出力するセレクタ９と、タ
イミング〔１〕のパルスを入力するインバータ５
と、インバータ５の出力を第１入力、タイミング
〔２〕のパルスを第２入力とするANDゲート６
と、このANDゲート６の出力を第１入力、Ｆ／
Ｆ４の出力を第２入力とするORゲート７と、ド
ツト記憶回路１の出力のうち、基準ドツトに対応
するドツトデータのみタイミング〔１〕のパルス
を出力する基準ドツト出力回路１０と、ハーフド
ツト記憶回路８の出力（ハーフドツトデータ）を
セレクタ９の出力パルス（タイミング〔１〕また
はタイミング〔２〕のパルス）で出力するハーフ
ドツト出力回路１１とから構成される。

基準ドツト出力回路１０は、ドツト記憶回路１
の出力を第１の入力、タイミング〔１〕のパルス
を第２入力とするNORゲート１２と、入力が０
にクランプされ、NORゲート１２の出力をイネ
ーブル入力とするバツフア１３とから構成され
る。バツフア１３の出力は、トライステートであ
るため、ドツトデータが０で、かつタイミング
〔１〕のパルスが０の間だけ、出力はＺ（ハイイン
ピーダンス）状態であり、それ以外は０となる。
これらの回路は、基準ドツトの数だけ設けられて
いる。ハーフドツトの出力回路１１も、基準ドツ
ト出力回路１０と同じ構成であるが、ドツト記憶
回路１の出力のかわりにハーフドツト記憶回路８
の出力が入力され、またタイミング〔１〕のパル
スのかわりに、セレクタ９の出力が入力されてい
る。ハーフドツト記憶回路８のラツチタイミング
は、ORゲート７の出力により決定される。な
お、図示省略されているが、第１図の前段には、
マイクロプロセツサを用いた制御回路が設けら
れ、この制御回路によりドツト記憶回路１へのド
ツトデータの書込み、タイマ２、タイマ３、Ｆ／
Ｆ４へのデータの書込み、およびタイマ２のトリ
ガが行われる。また、第１図の後段には、印字ヘ
ツドへの駆動回路が接続されている。なお、第１
図において、ハーフドツト記憶回路８を独立に設
けている理由は、高速で印字する場合、ハーフド
ツトの出力が完了する前に、ドツト記憶回路１の
ドツトデータを書替える必要が生じるためであ
る。

第５図および第６図は、第１図の動作タイムチ
ヤートであつて、第５図にはＦ／Ｆ４の出力があ
らかじめ０に設定されているときの制御タイミン
グチヤートであり、第６図には１に設定されてい
るときの制御タイミングチヤートである。

先ず、第５図においては、上から順に、タイミ
ング〔１〕とタイミング〔２〕のパルス、セレク
タ９の出力、ハーフドツト記憶回路８のラツチタ
イミング、ドツトデータのライトパルス、ドツト
記憶回路１の出力、ハーフドツト記憶回路８の出
力、基準ドツト出力回路１０の出力、およびハー
フドツト出力回路１１の出力が示されている。

前段の図示されていない制御回路によりタイマ
２がトリガされると、タイマ２からタイミング
〔１〕のパルスが周期Ｔで出力される。さらに、
タイミング〔１〕のパルスの立下りを契機として
Ｔ／２だけ遅れてタイミング〔２〕のパルスがタ
イマ３から出力される。Ｆ／Ｆ４の出力が０に設
定されているので、セレクタ９はタイミング
〔２〕のパルスを出力する。また、ハーフドツト
記憶回路８のラツチ入力には、インバータ５と
ANDゲート６を経由した後の信号（タイミング
〔１〕、タイミング〔２〕）が入力される。これが
ラツチタイミングとなる。ドツト記憶回路１の出
力のうち、ハーフドツトデータは上記のラツチタ
イミング信号の立下りでハーフドツト記憶回路８
に保持される。そして、ドツト記憶回路１の出力
のうち、基準ドツトデータについては、タイミン
グ〔１〕のパルスで基準ドツト出力回路１０から
出力され、またハーフドツトデータについては、
ハーフドツト記憶回路８を経由した後、タイミン
グ〔２〕のパルスでハーフドツト出力回路１１か
ら出力される。なお、ドツト記憶回路１は、タイ
ミング〔１〕の立上りを契機に、第５図のドツト
データライト信号により時々刻々と書替えられ
る。

第５図の制御タイミング〔１〕，〔２〕は、ドツ
トピツチを基本ドツトピツチとする場合や、基本
ドツトピツチの3/5にする場合のように、基準ド
ツト列とハーフドツト列の間隔がドツトピツチの
整数倍の距離にドツトピツチの1/2を加えた距離
に等しい場合に適用される。すなわち、第２図に
示すような配置に印字ヘツドに用いられる。

第６図においては、上から順に、タイミング
〔１〕，〔２〕のパルス、セレクタ９の出力、ハー
フドツト記憶回路８のラツチタイミング、ドツト
データのライトパルス、ドツト記憶回路１の出
力、ハーフドツト記憶回路８の出力、基準ドツト
出力回路１０の出力、およびハーフドツト出力回
路１１の出力が示されている。

第６図の制御タイミングチヤートが第５図のも
のと異なる点は、Ｆ／Ｆ４の出力が１であるた
め、ハーフドツトのラツチタイミング（ORゲー
ト７の出力）は常に１であり、ドツト記憶回路１
の出力のうち、ハーフドツトデータがスルーでハ
ーフドツト記憶回路８の出力に現われる点と、セ
レクタ９の出力がタイミング〔１〕のパルスとな
る点である。これにより、ハーフドツトは基準ド
ツトと全く同じタイミングで出力されることにな
る。第６図の制御タイミングは、ドツトピツチが
例えば、基準ドツトピツチの1/2、あるいは5/6の
場合のように、基準ドツトとハーフドツトの間隔
がドツトピツチの整数倍の距離に等しい場合に適
用される。例えば、第３図に示す配置のヘツドに
用いられる。なお、印字ヘツドの印字素子に対し
て、第２図に示すように、ハーフドツトの位置を
基準ドツトピツチの整数倍の位置からずらして配
列する理由は、基準ドツトとハーフドツトの駆動
タイミングをずらすことによつて、印字ヘツドの
駆動電力のピーク値を半減させるためである。ま
た、ワイヤドツトインパクトの場合には、騒音の
低減と、各ワイヤドツトを駆動するための磁気回
路相互間の磁気干渉の緩和等も、その理由に含ま
れる。ここで、第６図のような制御、つまり基準
ドツトとハーフドツトの駆動タイミングが同じに
なるような制御を行つた場合、上記の問題が表面
化するのではないかという心配があるが、これに
ついては次のように考えられる。すなわち、英数
カナ文字のように、ドツト密度が粗いドツトパタ
ーンのときには、もとより単位時間当りのドツト
駆動回数が少ないので、問題とならない。また、
漢字のように比較的ドツト密度が濃いドツトパタ
ーンのときには、高密度のパターンをドツトピツ
チを基本ドツトより小さくして、縮小印刷を行う
と、文字としての鮮明さが失われるため、あらか
じめ走査方向に対して連続ドツトがなくなるよう
にドツトを間引く等の処理を施す。このような処
理と、第６図の制御とを併用すれば、上記の問題
は発生せず、鮮明な漢字の縮小文字の印刷が可能
となる。

縮小文字のドツトピツチとしては、主に、基本
ドツトピツチの1/2（半角）、3/5（コンデンス）、
５／６（エリート）が考えられるが、これらはすべ
て第５図、第６図に示す制御により実現すること
ができる。また、上記以外のドツトピツチでの縮
小文字に対する必要性は少ないと思われるが、必
要がある場合には、ハーフドツトの出力タイミン
グを次のように決定すればよい。すなわち、基準
ドツトとハーフドツトの間隔を基準ドツトピツチ
のｎ倍（ｎは、整数とは限らない）、ドツトピツ
チを基準ドツトピツチのｍ倍（０＜ｍ＜１）、ド
ツトの周期をＴとする場合、ハーフドツトの出力
タイミングは印字ヘツドを正方向に走査するとき
は、Ｔ・〔１−Ｒ（ｎ／ｍ）〕だけ基準ドツトのタ
イミングより遅らせればよい。ここで、Ｒ（ｎ／
ｍ）は、ｎをｍで割つたときの余り（小数点以下
の数）を表わす。例えば、ｎ＝7.5、ｍ＝4/5のと
きには、ｎ／ｍ＝9.375となるので、Ｒ（ｎ／ｍ）
は0.375となる。印字ヘツドを左方向に走査する
ときには、Ｔ・Ｒ（ｎ／ｍ）だけ基準ドツトのタ
イミングより遅らせればよい。これは、タイミン
グ〔２〕のパルスの出力タイミングを決定するタ
イマ３の設定値をプログラムにより変更し、Ｔ・
〔１−Ｒ（ｎ／ｍ）〕もしくは、Ｔ・Ｒ（ｎ／ｍ）の
タイミングが得られるようにすればよく、プログ
ラマブルタイマを使用することによつて、簡単に
実現することができる。このように、本実施例で
は、簡単な回路構成により、ハーフドツトの出力
タイミングを、必要に応じて変えることができ
る。また、本実施例では、低速度で印字するため
に、タイミング〔１〕のパルスとタイミング
〔２〕のパルスがオーバラツプする場合であつて
も、ハーフドツトの出力タイミングを種々に変更
できるという機能は失なわれない。さらに、本実
施例においては、前述のように、ｎ＝7.5の印字
ヘツドを用いてドツトピツチを基準ドツトピツチ
の1/2、3/5、5/6、1/1に限定するならば、タイミ
ング〔２〕のパルスは、常にタイミング〔１〕の
パルスからＴ／２だけ遅らせればよく、単にＦ／
Ｆ４の設定を変えるだけでよいので、同一行に異
なるドツトピツチの文字を混在させるときでも、
ドツト周期Ｔを一定に保ち、印字ヘツドの走査速
度を変えて、ドツトピツチを変える制御を行え
ば、タイマ３の設定値は固定にしても差し支えは
ない。このように、本実施例では、２列に千鳥配
列された印字ヘツドを用いた可変ピツチにおける
縮小文字の印刷を、簡単なハーフウエアと処理に
より実現することができる。すなわち、２列間の
間隔が基準ドツトピツチの整数倍または非整数倍
の距離になるように配列された印字ヘツドを用い
て、基準ドツトピツチより小さな種々のドツトピ
ツチで縮小文字を印刷することが可能となり、特
に、漢字のようなドツト密度の濃いパターンで
も、ドツトの間引きの処理と、本発明の制御方式
を併用することにより、同一のCGを用いて鮮明
な縮小文字（例えば、半角文字、コンデンス、エ
リート）の印字が可能になる。

〔発明の効果〕

以上説明したように、本発明によれば、２列の
千鳥配列の印字ヘツドで、ハーフドツトの出力タ
イミングを可変にすることにより、基本ドツトピ
ツチより小さなドツトピツチで印字したときに
も、基準ドツトとハーフドツトの重ね合わせが可
能となり、任意の倍率で拡大、縮小して鮮明に印
字することができるとともに、１印字周期内に１
度だけドツトデータを転送するという条件の下
で、正しく印字を行うことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すドツト制御回
路の構成図、第２図、第３図は印字ヘツドのドツ
ト配列図、第４図は第２図における制御動作タイ
ムチヤート、第５図、第６図は第１図の制御動作
タイムチヤートである。 １……ドツト記憶回路、２，３……タイマ、４
……Ｆ／Ｆ、５……インバータ、６……ANDゲ
ート、７……ORゲート、８……ハーフドツト記
憶回路、９……セレクタ、１０……基準ドツト出
力回路、１１……ハーフドツト出力回路、１２，
１４……NORゲート、１３，１５……トライス
テートバツフア。

Claims (1)

【特許請求の範囲】
1. １ 複数の印字素子を２列備え、互いの列がドツ
   トピツチの非整数倍の距離に千鳥配列された印字
   ヘツドを用いるシリアルドツトマトリクス方式の
   プリンタ装置において、第１列の印字素子を駆動
   するためのドツトデータ（以下、基準ドツトデー
   タと称す）と第２列の印字素子を駆動するための
   ドツトデータ（以下、ハーフドツトデータと称
   す）の両方のドツトデータを記憶保持するための
   第１の記憶回路と、ハーフドツトデータのみを記
   憶保持するための第２の記憶回路を備え、かつ基
   準ドツトデータを後段の駆動回路に出力する第１
   のタイミングを発生する可変タイマと、前記第１
   のタイミングから所定の時刻だけ遅れたタイミン
   グで、ハーフドツトデータを後段の駆動回に出力
   する第２のタイミングを発生する可変タイマを備
   え、かつ前記第１と第２のタイミングのうちいず
   れかを設定する手段と、該設定手段の出力により
   一方のタイミングでハーフドツトデータを出力さ
   せる出力手段を備え、ハーフドツトデータの出力
   タイミングを種々に変えられるようにしたことを
   特徴とするドツト制御装置。