JPH0124985Y2 - - Google Patents
Info
- Publication number
- JPH0124985Y2 JPH0124985Y2 JP12800080U JP12800080U JPH0124985Y2 JP H0124985 Y2 JPH0124985 Y2 JP H0124985Y2 JP 12800080 U JP12800080 U JP 12800080U JP 12800080 U JP12800080 U JP 12800080U JP H0124985 Y2 JPH0124985 Y2 JP H0124985Y2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- reference voltage
- voltage
- connection point
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【考案の詳細な説明】
この考案はアナログ−デジタル変換器にかか
り、とくにテストの容易な半導体アナログ−デジ
タル（Ａ／Ｄ）変換器に関する。
り、とくにテストの容易な半導体アナログ−デジ
タル（Ａ／Ｄ）変換器に関する。
従来のＡ／Ｄ変換器は第１図、第２図で示すよ
うに基準電圧VRをＮ個（第１，２図ではＮ＝８）
の抵抗１１〜１８で電圧分割し、各中間接続点１
１１，１１８の分割電圧とアナログ入力とを比較
器で比較することによりアナログ入力をデジタル
に変換する。第１図は遂次比較方式のＡ／Ｄ変換
器で直列抵抗１１〜１８で基準電圧VRを分割し、
その各中間接続点１１１〜１１８の電位をアナロ
グスイツチ２１〜３４で選択し、比較器４へ入力
する。スイツチを制御するデジタル信号Ａ〜Ｃ、
Ａ〜に対応した分割電圧をライン６に出力し、
その分割電圧とアナログ入力AVINとを比較器４
で順次比較する。
うに基準電圧VRをＮ個（第１，２図ではＮ＝８）
の抵抗１１〜１８で電圧分割し、各中間接続点１
１１，１１８の分割電圧とアナログ入力とを比較
器で比較することによりアナログ入力をデジタル
に変換する。第１図は遂次比較方式のＡ／Ｄ変換
器で直列抵抗１１〜１８で基準電圧VRを分割し、
その各中間接続点１１１〜１１８の電位をアナロ
グスイツチ２１〜３４で選択し、比較器４へ入力
する。スイツチを制御するデジタル信号Ａ〜Ｃ、
Ａ〜に対応した分割電圧をライン６に出力し、
その分割電圧とアナログ入力AVINとを比較器４
で順次比較する。
このようにして、アナログ入力よりも大きい最
小分割電圧を見つけ、その分割電圧に対応するデ
ジタル値に変換する。
小分割電圧を見つけ、その分割電圧に対応するデ
ジタル値に変換する。
第２図は同時比較方式のＡ／Ｄ変換器で分割抵
抗１１〜１８に対応する比較器４１〜４８を備
え、分割抵抗の各中間接続点１１１〜１１８の各
電位とアナログ入力AVINとを比較器４１〜４８
で同時に比較し、アナログ入力AVINよりも大き
い最小分割電圧を見つけ、それに対応するデジタ
ル値に変換する。
抗１１〜１８に対応する比較器４１〜４８を備
え、分割抵抗の各中間接続点１１１〜１１８の各
電位とアナログ入力AVINとを比較器４１〜４８
で同時に比較し、アナログ入力AVINよりも大き
い最小分割電圧を見つけ、それに対応するデジタ
ル値に変換する。
このように基準電圧を直列抵抗で分割し、この
分割電圧とアナログ入力とを比較することにより
アナログ量をデジタル値に変換するＡ／Ｄ変換器
をテストするには全てのアナログスイツチ２１〜
３４と全ての比較器をテストする必要がある。こ
のためには基準電圧VRが理想的な電源としても
アナログ入力AVINには少なくとも分割抵抗で分
割できる最小電圧VB（VB＝VR／Ｎ，Ｎ＝分割抵抗 数）の半分の電圧ステツプで電圧を印加しなけれ
ばならない。この精度を確保するにはさらに倍の
精度（VB／４）の測定装置を使用しなければな
らない。例えば256個の分割抵抗を備えた８ビツ
トＡ／Ｄ変換器はVR／256×１／４の精度（0.1％
精度）の高価な高精度測定装置を使用しなければ
ならない。特に10ビツト以上のＡ／Ｄ変換器の測
定は非常に高価な専用測定装置を使用しなければ
ならないという欠点があつた。
分割電圧とアナログ入力とを比較することにより
アナログ量をデジタル値に変換するＡ／Ｄ変換器
をテストするには全てのアナログスイツチ２１〜
３４と全ての比較器をテストする必要がある。こ
のためには基準電圧VRが理想的な電源としても
アナログ入力AVINには少なくとも分割抵抗で分
割できる最小電圧VB（VB＝VR／Ｎ，Ｎ＝分割抵抗 数）の半分の電圧ステツプで電圧を印加しなけれ
ばならない。この精度を確保するにはさらに倍の
精度（VB／４）の測定装置を使用しなければな
らない。例えば256個の分割抵抗を備えた８ビツ
トＡ／Ｄ変換器はVR／256×１／４の精度（0.1％
精度）の高価な高精度測定装置を使用しなければ
ならない。特に10ビツト以上のＡ／Ｄ変換器の測
定は非常に高価な専用測定装置を使用しなければ
ならないという欠点があつた。
この考案の目的は上記欠点を除去し、安価な低
精度の測定装置でテストできるＡ／Ｄ変換器を提
供することにある。
精度の測定装置でテストできるＡ／Ｄ変換器を提
供することにある。
本考案による半導体Ａ／Ｄ変換器は基準電圧を
分割する複数の中間接続点を備えた直列抵抗回路
と該中間接続点の出力とアナログ入力を比較する
比較器から構成され、前記中間接続点の少なくと
も１つ以上に外部から半導体基板上の回路に電圧
を印加するためのパツドを設けたことを特徴とす
る。
分割する複数の中間接続点を備えた直列抵抗回路
と該中間接続点の出力とアナログ入力を比較する
比較器から構成され、前記中間接続点の少なくと
も１つ以上に外部から半導体基板上の回路に電圧
を印加するためのパツドを設けたことを特徴とす
る。
本考案によれば直列抵抗回路の中間接続点に基
準電圧の最高基準電圧および最低基準電圧を選択
的に印加することができ、有効分割抵抗数を減ら
すことができるため、従来よりも低精度の測定装
置でテストすることができる。
準電圧の最高基準電圧および最低基準電圧を選択
的に印加することができ、有効分割抵抗数を減ら
すことができるため、従来よりも低精度の測定装
置でテストすることができる。
次に本考案の一実施例について第３図を参照し
て説明する。
て説明する。
第３図において、Ａ／Ｄ変換器は少なくとも基
準電圧VRと接地間に直列接続された抵抗１１〜
１８とこの抵抗の中間接続点１１４にパツド６を
接続した直列抵抗回路と、前記中間接続点１１１
〜１１８の電位とアナログ入力AVINとを比較す
る比較回路７から構成されている。
準電圧VRと接地間に直列接続された抵抗１１〜
１８とこの抵抗の中間接続点１１４にパツド６を
接続した直列抵抗回路と、前記中間接続点１１１
〜１１８の電位とアナログ入力AVINとを比較す
る比較回路７から構成されている。
中間接続点１１４にパツドを接続されていない
従来の変換器ではVR／Ｎ×1/2（第３図ではＮ＝８） の精度のアナログ入力AVINを印加してテストを
行なわなければならないが、この実施例ではパツ
ド６を接地することにより、直列抵抗回路の上位
半分と比較回路７の上位半分をVR／Ｍ×1/2（Ｍ＝ Ｎ／２）の精度のアナログ入力を印加することによ りテストすることができ、さらにパツド６にVR
を印加することにより直列抵抗回路の下位半分と
比較回路７の下位半分をVR／Ｍ×1/2（Ｍ＝Ｎ／２）の 精度のアナログ入力を印加することによりテスト
することができる。
従来の変換器ではVR／Ｎ×1/2（第３図ではＮ＝８） の精度のアナログ入力AVINを印加してテストを
行なわなければならないが、この実施例ではパツ
ド６を接地することにより、直列抵抗回路の上位
半分と比較回路７の上位半分をVR／Ｍ×1/2（Ｍ＝ Ｎ／２）の精度のアナログ入力を印加することによ りテストすることができ、さらにパツド６にVR
を印加することにより直列抵抗回路の下位半分と
比較回路７の下位半分をVR／Ｍ×1/2（Ｍ＝Ｎ／２）の 精度のアナログ入力を印加することによりテスト
することができる。
以上説明したように、中間接続点１１４にパツ
ドを接続することにより、従来よりも1/2の精度
の測定装置でＡ／Ｄ変換器をテストできる。
ドを接続することにより、従来よりも1/2の精度
の測定装置でＡ／Ｄ変換器をテストできる。
さらに、このパツド数を増やすことにより、さ
らに低精度の測定装置でＡ／Ｄ変換器をテストす
ることができる。
らに低精度の測定装置でＡ／Ｄ変換器をテストす
ることができる。
この考案は遂次比較方式にも同時比較方式の
Ａ／Ｄ変換器に有効に適用できる。
Ａ／Ｄ変換器に有効に適用できる。
このように本考案によれば安価な低精度の測定
装置で、高精度のＡ／Ｄ変換器を容易にテストす
ることができるという効果がある。
装置で、高精度のＡ／Ｄ変換器を容易にテストす
ることができるという効果がある。
第１図は従来の遂次比較方式のＡ／Ｄ変換器の
回路図、第２図は従来の同時比較方式のＡ／Ｄ変
換器の回路図、第３図は本考案の一実施例のＡ／
Ｄ変換器を示す回路図である。 尚、図において１１〜１８……分割抵抗、１１
１〜１１８……中間接続点、４，４１〜４８……
比較器、５……エンコーダ、７……比較回路であ
る。
回路図、第２図は従来の同時比較方式のＡ／Ｄ変
換器の回路図、第３図は本考案の一実施例のＡ／
Ｄ変換器を示す回路図である。 尚、図において１１〜１８……分割抵抗、１１
１〜１１８……中間接続点、４，４１〜４８……
比較器、５……エンコーダ、７……比較回路であ
る。
Claims (1)
- 最大基準電圧端と最低基準電圧端との間に直列
に接続された複数の抵抗で分圧された各電圧とア
ナログ入力電圧とを比較することによりアナログ
−デジタル変換を行なうアナログ−デジタル変換
器において、前記最大および最低基準電圧が印加
される直列抵抗の両端以外の所定の接続点に前記
最大基準電圧および最低基準電圧を選択的に印加
するための手段を設け、該印加手段によつて前記
所定の接続点に最大基準電圧を印加した時は該所
定の接続点と前記最低基準電圧端間に存在する抵
抗に接続されたアナログ−デジタル変換部をテス
トし、前記所定の接続点に前記最低基準電圧を印
加した時は該所定の接続点と前記最大基準電圧端
間に存在する抵抗に接続されたアナログ−デジタ
ル変換部をテストすることを特徴とするアナログ
−デジタル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12800080U JPH0124985Y2 (ja) | 1980-09-09 | 1980-09-09 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12800080U JPH0124985Y2 (ja) | 1980-09-09 | 1980-09-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5750851U JPS5750851U (ja) | 1982-03-24 |
| JPH0124985Y2 true JPH0124985Y2 (ja) | 1989-07-27 |
Family
ID=29488394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12800080U Expired JPH0124985Y2 (ja) | 1980-09-09 | 1980-09-09 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0124985Y2 (ja) |
-
1980
- 1980-09-09 JP JP12800080U patent/JPH0124985Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5750851U (ja) | 1982-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3130528B2 (ja) | ディジタル・アナログ変換器 | |
| US4654815A (en) | Analog signal conditioning and digitizing integrated circuit | |
| JPH0761019B2 (ja) | アナログ・デイジタル変換器 | |
| JPH06152420A (ja) | アナログ／ディジタル変換器 | |
| JPS58104526A (ja) | 二段式ａ−ｄ変換装置 | |
| EP0413271B1 (en) | Electric power measuring system | |
| JPH0124985Y2 (ja) | ||
| JP2937452B2 (ja) | ディジタル・アナログ変換器 | |
| JPS5912619A (ja) | アナログ・デイジタル変換器の自動補正方法 | |
| US3810157A (en) | Bipolar digital-to-analog converter | |
| JPH03206728A (ja) | 自己校正方式ａｄコンバータおよびそのテスト方法 | |
| JP3049852B2 (ja) | 逐次変換型ａｄ変換器 | |
| JPS58106915A (ja) | Ａ／ｄ変換器 | |
| JPS62155621A (ja) | アナログ−デイジタル変換器 | |
| JPS62111525A (ja) | Ａ−ｄ変換器 | |
| JPS6333377Y2 (ja) | ||
| JP3437370B2 (ja) | アナログ・ディジタル変換器 | |
| JPS5847327A (ja) | アナログ−デイジタル変換器 | |
| JPS6477321A (en) | Optional calibration type analog/digital conversion system | |
| SU999155A1 (ru) | Устройство дл измерени амплитуды высокочастотных сигналов | |
| SU1257537A1 (ru) | Устройство дл измерени скорости изменени сигнала посто нного тока | |
| JPS62212578A (ja) | センサ回路 | |
| KR900001070B1 (ko) | 전파형 아날로그-디지탈 변환기 | |
| JPH01245622A (ja) | Ｄ／ａ変換方法 | |
| JPH05268092A (ja) | 逐次比較方式ａ／ｄコンバータ |