JPH01246818A - 熱処理方法 - Google Patents

熱処理方法

Info

Publication number
JPH01246818A
JPH01246818A JP7339888A JP7339888A JPH01246818A JP H01246818 A JPH01246818 A JP H01246818A JP 7339888 A JP7339888 A JP 7339888A JP 7339888 A JP7339888 A JP 7339888A JP H01246818 A JPH01246818 A JP H01246818A
Authority
JP
Japan
Prior art keywords
heat treatment
layer
temperature
gaas
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7339888A
Other languages
English (en)
Inventor
Tokuro Omachi
大町 督郎
Yoshiaki Kadota
門田 好晃
Hiroshi Okamoto
浩 岡本
Yoshio Watanabe
義夫 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP7339888A priority Critical patent/JPH01246818A/ja
Publication of JPH01246818A publication Critical patent/JPH01246818A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は81基板上にGaAa等の■−■化合物半導体
を形成するに際して熱処理によって効果的に該化合物半
導体層中の結晶転移を低減せしめる熱処理方法に関する
ものである。
〔従来の技術〕
GaAs等の化合物半導体は、高効率の光−電気変換特
性および高電子移動度を有している。これらを利用する
ことによシ、椎々の高性能、高機能デバイスが実用化さ
れている。
しかし、これらのデバイスの製造に使われる化合物半導
体のバルク結晶は高価であるうえ、大面積結晶が得られ
ない。
そこで、高品質、大面積結晶で安く入手できるSi結晶
基板上KGaAs薄膜結晶をエピタキシャル成長させる
ことが検討されている。ところが、SiとGaAsとの
格子不整合(4%〕 によってGaAsエピタキシャル
成長層中に引き起こされる結晶欠陥(約3xlOcIn
 )は、キャリアの散乱とキャリアの再結合とをおこさ
せるため、Si基板上のGaAg薄膜結晶を用いるデバ
イスの性能は実用的に不十分である。
Tsaur等は、かかる高密度の欠陥を低減させる方法
としてエピタキシャル成長する際に高温状態と低温状態
とを繰シ返す熱サイクル成長を行なうことが有効である
としている(フォトボルテージセミコンダクタコンファ
レンス(photo Voltage Sem1con
ductor Conference、 1143ペー
ジ、 1982年))。
第2図(a) 、 Q))に彼らによって提案された主
旨に従って実行されるエピタキシャル成長の工程の温度
プログラムを示す。
すなわち、同図(a)に示すように約700℃で一定膜
厚(例えば0.1μm〕のGaAsを成長後所定の温度
、例えば室温まで冷却する。引き続き加熱と成長とを行
なった後、再び冷却という熱サイクルを10回く9返す
ことによシ、第3図に示す如き断面構造の薄膜結晶が得
られる。同図において、1はSi基板、21は上記熱サ
イクルを加える方法によって成長したGaAsでなる熱
サイクル成長層、22は引き続き一定温度でエピタキシ
ャル成長し九〇aAsでなるデバイス層、2は熱サイク
ル成長層21およびデバイス層22からなるGaAs5
薄膜結晶である。SiとGaABとの格子不整合によっ
てGaAs中に発生した欠陥は、熱サイクル層21中で
大幅に低減し、従ってその上にエピタキシャル成長した
デバイス層22の欠陥は従来に比して著しく少々く、高
品質になったと報告している。
〔発明が解決しようとする課題〕
前述した熱サイクル成長法によって欠陥が低減する理由
は以下のように思料される。すなわち、冷却過程におい
ては、GaAaとSiとの熱膨張係数の違い(GaAs
はst の2倍)によってGaAs中に引張応力が発生
する。計算によれば上記成長条件ではG aA s中の
応力は〜2×10dyn/cIn2である。この応力(
あるいは応力と比例している歪エネルギと考えてもよい
)の影響を受けてGaAs薄膜結晶中の欠陥は相互作用
し結合する結果、その密度が低減する。
結晶欠陥が移動し、相互作用するには熱エネルギ、すな
わち温度が不可欠である。ここで、GaAs薄膜結晶中
の応力を考察すると、エピタキシャル成長工程中は上記
熱膨張係数の相違に起因する応力は零であり、温度が下
がるに従ってはじめて引張応力が発生する(第2図(b
))。
従って冷却が進行するにつれてGaAs薄膜結晶中に発
生する応力は増加することになるが、欠陥の移動を誘起
し、欠陥低減に寄与する熱エネルギーは逆に減少してし
まう。それ故、この熱サイクル法によってもエピタキシ
ャル薄膜の欠陥の低減効果には現界があると推察される
さらに、加熱、冷却の温度サイクル工程に時間を要する
ため、特に冷却工程では室温まで冷却するのに多くの時
間を費すために製造時間を短縮することは困難であった
したがって本発明は、前述した従来の問題に鑑みてなさ
れたものであり、その目的は、熱処理による転移低減を
効果的かつ短時間に実現させることができる熱処理方法
を提供することにある。
〔課題を解決するための手段〕
本発明による熱処理方法は、Si基板上にm−■化合物
半導体でなるエピタキシャル成長層を形成した後、加熱
工程と冷却工程とを少なくとも1回繰り返すことによシ
エピタキシャル成長層を熱処理する方法であって、上記
加熱工程における最高温度は少々くともエピタキシャル
成長層の成長温度よりも高い温度であってかつ最高温度
の維持時間は3分乃至7分間であり、冷却工程において
は少なくとも300℃まで冷却するものである。
〔作用〕
第4図は熱処理工程における温度の効果を明らかにする
ためにおこなった実験結果を示したものであり、Si基
板上に約700℃で0.9μm厚のGaAsエピタキシ
ャル成長層を形成した後、各温度で5分及び10分間熱
処理を施し九〇aAa成長層のX線半値幅と熱処理温度
との関係を示したものである。同図は熱処理温度は高い
ほどX線半値幅は小さく、すなわちエピタキシャル成長
層中の転移が低減していることを実証するものであると
ともに約700℃以上ではより効果的に転移低減効果が
顕著であることを示している。同図の直線の勾配は、転
移低減の活性化エネルギを与えるものであるから、約7
00℃を境にして転移低減のメカニズムが異なっている
ことが読み取れる。ここでGaAsは、Siの熱膨張係
数の2倍の熱膨張係数を有するので、第5図(a)に示
すGaAs成長層23を有するSi基板1の各々熱処理
状態での断面形状は、成長温度以下で熱処理する場合の
転移低減に寄与するのは同図中)に示すように引張応力
F1のみであるのに対し、成長温度以上の高温状態では
同図(c)に示すように圧縮応力F、がGaAs成長層
23に印加されて転移低減に寄与することになる。圧縮
応力F2と引張応力F!との転移低減に対する作用が異
なるために上記活性化エネルギの差があられれているも
のと思料される。すなわち、工業上の見地からすれば、
熱処理は成長温度よりも高温状態に加熱することが効果
的であることが判明した。また、第4図からさらに転移
低減に寄与する熱処理温度は、約300℃以上であって
それ以下では転移は低減しないことが判明した。
また、約300℃以下の温度では熱エネルギが不十分な
ために転移は凍結してしまうためと思料される。さらに
第4図において示されるように熱処理時間は5分でも1
0分でも転移低減効果に有意差はなかった。このような
状況は、第6図に示す実験結果で明白に理解される。す
なわち第6・図はSl基板上にエピタキシャル成長した
厚さ0.9μmのGaAs成長層を800℃、850℃
1900℃の各温度で時間を変えて熱処理した後、Ga
As成長層のX@半値幅を測定した結果を示したもので
ある。
同図から明らかなように熱処理時間としては、3分から
5分程度で良く、5分以上熱処理しても転移は、低減し
ないことが判明した。熱処理時間が短いと、転移低減効
果が不十分なのは、転移がGaAs結晶中を移動し、相
互作用して結合するのに有限の時間を要するためと思料
される。
上記熱処理層の最適膜厚を明らかにするために第7図に
示すようにSi基板1上に厚さdのGstAs熱処理層
24を約700℃でエピタキシャル成長した。次に約9
00℃まで加熱した状態で5分間維持した後、約300
℃ まで冷却した。すなわち1回の熱処理をGaAs熱
処理層に施した。
しかる後に約700℃で再びGaAsで々るデバイス層
22を成長して全行程を終了した。ただし、S・1基板
1上に成長したGaAs薄膜結晶2の合計膜厚りは3μ
mとなるようにした。このよりなGaAs結晶のX線半
値幅と熱処理層の厚さdとの関係を第8図に示す。X線
半値幅の大きさは総じてデバイス層22の結晶性を反映
していると思料されるから、より結晶性のすぐれたGa
Asデバイス層22を取得するには、熱処理層24の厚
さdはほぼ1μm乃至2.5μmが最適であることが判
明した。
〔実施例〕
以下、図面を用いて本発明の詳細な説明する。
第1図(ai 、 (b)は本発明による熱処理方法の
一実施例を説明するための熱サイクル成長の工程図。
その応力の変化を示す図である。同図において、まず、
Si基板上に有機金属気相成長(MOCVD)法によっ
てGaAs層を約700℃9時間T 1 = 45分間
要してエピタキシャル成長した。このGaAs層は引き
続き熱処理されるべき熱処理層であり、本実施例では厚
さは165μmである。この場合、との膜厚は引き続き
行なう熱処理による結晶性向上に顕著な効果を引き出す
べく決定された。次にMOCVD装置の結晶成長室の温
度を時間T、、=3分間で約900℃まで加熱して時間
T、、=5分間維持し、最初の加熱工程を加えた後1.
結晶成長室の温度を時間T1.=12分で約300Cま
で冷却した。本実施例では上述した加熱と冷却とを繰り
返し4サイクル行なって時間T鵞=76分間でaaA8
熱処理法の熱処理工程を完了した。この熱処理は高温状
態におけるGaAsの熱分解によるCaAB熱処理層か
らの砒素離脱を防止するためにアルシン(AsHs)を
含有する水素雰囲気中で行なった。次に上記熱処理工程
終了後に熱処理層上に時間T!=45分間要して厚さ1
.5μmのGaAsデバイス層をエピタキシャル成長し
た。
このような熱処理方法によれば、Si基板上に予め膜厚
1.5μmのエピタキシャル層を約700℃で形成した
後にこの成長温度よりも高い約900℃の高温加熱工程
と約300′cまでの冷却工程との組合せによる熱処理
を行々うので、同図に破線の曲線で示す従来法では冷却
は室温で行なうことが必要であシ、そのときに冷却に要
する時間TI3’=50分間であるのに対して約300
℃まで冷却すれば良く、かつ冷却に要する時間T+5=
12分間で良いので、時間の大幅外節約、すなわち生産
性を向上させることができる。
下記衣1は、本実施例によシ得られた81基板上のGa
As薄膜結晶の評価結果を従来法と対比させて示したも
のである。
表1 同表1において、従来法(1)は、熱処理を全く施さな
い厚さ3μmのGaA1薄膜結晶であシ、従来法(2)
は、上記従来法(1)によるGaAs薄膜結晶を約90
0℃で30分間熱処理を施したものである。
従来法(3)は第2図に示す工程で得られたG 11A
 B薄膜結晶であり、厚さ0.15μmの成長を10回
熱サイクルして成長した後、さらに1.5μmのデバイ
ス層を成長したものである。これに対して上記実施例に
基づいて得られた厚さ3μmのGaAs薄膜結晶のX線
半値幅は95秒で従来法によるものよりも明らかに結晶
の向上が確認された。
〔発明の効果〕
以上説明したように本発明による熱処理方法によれば、
Si基板上にX線半値幅の小さい、すなわち転移の少な
いGaAs薄膜結晶が短時間で生産することができると
いう極めて優れた効果が得られる。このよう々GaAs
薄膜結晶はFET −? HEMT等の電子デバイスに
適用すれは電子移動度を向上させ、レーザや発光ダイオ
ードでは、発光効率を向上せしめ、太陽電池に適用すれ
ば、変換効率は向上する等、産業上に貢献するところが
犬である。
【図面の簡単な説明】
第1図(a1+ (b)は本発明による熱処理方法の一
実施例を説明する丸めの熱サイクル成長の工程図。 その応力変化を示す図、第2図(a) 、 Q))は従
来の熱処理方法を説明するための熱サイクル成長の工程
図、その応力変化を示す図、第3図は従来の熱サイクル
成長によって形成された81基板上のGaAs薄膜結晶
の断面図、第4図は本発明に係わる熱処理温度とGaA
s層のX線半値幅との関係を示す図、第5図(a) 、
 (b) 、 (C)はGaAs成長層を有するSi基
板の反り状態を示す断面図、第6図は本発明に係わる熱
処理の時間依存性を示す図、第7図は本発明による熱処
理方法により形成されるSi基板上のGaAs薄膜結晶
の断面図、第8図は本発明に係わる熱処理層の厚さ依存
性を示す図である。 1・・・・81基板、2・・・・GaAs薄膜結晶、2
2・・・・デバイス層、24・・・・熱処理層。 特許出願人  日本電信電話株式会社

Claims (1)

    【特許請求の範囲】
  1.  Si基板上にIII−V化合物半導体からなるエピタキ
    シャル成長層を形成した後、加熱工程と冷却工程とから
    なる処理を少なくとも1回繰返すことにより前記エピタ
    キシャル成長層を熱処理する方法であつて前記加熱工程
    における最高温度は少なくとも前記エピタキシャル成長
    層の成長温度よりも高い温度であつてかつ前記最高温度
    の維持時間は3分乃至7分間であり、前記冷却工程にお
    いては少なくとも300℃まで冷却することを特徴とし
    た熱処理方法。
JP7339888A 1988-03-29 1988-03-29 熱処理方法 Pending JPH01246818A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7339888A JPH01246818A (ja) 1988-03-29 1988-03-29 熱処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7339888A JPH01246818A (ja) 1988-03-29 1988-03-29 熱処理方法

Publications (1)

Publication Number Publication Date
JPH01246818A true JPH01246818A (ja) 1989-10-02

Family

ID=13517051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7339888A Pending JPH01246818A (ja) 1988-03-29 1988-03-29 熱処理方法

Country Status (1)

Country Link
JP (1) JPH01246818A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252173A (en) * 1990-11-28 1993-10-12 Fujitsu Limited Process for growing semiconductor layer on substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252173A (en) * 1990-11-28 1993-10-12 Fujitsu Limited Process for growing semiconductor layer on substrate

Similar Documents

Publication Publication Date Title
US8603898B2 (en) Method for forming group III/V conformal layers on silicon substrates
CN101378015B (zh) Ⅲ族氮化物半导体和其制造方法
JPH0794420A (ja) 化合物半導体結晶基板の製造方法
JP3147316B2 (ja) 半導体発光素子の作製方法
JPH10163114A (ja) 半導体装置およびその製造方法
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
CN108428618B (zh) 基于石墨烯插入层结构的氮化镓生长方法
JPH07235692A (ja) 化合物半導体装置及びその形成方法
JP2002053399A (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
Sporken et al. Molecular beam epitaxial growth of CdTe on 5‐in.‐diam Si (100)
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
US20070269965A1 (en) Indium Nitride Layer production
CN115986008A (zh) 一种外延片及其制备方法
CN115565876A (zh) 基于硅衬底的氮化物外延结构及其制作方法和半导体器件
JPH01246818A (ja) 熱処理方法
KR20190087861A (ko) 표면 조도가 개선된 반도체 구조체 및 이의 제조 방법
JP2000150388A (ja) Iii族窒化物半導体薄膜およびその製造方法
JP2003037069A (ja) Iii族窒化物系化合物半導体の製造方法
JP4065055B2 (ja) 窒化ガリウム系化合物半導体単結晶の成長方法
JPH10284425A (ja) 半導体装置の製法
JP2001126985A (ja) 化合物半導体基板
JP7228240B2 (ja) AlN分極反転構造の製造方法
US6197441B1 (en) Cubic nitride semiconductor device and fabrication method of the same
JP4208078B2 (ja) InN半導体及びその製造方法
CN117727615A (zh) 一种在复合结构衬底上异质外延生长GaN的方法