JPH01243579A - 等倍イメージセンサー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は高速読み取り、高Ｓ／Ｎをもつ等倍イメージセ
ンサ−に関する。

〔従来技術Ｊ 従来の等倍（密着型）イメージセンサ−は第４図に示さ
れるように、透明基板１上に採光窓１３を持った遮光層
２を設け、透明絶縁膜３を積み、下部電極４を形成し、
透明絶縁層５を積層し、さらに光電変換層６、上部電極
７を積層し。

透明絶縁層９でおおい、その上に上部引出し電極１０を
を積層し、最上部に透明保護層１１を設けている。この
ような従来の等倍センサーにあっては通常はＣｒで形成
される下部電極４を副走査方向に延長し、絶縁層５，９
を介して上部引出し電極ｌＯとにより付加容量を形成し
た蓄積読み取り方式を採用するものである。

この蓄積読み出し方式の場合、コンデンサーに蓄えられ
た電荷が、光電変換層に光が照射されるとＩｐによって
放電される。信号の読み取り時には、ビット選択用のＩ
Ｃのアナログスイッチ（Ａ／Ｓ）をＯＮにすることで電
源より充電電流が流れ、これをアンプにより検出するも
のであるため、充電電流はＡ／Ｓ　ＯＮと同時にＩ＝Ｅ
／Ｈの値を示す、Ｐ／Ｈ回路等によってこの電流工を摘
出する場合、この瞬時電流Ｉは大きいほど望ましいため
、配線部の抵抗は小さくする必要がある。しかし、Ｃｒ
等の単層膜では比抵抗が５〜８Ｘ１０−’Ωｌであり、
抵抗が大きい、この抵抗値を小さくするには配線パター
ン幅を広くするか、膜厚を厚くする必要がある。しかし
、第４図に示しであるように採光窓１３を設けると、８
ｂｉｔ／ｍｍの場合、センサービットのピッチは１２５
μ履となり、採光窓の大きさを０１００μ鳳とすると、
最大２５μ−の電極幅しかできない。よって電極幅を広
くすることはできない、また、Ｃｒ等の膜厚は通常８０
０〜１５００人とするが、これを２０００〜３０００人
とすると、電極形成のために行うホトリソグラフィ工程
においてＣｒにクラックが発生したりＣｒの剥離が生じ
てくる。よって電極の幅を広くしたり、膜厚を厚くする
ことは困難であり、電極配線の抵抗をＯｒ単層膜で小さ
くすることは困難である。

また、Ｃｒの代わりに抵抗値の低い金属を利用する方法
もあるがＡΩ等を用いると光電変換層であるアモルファ
スシリコンと反応してセンサー特性を劣化させるために
アモルファスシリコンと直接接触する部分に用いること
は適当でない。

〔目　　的〕

本発明の目的の１つは、高いＳ／Ｎ比を持つ等倍イメー
ジセンサ−の構造を提供することにある。

そして本発明の別の目的は光の０Ｎ−ＯＦＦによるセン
サー出力信号の応答速度の速い等倍イメージセンサ−の
構造を提供することにある。

〔構　　成〕

本発明に係る等倍イメージセンサ−は透明基板上に順次
、下部遮光層、透明絶縁層、下部電極、光電変換層、上
部透明電極及び上部引出し電極を形成し、前記下部電極
を副走査方向に延長し、絶縁層を介して、前記上部引出
し電極とにより付加容量を形成している等倍イメージセ
ンサ−において、前記下部電極がＣｒ及び低抵抗率金属
の複層で構成されたものであることにある。

第１図は本発明に係る等倍イメージセンサ−７の実施例
を示すものである。この第１図において、上部電極７と
下部電極４は光電変換層６をはさんで対向しており、上
部引出し電極ｌＯと下部電極４は透明絶縁層５，９をは
さんで対向し、コンデンサーを形成している。このセン
サー構造において下部電極４に比抵抗の小さい金属を多
層構造にして用い、配線抵抗を小さくしている。

上記構造を有する等倍イメージセンサ−は、蓄積読み出
し方法をとり、コンデンサーに蓄えられた電荷が、光電
変換層に光が照射されるとＩｐによって放電される。信
号読み取り時には、第２図のＡ／ＳをＯＮにすることで
、電源より充電電流が流れ、これをアンプにより検出す
る。

このために充電電流はＡ／Ｓ　　ＯＮ直列回路によって
、よく知られている様に、Ｉ＝Ｅ／Ｈの値を示す。Ｐ／
Ｈ回路等によってこの電流工を検出する場合、この瞬時
電流Ｉは大きいほど望しい。それにはＩ＝Ｅ／Ｈにおい
て、Ｒを小さくすれば良い。センサーの等価回路を第２
図の様にすると、下部電極の配線抵抗を含んでいない、
そこで、下部電極の配線抵抗まで含めた等価回路を第３
図とする。ここでＩ＝Ｅ／ＲのＲを小さくするというこ
とは、下部電極の配線抵抗を小さくするということであ
る。この下部電極として比抵抗の小さい金属を用いるこ
とにより、前記の瞬時電流Ｉは大きくなり、ひいては高
Ｓ／Ｎ比のセンサーが得られる。

次に、このようなセンサーを作製する場合の一例を説明
する。

透明基板１として、ガラス基板を用いた。その透明基板
１上にＣｒ、Ｍｏ、Ｔｉ等の金属薄膜を真空蒸着法やス
パッタ法等により、積むその膜厚は８００〜１５００人
程度とする。程度薄膜をホトリソ技術により、採光窓１
３を作り遮光層２とする。

遮光層２形成後、Ｓ　ｉＯ，、Ｓｉ、Ｎ４等の透明絶縁
層３を積む。ＳｉＯ□、Ｓｉ、Ｎ４は、ＳｉＨ４ガスを
ベースとし、０２、Ｎ２、ＮＨ，等を導入したＣＶＤ法
、またはＳｊをターゲットとし、０２、　Ｎ、、ＮＨ３
等を導入り、たスパッタ法、ＳｉＯ□、Ｓｉ、Ｎ、等を
ターゲットとしたＥＢ法等により成膜する。その膜厚は
５０００人〜３μｍ程度とするのが良い。

その後、ＡＱの金属薄膜を５００〜１μｍ程度積み、Ｃ
ｒを８００〜１５００人程度積む。こ程度は真空蒸着法
やスパッタ法等により成膜する。これをホトリソ技術に
より個別電極化し、下部電極４を完成する。

さらに下部電極４上に、ＳｉＯ□、ＳＬ、Ｎ４等の透明
絶縁層５を積む。その膜厚は１０００人〜１μｍ程度で
ある。透明絶縁層５にホトリソ技術により光電変換層６
と下部電極４を接触させる穴を形成する。

この透明絶縁層５上に、主に水素化アモルファスシリコ
ンからなる光電変換層６を積層する。

成膜方法としては、ＳｉＨ４ガス等を用いたプラズマＣ
ＶＤ法である。その膜厚は５０００人〜２μｍとする。

光電変換層６は、上部引出し電極１０の部分等はホトリ
ソ技術により除去する。

次に、■ＴＯ，ＳｎＯ２等の透明導電膜をスパッタ法、
ＥＢ法により５００〜２０００人成膜し、ホトリソ技術
により、共通電極を形成し、上部電極７を完成させる。

ここで下部電極４が共通電極であり、上部透明電極７が
個別電極であっても差しかえない。

上部電極７にＩＴＯを選択する場合は、その上にＣｒ等
を５００〜１５００人積層し、ホトリソ技術により、上
部引出し電極１０と接触させる部外以外をとり除く。こ
れにより上部引出し電極１０と上部透明電極とのコンタ
クト部８とする。

その上に透明絶縁層９として、５ｉ０２、Ｓｉ。

Ｎ４等を積む。膜厚としては１０００人〜２μｍ程度が
よい、これはホトリソ技術により、上部透明電極７と上
部引出し電極１０の接触させる穴を形成し、透明絶縁層
９とする。

この透明絶縁層９上にＣｒ、Ｍｏ、Ｔｉ等を１０００人
〜２μ重積み、ホトリソ技術により、光電変換層の光照
射部分等をとり除き、上部引出し電極１０を形成する。

透明保護層１１として、Ｓ　ｉｏ２、ＳＬ、Ｎ４等の無
機化合物を積層するか、ポリイ　　４ミド等を用いる。

膜厚としては５０００人〜３μ■である。

この様にして、製作したイメージセンサ−のダイナミッ
ク特性を第２図の回路で測定した所。

光源ＯＮ時の出力電圧として、従来型イメージセンサ−
に比較して１割アップの明出力電圧を得、高Ｓ／Ｎ比セ
ンサーを作ることができた。

また、光源０Ｎ−ＯＦＦに対するセンサー出力の応答特
性として、出力電圧の立ち上がり時間あるいは立ち下が
り時間は、１割の時間短縮が見られた。

また、ＡＱの代りにＣｒより比抵抗の小さい低抵抗率金
属としてＡ　Ｑ　、　Ｍｏ、　Ｎｉ、　Ｔｉ等の単一金
属もしくはＡＱ金合金Ｃｏ合金、Ｍｏ合金、Ｔｉ合金、
Ｎｉ合金等の合金が使用できる。

〔効　　果〕

以上のような本発明によれば、下部電極の配線抵抗が小
さくなり、高Ｓ／Ｎを有し、かつ応答速度の速い等倍イ
メージセンサ−が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例の断面図である。 第２図はセンサー特性計測用回路図である。 第３図は配線部抵抗まで含めたセンサーの等価回路図で
ある。 第４図は従来のセンサーの断面図である。

Claims (1)

【特許請求の範囲】
1. １、透明基板上に順次、下部遮光層、透明絶縁層、下部
   電極、光電変換層、上部透明電極及び上部引出し電極を
   形成し、前記下部電極を副走査方向に延長し、絶縁層を
   介して、前記上部引出し電極とにより付加容量を形成し
   ている等倍イメージセンサーにおいて、前記下部電極が
   Ｃｒ及び低抵抗率金属の複層で構成されたものであるこ
   とを特徴とする等倍イメージセンサー。