JPS6293978A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、例えばフラットディスプレイにおいて各画素
を構成する表示駆動用電極と同一絶縁基板上に集積され
てスイッチング素子と１−で用いられる薄膜トランジス
タおよびその製造方法に関するものである。

〔発明の背景〕

フラノトデイスブ１／イをアクティブマドリッでクス方
式で駆動する方法は、従来より知らねており、けい光表
示管や液晶ディスプレイを他用した（嗣帯用テレビ等が
提案されている（日経エレクトロニクス１９８４年９月
１０日号第２１１頁）。

しかしながら、これらの表示装置が未だ十分に実用化さ
れるに至っていないのは、高密度の微細パターンを形成
する際の歩留りに問題があることの他、微細化したとき
のスイッチング用トランジスタの特性に問題があること
による。すなわち、スイッチング用トランジスタは周囲
光によってオフ電流が増大し、オンオフ特性が劣化する
という問題がある。

このような問題を改善するものとしては、第４５回応用
物理学会予稿集Ｐ３４３．１４ａ−Ｑ−７に開示されて
いるように光入射を防止する遮光膜を設けたアモルファ
スシリコン薄膜トランジスタが提案されている。

第４図および第５図はこの油の薄膜トランジスタを示す
断面図である。同図において、１は透光性ガラス板から
彦る絶縁基板、２はＣｒ、ＩＴＯ等から々るゲート電極
、３はＳｉｎ！、ＳｉＮｘ等からなるゲート絶縁膜、４
はアモルファスシリコン（以下ａ−８ｔと称する）など
からなるａ−８１膜、５はコンタクト領域、６．１はＣ
ｒ、Ｉ’ｆ’Ｏ等からなるソース電極およびドレイン電
極、８は５ｉＯｚ　。

Ｓ　、　Ｎ　ｘｑからなるパッシベーション膜、９は遮
光膜である。

このように構成される薄膜トランジスタは、ゲート電極
２とソース電極６との間に加える電界の大きさを変化さ
せることによってソース電極６とドレイン電極γとの間
の電気抵抗を変化させることができる。すなわち、スイ
ッチ機能をもたせることができる。つまシ、アクティブ
マトリックスディスプレイにおいては、各画素に付設さ
れた薄膜トランジスタのスイッチ機能を利用し、スイッ
チオンのとき画素に画像情報を書き込み、スイッチオフ
のときその情報を保持させるようにしたものである。

しかしながら、このような構成によると、ａ　−８１膜
４への光入射をゲート電極２と遮光膜９とで防止したと
してもゲート電極２よりもｌｌ−８ｌ膜４の幅寸法が犬
であれば、ゲート電極２の幅寸法よりもはみ出したａ−
８１膜４に光が入射し、オフ抵抗が十分に大きくならな
いという問題があった。

したがって、ａ−８ｉ膜４はゲート電極２０幅寸法より
も小さくする必要があるが、第５図に示すようにソース
電極６．ドレイン電極７とゲート電極２とをゲート絶縁
膜３で絶縁する部分が生じる。

この結果、ゲート電極２のエツジ部分でゲート絶縁膜３
の電界による破壊が生じ易くなり、歩留りを低下させる
ことになる。

〔発明の目的〕

本発明の目的は、周囲光の入射によって生じるオフ特性
の劣化を防止することができるａ−３ｌ薄膜トランジス
タを提供することにある。

本発明の他の目的は、ゲート電極のエツジでゲート絶縁
膜の電界による破壊を防止することができるａ−８ｔ薄
膜トランジスタを提供することにある。

本発明のさらに他の目的は、オフ特性の劣化およびゲー
ト絶縁膜の破壊を防止できるａ−８ｔ薄膜トランジスタ
を高歩留りで得ることができるａ−Ｓ１薄膜トランジス
タの製造方法を提供することにある。

〔発明の概要〕

本発明の一実施例によれば、ａ−８ｌ膜をゲート電極の
寸法よりも犬とし、ゲート電極の寸法よりもはみ出した
ａ−８ｉ膜のみを低抵抗化させ、ソース電極とドレイン
電極との間に光電流を流さない構成とすることにより、
オフ特性の劣化を防止させかつゲート絶縁膜の電界によ
る破壊を確実に防止した薄膜トランジスタが提供される
。

本発明の他の実施例によれば、ａ−８ｉ膜上に形成した
ソース、ドレイン電極を加熱させることにより、ゲート
電極の寸法よりもはみ出しだａ−８Ｌ膜のみに電極材料
が拡散されて低抵抗化され、ａ−Ｓｔ薄膜トランジスタ
が高歩留りで得られる薄膜トランジスタの製造方法が提
供される。

〔発明の実施例〕

次に図面を用いて本発明の実施例を詳細に説明する。

第１図は本発明による薄膜トランジスタおよびその製造
方法の一実施例を説明するための断面図であり、前述の
図と同一部分には同一符号を付しである。同図において
、絶縁基板１上に（：ｒ、ＡｔあるいはＴａ等の金属を
スパッタリングし、通常のフォトリングラフィ技術で加
工してゲート電極２を形成する。次にゲート電極２が形
成された絶縁基板１上に、ａ−８ＩＮ、　Ｓ　ｌｏｔ　
ｈるいはＡｔｔ０３等の金属およびａ−８ｔを同一真空
雰囲気中でプラズマＣＶＤ法によりゲート絶縁膜３およ
びａ−８１膜４を順次連続形成し、このａ−８Ｎ膜４を
フォトリソグラフィ技術によりバターニングを行なって
ゲート絶縁膜３上Ｋａ−８ｌからなるチャンネル領域４
ｍ、　　アイランド部４ｂおよびこれらの上面にｎ＋−
ａｓｉ膜４ｃを形成する。次にａ−８１膜４が形成され
たゲート絶縁膜３上にＭｇ　、　ＡｔあるいはＡｕ（Ａ
８）等の金属をスパッタリングし、フォトリングラフィ
技術で加工してソース電極６およびドレイン電極１をそ
れぞれ形成する。この場合、これらのン〜ス電極６およ
びドレイン電極γはａ−８ｔアイランド部４ｂの周囲を
完全に囲んだ構造で形成される。次にこれらのソース電
極６およびドレイン電極Ｔ上に８１０．あるいはＳｉＮ
ｘ等のバッジ−＜　−シＥｌ　ンｇ　Ｂ　ｋ形ＪＲシタ
後、このパッシベーション膜８上にＣｒ、Ａｔあるいは
Ｔａ等の金属金スパツタリングし、フォトリングラフィ
技術で加工し、遮光膜８を形成して完成する。

このような構成によれば、ゲート絶縁膜３上に形成され
るａ−３ｉ膜４が活性層と１２、てａ−８ｉチヤンネル
領域４＆およびそのはみ出し部分がａ−８１アイランド
部４ｂとしてソース電極６とドレイン電極Ｔとによυ分
離されるとともに、ａ−８ｉアイランド部４ｂが完全に
包匹されて形成されるので、ａ−８ｔアイランド部４ｂ
内での電界勾配が零となる。しだがって、ゲート電極２
よりも寸法が大きいａ−８ｉアイランド部４ｂに周囲光
が照射されてもａ−８ｌアイランド部４ｂで発生した光
電流がチャンネル領域４＆に流れ込むことはない。すな
わち、オフ特性が光照射によって劣化することがなくな
る。なお、コンタクト改善のためにｎ”−ａｓｉ膜４ｃ
をソース電極６．ドレイン電極Ｔとの間に形成している
が、このｎ＋　ａ３ｉ膜４ｃがなくても本実施例の効果
が失なわれることはない。

また、このような方法によれば、絶Ｒ破壊防止用のａ−
８１アイランド部４ｂは、１−８ｌチヤンネル領域４ａ
の形成およびソース電極６．ドレイン電極Ｔの形成と同
一工程内でそれぞれ分離［〜て同時に形成できるので、
工程数を増加させることなく容易に形成され、歩留りを
向上させることができる。

第２図は本発明の他の実施例を説明するための断面図で
あり、前述の図と同一部分は同一符号を付しである。同
図において、第１図と異なる点は、ａ−８ｔ膜４をａ−
８ｔチヤンネル領域４１とａ−８１アイランド部４ｂと
に分離することなく、ａ−８ｌ膜４上にソース電極６お
よびドレイン電極γをパターン形成した後、これらの電
極６．１に被覆されたａ−８ｉ膜のみに［極材料を熱拡
散させて拡散膜４ｄを形成する。この場合、拡散温度は
ａ−８ｌ膜４の耐熱温度（約３００８Ｃ程度）以下であ
る。

このような構成によれば、ａ−６ｔ膜４のチャンネル領
域４ａはａ−８１の高抵抗値が保持され、ゲート１！極
２からはみ出した部分に拡散膜４ｄを形成したことによ
り、この部分が低抵抗化されるので、電界勾配が低減し
、光電流がチャンネル部４ａに流れ込むのを防止するこ
とができる。具体的には、チャンネル領域４１のギャッ
プ幅を約ｉｏ／ｊｍ。

ゲート［極２からはみ出したａ−８ｔ膜の幅を約５μｍ
、ａ−８ｔ膜４の膜厚をｏ、　２−　ｏ、５μｍとする
とき、ａ−８ｔ膜４の膜厚がギャップ幅よりも十分に小
さいので、十分な余裕をもってギャップ幅からはみ出し
たａ−３ｉ膜のみを選択的に低抵抗化することができる
。

第３図は本発明のさらに他の実施例を説明するだめの断
面図であり、前述の図と同一部分は同一符号を付し、で
ある。同図においで、第１図と異なる点は、ゲート電極
２上にゲート絶縁膜３゜ａ　−３ｉ膜４およびナイトラ
イド膜を連続形成し７た後、このナイトライド膜のみを
パターン′ニングし２てａ−８ｌチャン＊ル領域４ｍ１
Ｋバソンベーション膜８を形成し、引き続き＆−８１膜
４をパターンニングしてゲート電極２の幅から約５μｍ
はみ出したａ−８ｉアイランド部４ｂを形成する。しか
る後、Ａｔを蒸着してソース電極６．ドレイン電極Ｔお
よび遮光膜９を形成し、加熱処理を行なってアイランド
部４ｂをＡｔ−８上合金化させて低抵抗化させる。最後
にこれらソース電極６．ドレイン電極γおよび遮光膜９
上にナイトライドを被着してパッシベーション膜１０を
形成し、完成させる。

このような構成によれば、ａ−８ｔ膜４０チヤンネル領
域４ａはａ−８ｉＯ高抵抗値が保持され、ゲート電極２
からはみ出したアイランド部４ｂがＡｔ−５上合金化さ
れ低抵抗化されるので、電界勾配が低減し、光電流がチ
ャンネル領域４ａに流れるのを防止することができる。

また、このような方法によれば、ゲート電極２上にゲー
ト絶縁膜３．ａ−８１膜４およびパッシベーション膜８
としてのナイトライド膜を同一真空雰囲気中で一活して
形成できるので、上下界面清浄度の高いａ−８１膜４が
得られ、均一かつ良好なトランジスタ特性を有するａ−
８ｔ薄膜トランジスタが容易に得られる。

〔発明の効果〕

以上説明したように本発明による薄膜トランジスタは、
ゲート電極の寸法よりもはみ出し九ａ　−８ｉ膜のみを
低抵抗化させたことによシ、ソース電極とドレイン電極
との間に光電流が流れ込むことがなくなるので、オフ特
性の劣化を防止できるとともに、ゲート絶縁膜の電界に
よる破壊が防止でき、品質、信頼性の高い薄膜トランジ
スタが得られるという極めて優れた効果を有する。

また、本発明による薄膜トランジスタの製造方法によれ
ば、ゲート電極の寸法よシもはみ出したａ−８Ｌ膜のみ
をソース、ドレイン電極の加熱によυ容易に低抵抗化で
きるので、高歩留りで薄膜トランジスタを得ることがで
きるという極めて優れた効果を有する。

【図面の簡単な説明】

第１図は本発明による薄膜トランジスタおよびその製造
方法の一実施例を説明するための断面図、第２図および
第３図は本発明の他の実施例を説明するだめの断面図、
第４図および第５図は従来の薄膜トランジスタを示す断
面図である。 １・・・・絶縁基板、２・・・・ゲート電極、３・・・
・ゲート絶縁膜、４・・・・ａ−８ｌ膜、４ａ・・・・
ａ−８ｉチヤンネル領域、４ｂ・・・＠ａ−８ｔミー８
ｔアイランドｍ　ｍ　ｍ　＊　ｎ−ａ３ｉ膜、４ｄ・・
・・拡散膜、５・・・・コンタクト領域、６・・・・ソ
ース電極、７・・・・ドレイン電極、８−・・拳パッシ
ベーションＬ９−・・・遮光！、１０−・替・パッシベ
ーション膜。 代理人　弁理士　小　川　勝　男　　〜第４図

Claims (1)

1. 【特許請求の範囲】 １、絶縁基板上にゲート電極、ゲート絶縁膜およびアモ
   ルファスシリコン膜を順次積層形成し、該アモルファス
   シリコン膜上にソース電極およびドレイン電極を設けて
   なる薄膜トランジスタにおいて、前記アモルファスシリ
   コン膜のゲート電極の寸法よりはみ出した部分を低抵抗
   化させたことを特徴とする薄膜トランジスタ。 ２、前記アモルファスシリコン膜のゲート電極よりのは
   み出し部分を、ソース電極、ドレイン電極材料との合金
   膜としたことを特徴とする特許請求の範囲第１項記載の
   薄膜トランジスタ。 ３、前記アモルファスシリコン膜のゲート電極よりのは
   み出し部分を、アモルファスシリコン膜のチャンネル領
   域から分離しかつソース電極、ドレイン電極で包囲した
   ことを特徴とする特許請求の範囲第１項記載の薄膜トラ
   ンジスタ。 ４、絶縁基板上にゲート電極、ゲート絶縁膜およびアモ
   ルファスシリコン膜を順次形成し、該アモルファスシリ
   コン膜上にソース電極およびドレイン電極を設けてなる
   薄膜トランジスタにおいて、前記アモルファスシリコン
   膜上にソース電極およびドレイン電極を形成した後に加
   熱し、該アモルファスシリコン膜のゲート電極の寸法よ
   りはみ出した部分に電極材料の拡散層を形成することを
   特徴とした薄膜トランジスタの製造方法。