JPH01243434A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01243434A
JPH01243434A JP63070655A JP7065588A JPH01243434A JP H01243434 A JPH01243434 A JP H01243434A JP 63070655 A JP63070655 A JP 63070655A JP 7065588 A JP7065588 A JP 7065588A JP H01243434 A JPH01243434 A JP H01243434A
Authority
JP
Japan
Prior art keywords
trench
sand
substrate
bevel
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63070655A
Other languages
English (en)
Inventor
Masahide Watanabe
渡邊 雅英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP63070655A priority Critical patent/JPH01243434A/ja
Publication of JPH01243434A publication Critical patent/JPH01243434A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、−導電形の高比抵抗層の両面にそれぞれ他導
電形の低比抵抗層が隣接し、一方の低比抵抗層を貫通し
て高比抵抗層内部に達する溝が形成されてダブルポジテ
ィブへベルを有する半導体装置の5!遣方法に関する。
〔従来の技術〕
3層以上の層を有する半導体装置、例えば第2図に示す
ように2層11. N層12,2層13. N i 1
4を有し、支持板2の上に合金層5を介して固着され、
N層14上にカソード電極6を設けたサイリスタ半導体
基板1の低抵抗の2層11.13の間にはさまれた高抵
抗Ni112に達する溝3を形成し、2層11とN層1
2の間のPN接合に対しては基板の側面の傾斜面41に
より、PI’i13とN層12の間のPN接合には溝3
の基板中心部側の傾斜面42よりそれぞれポジティブベ
ベルにすることは特公昭47i1.777号公報で公知
である。このような溝3を形成する方法としては、第3
図に示すように半導体基板1を基板の中心を軸として回
転させながら、傾斜させたノズル7から窒素圧などによ
り砂7を噴射する方法が従来用いられていた。
C発明が解決しようとする課題〕 上記のサンドブラストによる加工方法では、溝3の形状
が第4図のように人口付近でだれやすく、N層12とp
H113の間のPN接合部では適正なボジティブヘベル
角度が得られず、耐圧の確保ができないという問題があ
った。
本発明の課題は、溝形状が良好でその内面のPN接合部
に適正なポジティブベベルが形成された半導体装置の製
造方法を提供することにある。
(課題を解決するための手段) 上記課題の解決のために、本発明の方法は、半導体基板
の板面に平行な一導電形の高比抵抗層の両側にそれぞれ
他導電形の低比抵抗層が隣接し、一方の低比抵抗層を貫
通して高比抵抗層に達する板面に傾斜した溝を基板中心
部側の内面が両層間のPN接合に対するポジティブベベ
ルになるようにサンドブラスト法で形成するに際し、砂
を噴射するノズルを用いて先ず100−程度の深さの溝
を形成したのち、前記ノズルを基板中心部側に移動させ
て高比抵抗層に達する溝を形成するものとする。
〔作用〕
予め形成する浅い溝がその後に深い溝を形成する際に噴
射する砂の流出経路となるため、溝の基板中心部側の入
口が砂の流出によってだれることがなく、所望の角度を
もつポジティブベベルが形成される。
〔実施例〕
第1図(al、(blは本発明の一実施例を示し、第2
゜第3.第4図と共通の部分には同一の符号が付されて
いる。一般に知られたサンドブラスト法と同様に、支持
板2の上に固着しベベル面41を形成したサイリスタ基
板lを回転体にチャックして回転させた状態でその上に
ノズル7を傾斜させてセントし、砂8を噴射した (図
a)、このとき、ノズル7の角度は45″で、ダブルポ
ジティブベベルのための溝を形成したい位置より200
p程度外側に位置させ、100−程度の深さの131を
掘る。このような浅い溝31は、基板1の表面に対して
ほぼ垂直の方向に掘られることが判明している0次にノ
ズルを200−程度中心部に、すなわち本来の溝を形成
したい位置に移動させて再度サンドブラストを開始する
。サンドブラストの窒素圧力5kg/cd。
ノズル直径0.60鶴の条件で400秒の間の噴射によ
り基板中心から半径30flの位置に深さ500−の溝
3が形成された (図b)、この結果第2図に示すN1
112とP7113の間のPN接合に対し45°をなす
ポジティブベベル面42が正確にでき上がった。
サンドブラスト法による加工後は、酸あるいはアルカリ
などを用いる周知の方法でエツチングし、外側ベベル面
41および溝3の内面を含む基板表面にバンシベーシッ
ン材を塗布した。
第5図+al、(blは本発明の実施例の場合と従来の
サンドブラスト法の場合の砂の流れの相違を説明する図
で、従来法の場合は第5図(alのようにノズル7から
噴射された砂8はシリコン基板に衝突し、矢印9に示す
ように基板表面に向かって流れる際、溝3の傾斜の関係
から基板中心側に向かって流れやすく、適正なポジティ
ブベベル角度が得られない。これに対して第5図(bl
に示した本発明の実施例の場合は、あらかじめ100戸
程度の深さの溝31を外側に形成しているため、ノズル
7から噴射された砂8はシリコン基板に衝突したのち、
矢印9のように溝31の方に流れていく。このためポジ
ティブベベル面42は砂の流出路9から離れ、砂の影響
を受けないことになり、非常に鋭いポジティブベベル面
が形成される。
第6図は、AkV級サイリスタのダブルポジティブベベ
ルを従来のサンドブラスト法と本発明に基づくサンドブ
ラスト法で形成した場合の順方向の耐圧波形の差を示し
、点線61で示した従来法によるサイリスタでは4kV
からもれ電流が発生しているのに対し、実線62で示し
た本発明の実施例によるサイリスタでは5kVの順方向
電圧までもれ電流が1mA以下となっている。
〔発明の効果〕
本発明によれば、ダブルポジティブベベルのために基板
面に傾斜した環状溝をサンドブラストで形成する際、予
め砂の流出経路になるような浅い溝を外側に形成してお
くことにより、溝の基板中心部側の内面に形成されるポ
ジティブベベルはだれることがなく、きわめて鋭い適正
なベベル角となるため、安定した耐圧を有する半導体装
置を製造することができる。
【図面の簡単な説明】
第1図tag、 (blは本発明の一実施例の溝形成工
程を順に示す断面図、第2図はダブルポジティブベベル
構造のサイリスタの断面図、第3図は従来の溝形成方法
を示す断面図、第4図は従来法により生ずるベベル面の
欠点を示す断面図、第5図(a)。 山)は本発明の詳細な説明図で、+a+は従来法におけ
る断面図、(blは本発明の一実施例における断面図、
第6図は従来法および本発明の一実施例により形成され
た溝をもつサイリスタの順方向もれ電流と印加電圧の関
係線図である。 1:サイリスタ基板、2:支持板、3:溝、41゜42
:ベベル面、6:カソードを極、7:ノズル、8:砂。 代JI人41P1十 山 簀  巌 (b) 第1図 第3図      第4図

Claims (1)

    【特許請求の範囲】
  1. (1)半導体基板の板面に平行な一導電形の高比抵抗層
    の両面にそれぞれ他導電形の低比抵抗層が隣接し、一方
    の低比抵抗層を貫通して高比抵抗層に達する板面に傾斜
    した溝を、基板中心部側の内面が両層間のPN接合に対
    するポジティブベベルになるようにサンドブラスト法で
    形成するに際し、砂を噴射するノズルを用いて先ず10
    0μm程度の深さの溝を形成したのち、前記ノズルを基
    板中心部側に移動させて高比抵抗層に達する溝を形成す
    ることを特徴とする半導体装置の製造方法。
JP63070655A 1988-03-24 1988-03-24 半導体装置の製造方法 Pending JPH01243434A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63070655A JPH01243434A (ja) 1988-03-24 1988-03-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63070655A JPH01243434A (ja) 1988-03-24 1988-03-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01243434A true JPH01243434A (ja) 1989-09-28

Family

ID=13437885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63070655A Pending JPH01243434A (ja) 1988-03-24 1988-03-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01243434A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04277625A (ja) * 1991-03-05 1992-10-02 Murata Mfg Co Ltd チップ型電子部品の加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56139348A (en) * 1980-03-31 1981-10-30 Nat Jutaku Kenzai Hand rail device
JPS5835510U (ja) * 1981-08-31 1983-03-08 積水ハウス株式会社 外壁パネルの装着構造
JPS5963101U (ja) * 1982-10-22 1984-04-25 ナショナル住宅産業株式会社 ベランダの構造
JPS60192039A (ja) * 1984-03-09 1985-09-30 立山アルミニウム工業株式会社 バルコニ−
JPS60170434U (ja) * 1984-04-20 1985-11-12 積水ハウス株式会社 手摺構成材取付構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56139348A (en) * 1980-03-31 1981-10-30 Nat Jutaku Kenzai Hand rail device
JPS5835510U (ja) * 1981-08-31 1983-03-08 積水ハウス株式会社 外壁パネルの装着構造
JPS5963101U (ja) * 1982-10-22 1984-04-25 ナショナル住宅産業株式会社 ベランダの構造
JPS60192039A (ja) * 1984-03-09 1985-09-30 立山アルミニウム工業株式会社 バルコニ−
JPS60170434U (ja) * 1984-04-20 1985-11-12 積水ハウス株式会社 手摺構成材取付構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04277625A (ja) * 1991-03-05 1992-10-02 Murata Mfg Co Ltd チップ型電子部品の加工方法

Similar Documents

Publication Publication Date Title
US3994011A (en) High withstand voltage-semiconductor device with shallow grooves between semiconductor region and field limiting rings
JPH01243434A (ja) 半導体装置の製造方法
KR860003109A (ko) 실리콘 노즐 및 그 제조방법
JPH10233515A (ja) ショットキーバリア半導体装置とその製造方法
US5148254A (en) Finely controlled semiconductor device
JPS59167030A (ja) 半導体装置の製造方法
US3532946A (en) Semiconductor element having pnpn structure and bevelled lateral surface
JP3196567B2 (ja) 圧接平型半導体装置およびその製造方法
JP2883629B2 (ja) ドライエッチング方法およびドライエッチング装置
JPS5885572A (ja) プレ−ナ型ダイオ−ドおよびその製造方法
JPS59150471A (ja) 半導体装置
JPS62136072A (ja) シヨツトキ−バリアダイオ−ドの製造方法
JPH0582776A (ja) サイリスタ
JPS60170977A (ja) 半導体装置の製造方法
JPS6226812A (ja) 半導体装置の製造方法
JPS58206155A (ja) 半導体装置
JPS6120368A (ja) プレ−ナ型半導体装置
JPS61228677A (ja) 半導体装置
JPS60227419A (ja) 半導体装置
JPS5929457A (ja) 半導体装置の製造方法
JPH01217930A (ja) 半導体装置
JPH0340469A (ja) メサ型半導体装置の製造方法
JPH03124064A (ja) 逆導通ショックレーダイオード
JPS59208731A (ja) 半導体装置の製造方法
JPS62295435A (ja) 半導体装置